CN113093470A - 基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法 - Google Patents
基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法 Download PDFInfo
- Publication number
- CN113093470A CN113093470A CN202110211492.9A CN202110211492A CN113093470A CN 113093470 A CN113093470 A CN 113093470A CN 202110211492 A CN202110211492 A CN 202110211492A CN 113093470 A CN113093470 A CN 113093470A
- Authority
- CN
- China
- Prior art keywords
- graph
- scattering
- data
- pattern
- screening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004458 analytical method Methods 0.000 title claims abstract description 8
- 239000012212 insulator Substances 0.000 title claims abstract description 6
- 238000012216 screening Methods 0.000 claims abstract description 9
- 238000012937 correction Methods 0.000 claims abstract description 8
- 230000003287 optical effect Effects 0.000 claims abstract description 8
- 238000013461 design Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000004429 Calibre Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及集成电路设计领域，具体涉及一种基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法，包括以下步骤：获取集成电路上主图形的数据；根据所述数据插入虚拟图形；根据预定的规则筛选出容易产生圆角的图形；在筛选图形的至少部分边角处插入散射条；根据所述数据插入散射条；执行光学邻近效应修正的步骤。通过在容易产生圆角图形的边角处插入散射条，大大降低了图形的圆角化，从而提高了主图形的分辨率以及图形解析能力，提高了产品的良率。
Description
技术领域
本申请涉及集成电路设计领域，具体涉及一种基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法。
背景技术
在集成电路蓬勃发展的今日，芯片缩小化与集成是必然之趋势，也是各界积极发展的重要课题。而集成电路的制造过程中，光刻步骤则为一决定元件性能之重要关键。随着集成度的逐渐提高，芯片尺寸逐渐缩小，芯片与芯片之间的距离也必须缩小，因此造成在光刻步骤中，图案转移产生偏差，例如，当一个掩膜版的图案，利用光刻转移到一晶片上时，直角部分被圆角化，图案之尾端收缩，以及线宽的减小或增大等常会发生在图案中，这也就是所谓的光学邻近效应(opticalProximity Effect,OPE)。这些偏差在芯片尺寸较大，或集成度较低的情形下，不致产生太大的负面效果，然而，在高集成度的集成电路中，便严重影响到芯片的效能。因此，为了解决所述问题可以对所述掩膜版进行光学邻近效应修正(Optical Proximity Correction,OPC)，所述OPC方法即为对所述光刻掩膜版进行光刻前预处理，进行预先修改，使得修改补偿的量正好能够补偿曝光系统造成的光学邻近效应。
在OPC过程中为了提升图形的解析能力，通常根据掩模版上主图形的线宽和间距来选择插入不同尺寸的散射条(scattering bar，sbar)，但是需要说明的是，虽然插入散射条可以提升图形的解析能力，但是当图形的线距过小，低于OPC修正的极限值时，直角部分被圆角化的问题依然无法得到妥善修正，进而引起产品良率降低。
发明内容
本申请至少在一定程度上解决相关技术中的上述技术问题。为此，本申请提出一种基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法，以解决上述至少一个技术问题。
为了实现上述目的，本申请第一方面提供了一种基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法，包括以下步骤：
获取集成电路上主图形的数据；
根据所述数据插入虚拟图形；
根据预定的规则筛选出容易产生圆角的图形；
在筛选图形的至少部分边角处插入散射条；
根据所述数据插入散射条；
执行光学邻近效应修正的步骤。
与现有技术相比，通过在容易产生圆角图形的边角处插入散射条，大大降低了图形的圆角化，从而提高了主图形的分辨率以及图形解析能力，提高了产品的良率。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了本发明实施例中提升方法的流程图；
图2示出了本发明实施例中插入散射条前的示意图；
图3示出了在图2中插入散射条后的示意图；
图4示出了在图3中插入散射条后的示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/ 层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
请参考图1至图4，本发明提供一种基于平面型全耗尽绝缘体上硅器件(简称：FDSOI)的图形解析能力的提升方法，具体包括以下步骤：
如图1所示，首先获取集成电路上主图形(main pattern)的数据；具体地，读入初始GDS(Graphic Data Stream，简称图形数据流)文件中所有层次版图原始设计数据和主图形的具体所在位置。需要说明的是，本实施例以主图形是GDS格式的文件为例进行说明，但是本实施例并不因此为限，主图形还可以是CAD格式的文件。
通常采用的是EDA软件，如Mentor的版图处理工具Calibre等；具体地，可以根据要求自动识别各个工艺层次的数据和特定器件(例如SRAM、Flash、I/O 等器件)的标示，可以计算特定区域的长、宽、面积等信息以及完成对特定区域的中心位置和过渡区域的指定，所述特定区域可以是客户标识的区域。
上述GDS文件是以二进制形式存储集成电路版图布局的数据流文件，GDS文件包括层次结构，层次结构包括顶层单元以及非顶层单元，顶层单元和非顶层单元中还包括图形层和标签，其中图形层可以是半导体器件中的有源区、硅栅、金属层、通孔等，而标签是一种文本数据，通过标签来标识端口名称，一个端口就是一个单元用于和别的单元相连接的金属。
接着，根据所述数据插入虚拟图形(Dummy pattern)；具体地，根据主图形的位置信息，确定最小的设计单元，从而得出需要插入的虚拟图形大小和位置。插入的虚拟图形主要是用于保证主图形区域的边缘区域和中心位置以及过渡区域有着不一样的光强，且所述虚拟图形不在晶片上形成有效图形，而且最终可以在晶片上有较高的图形一致性，同时又不影响电路本身的设计性能。
接着，继续参照图3，根据预定的规则筛选出容易产生圆角的图形；具体地，利用EDA软件获取特定线宽和线距的图形，根据图形的线宽和线距确定容易产生圆角的图形10，并获取该图形产生圆角的位置信息。
接着，继续参照图4，根据筛选图形产生圆角的位置信息在部分边角处插入散射条11。
接着，根据主图形的数据继续插入散射条；具体地，根据主图形的位置信息，确定最小的设计单元，从而得出需要插入的散射条大小和位置。
接着，执行光学邻近效应修正的步骤。具体地，利用现有的OPC模型进行 OPC计算修正。值得一提的是，本实施例使用的光学邻近效应修正的步骤与现有技术相同，因此不再赘述。
值得一提的是，在插入散射条11之前，需要保证插入的散射条11不会在器件上曝出多余图形，具体地，可以根据散射条11的线宽和长度确定产生多余图形的散射条11，然后将产生多余图形的散射条去除掉，最后将保留下来的合格的散射条11插入图形中。
与现有技术相比，通过在容易产生圆角图形的边角处插入散射条，大大降低了图形的圆角化，从而提高了主图形的分辨率以及图形解析能力，提高了产品的良率。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (7)
1.一种基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法，其特征在于，包括以下步骤：
获取集成电路上主图形的数据；
根据所述数据插入虚拟图形；
根据预定的规则筛选出容易产生圆角的图形；
在筛选图形的至少部分边角处插入散射条；
根据所述数据插入散射条；
执行光学邻近效应修正的步骤。
2.根据权利要求1所述的提升方法，其特征在于，所述预定的规则包括：获取特定线宽和线距的图形。
3.根据权利要求1所述的提升方法，其特征在于，在筛选图形的每个边角处插入散射条之前还包括以下步骤：获取筛选图形产生圆角的位置。
4.根据权利要求1所述的提升方法，其特征在于，每个散射条的长度、宽度相同。
5.根据权利要求1所述的提升方法，其特征在于，所述主图形的数据呈CAD格式或GDS格式。
6.根据权利要求1所述的提升方法，其特征在于，利用EDA软件筛选出容易产生圆角的图形和插入散射条。
7.根据权利要求1-6任一项所述的提升方法，其特征在于，在插入所述散射条之前还包括以下步骤：去除产生多余图形的散射条。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110211492.9A CN113093470A (zh) | 2021-02-25 | 2021-02-25 | 基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110211492.9A CN113093470A (zh) | 2021-02-25 | 2021-02-25 | 基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113093470A true CN113093470A (zh) | 2021-07-09 |
Family
ID=76667319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110211492.9A Pending CN113093470A (zh) | 2021-02-25 | 2021-02-25 | 基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113093470A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804340A (en) * | 1996-12-23 | 1998-09-08 | Lsi Logic Corporation | Photomask inspection method and inspection tape therefor |
| JP2000100692A (ja) * | 1998-09-21 | 2000-04-07 | Toshiba Corp | 設計パターン補正方法 |
| TW499707B (en) * | 2001-08-14 | 2002-08-21 | United Microelectronics Corp | Method of optical proximity correction |
| US20030044692A1 (en) * | 2001-08-29 | 2003-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optical proximity correction verification mask |
| CN101105633A (zh) * | 2006-07-10 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 光学近似修正的方法及其光掩膜图案 |
| CN103163727A (zh) * | 2011-12-12 | 2013-06-19 | 无锡华润上华科技有限公司 | 一种掩膜图案的修正方法 |
| CN103311236A (zh) * | 2012-03-14 | 2013-09-18 | 台湾积体电路制造股份有限公司 | 用于减少拐角圆化的具有光学邻近度校正的切分拆分 |
| CN113614638A (zh) * | 2019-03-21 | 2021-11-05 | Asml荷兰有限公司 | 用于机器学习辅助的光学邻近效应误差校正的训练方法 |
-
2021
- 2021-02-25 CN CN202110211492.9A patent/CN113093470A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5804340A (en) * | 1996-12-23 | 1998-09-08 | Lsi Logic Corporation | Photomask inspection method and inspection tape therefor |
| JP2000100692A (ja) * | 1998-09-21 | 2000-04-07 | Toshiba Corp | 設計パターン補正方法 |
| TW499707B (en) * | 2001-08-14 | 2002-08-21 | United Microelectronics Corp | Method of optical proximity correction |
| US20030044692A1 (en) * | 2001-08-29 | 2003-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optical proximity correction verification mask |
| CN101105633A (zh) * | 2006-07-10 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 光学近似修正的方法及其光掩膜图案 |
| CN103163727A (zh) * | 2011-12-12 | 2013-06-19 | 无锡华润上华科技有限公司 | 一种掩膜图案的修正方法 |
| CN103311236A (zh) * | 2012-03-14 | 2013-09-18 | 台湾积体电路制造股份有限公司 | 用于减少拐角圆化的具有光学邻近度校正的切分拆分 |
| CN113614638A (zh) * | 2019-03-21 | 2021-11-05 | Asml荷兰有限公司 | 用于机器学习辅助的光学邻近效应误差校正的训练方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3916462B2 (ja) | 集積回路の位相シフトおよびトリム・マスクを決定する方法および装置 | |
| JP4104574B2 (ja) | エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンｉｃ設計のための改善された方法および装置 | |
| US7297450B2 (en) | Optical proximity correction method | |
| US8166424B2 (en) | Method for constructing OPC model | |
| KR100780775B1 (ko) | 자기 조립 더미 패턴이 삽입된 회로 레이아웃을 이용한반도체 소자 제조 방법 | |
| KR20170047101A (ko) | Opc 이용한 마스크 제조방법 및 반도체 소자 제조방법 | |
| US8881072B2 (en) | Method for compensating for variations in structures of an integrated circuit | |
| JP2008310353A (ja) | 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム | |
| CN101458442B (zh) | 布局、光掩模版的制作及图形化方法 | |
| JP2006053248A (ja) | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム | |
| CN102156382A (zh) | 光学邻近修正的判断方法 | |
| JP2002328460A (ja) | パターン形成方法、露光用マスクの形成方法及び露光用マスク | |
| US7082596B2 (en) | Simulation-based selection of evaluation points for model-based optical proximity correction | |
| JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
| JP2009014790A (ja) | フォトマスクパターン検証方法、フォトマスクパターン検証装置、半導体集積回路の製造方法、フォトマスクパターン検証制御プログラムおよび可読記憶媒体 | |
| CN112824972A (zh) | 目标版图和掩膜版版图的修正方法、掩膜版及半导体结构 | |
| CN113093470A (zh) | 基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法 | |
| JP5322443B2 (ja) | マスクパターンデータ作成方法および半導体装置の製造方法 | |
| CN210776174U (zh) | 组合光罩 | |
| KR20080018039A (ko) | 오프 그리드 방지를 위한 ｏｐｃ 처리방법 | |
| CN116360206B (zh) | 光学邻近修正方法和装置 | |
| US20230161937A1 (en) | Mask layout design method, mask and integrated circuit manufacturing methods, masks and integrated circuits | |
| CN113031388A (zh) | 光学邻近效应修正中散射条的嵌入方法 | |
| CN113075866B (zh) | 一种半导体器件制造方法 | |
| US11506970B2 (en) | Method of forming photomask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220810 Address after: 510535 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangzhou City, Guangdong Province Applicant after: Guangdong Dawan District integrated circuit and System Application Research Institute Applicant after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510535 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangzhou City, Guangdong Province Applicant before: Guangdong Dawan District integrated circuit and System Application Research Institute Applicant before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |