CN114660907B - 一种对准误差的量测方法及系统 - Google Patents

一种对准误差的量测方法及系统 Download PDF

Info

Publication number
CN114660907B
CN114660907B CN202210565869.5A CN202210565869A CN114660907B CN 114660907 B CN114660907 B CN 114660907B CN 202210565869 A CN202210565869 A CN 202210565869A CN 114660907 B CN114660907 B CN 114660907B
Authority
CN
China
Prior art keywords
detected
area
tested
wafer
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210565869.5A
Other languages
English (en)
Other versions
CN114660907A (zh
Inventor
杨学人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202210565869.5A priority Critical patent/CN114660907B/zh
Publication of CN114660907A publication Critical patent/CN114660907A/zh
Application granted granted Critical
Publication of CN114660907B publication Critical patent/CN114660907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种对准误差的量测方法及系统,所述对准误差的量测方法包括:选取多个待测晶圆,且所述待测晶圆上设置有多个对准标记;依据至所述待测晶圆中心的距离,将每个所述晶圆划分为多个待测区域;在每个所述待测区域内选取至少一个待测曝光区域;在每个所述待测曝光区域内选取多个量测点,且每个所述量测点在所述待测晶圆上对应设置有所述对准标记;以及获取每个所述量测点与所述对准标记的误差为所述对准误差。通过本发明提供的对准误差的量测方法及系统,可提高半导体器件的性能和产能。

Description

一种对准误差的量测方法及系统
技术领域
本发明属于半导体制造技术领域,特别涉及一种对准误差的量测方法及系统。
背景技术
半导体制造是通过光刻、刻蚀、沉积以及注入等多种工艺在衬底上形成叠层结构的过程。叠层结构中不同材料层之间的关联性容易影响半导体器件的性能。为了提高半导体器件的性能,在半导体制造过程中,每一图案化材料均需与前一图案化材料层之间实现对准,即半导体工艺需满足一定的套刻精度(Overlay)。如果对准误差较大,则半导体器件的性能受到影响,甚至出现连接层未对准而引起短路或器件失效的问题。
当半导体器件的集成度越来越高,半导体器件中的线宽越来越小。若以局部的套刻精度对整面晶圆做补偿,可减小局部的对准误差,但是晶圆其他方向上的对准误差可能会进一步增大,进而影响半导体器件的性能。
发明内容
本发明的目的在于提供一种对准误差的量测方法及系统,可高效获取整面晶圆的对准误差,以实现对整面晶圆的补偿,提高半导体器件的性能和产能。
为解决上述技术问题,本发明是通过以下技术方案实现的:
本发明提供一种对准误差的量测方法,其包括:
选取多个待测晶圆,且所述待测晶圆上设置有多个对准标记;
依据至所述待测晶圆中心的距离,将每个所述待测晶圆划分为多个待测区域;
在每个所述待测区域内选取至少一个待测曝光区域;
在每个所述待测曝光区域内选取多个量测点,且每个所述量测点在所述待测晶圆上对应设置有所述对准标记;以及
获取每个所述量测点与所述对准标记的误差为所述对准误差。
在本发明一实施例中,选取多个所述待测晶圆的方法包括:
依据每个所述待测晶圆的量测时间,获取每个所述待测晶圆上所述量测点的数量;以及
依据所需所述量测点的总数量,以及每个所述待测晶圆上所述量测点的数量,获取所述待测晶圆的数量。
在本发明一实施例中,在每个所述待测区域内选取所述待测曝光区域的方法包括:
在每个所述待测区域的半径方向上,依据每个所述待测区域内需要选取的所述待测曝光区域的数量,将所述待测区域划分为多个子待测区域;以及
在每个所述子待测区域内选取一个曝光区域为所述待测曝光区域。
在本发明一实施例中,每个所述子待测区域的径向尺寸为:所述待测区域的径向尺寸/每个所述待测区域内选取的所述待测曝光区域的数量。
在本发明一实施例中,在每个待测区域内,相邻所述待测曝光区域之间的夹角通过以下公式获取:
X=(360°/a)±b;
其中,X为相邻所述待测曝光区域之间的夹角,a为每个所述待测区域内选取的所述待测曝光区域的数量,b为预设角度。
在本发明一实施例中,当每个所述待测晶圆上的所述待测曝光区域选取完成后,将选取的所述待测曝光区域的位置信息存储在信息保存单元内。
在本发明一实施例中,在后一个所述待测晶圆上选取所述待测曝光区域时,选取所述待测曝光区域的位置信息未被存储在信息保存单元内,且与上一个所述待测晶圆上所述待测曝光区域最远的曝光区域为所述待测曝光区域。
在本发明一实施例中,当所述待测区域中的曝光区域完全被选取为所述待测曝光区域后,依照第一轮所述待测曝光区域的选取顺序,依次将第一轮中选取的所述曝光区域作为所述待测曝光区域。
在本发明一实施例中,在每个所述待测曝光区域内选取多个所述量测点的方法包括:
选取每个所述待测曝光区域的中心点作为中心量测点。
在本发明一实施例中,在每个所述待测曝光区域内选取多个所述量测点的方法还包括:
以所述待测曝光区域的中心作为中心点,将所述待测曝光区域区分为多个象限;以及
在每个所述象限内选取一个点位作为量测点。
本发明还提供一种对准误差的量测系统,至少包括:
待测晶圆获取单元,用于选取多个待测晶圆;
待测区域划分单元,用于依据至所述待测晶圆中心的距离,将每个所述待测晶圆划分为多个待测区域;
待测曝光区域获取单元,用于在每个所述待测区域内选取至少一个待测曝光区域;
量测点获取单元,用于在每个所述待测曝光区域内选取多个量测点,且每个所述量测点在所述待测晶圆上对应设置有所述对准标记;以及
对准误差获取单元,用于获取每个所述量测点与所述对准标记的误差为所述对准误差。
如上所述本发明提供的一种对准误差的量测方法及系统,通过获取多个待测晶圆,并在每个待测晶圆上选取待测曝光区域,并在每个待测的曝光区域内选定量测点,获取每个量测点处的对准误差。以实现对整面晶圆上的对准误差的量测。本发明通过在多个晶圆上分散量测多个量测点,可降低每个待测晶圆的检测时间,避免在一个晶圆上量测过多的量测点,进而影响机台产能。且通过本发明提供的一种对准误差的量测方法,可全面量测晶圆的对准误差,进而提高半导体器件制程的性能。通过本发明提供的一种对准误差的量测方法及系统,可同时提高半导体器件的制程性能和产能。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一种对准误差的量测方法流程图。
图2为一种选取待测晶圆的流程图。
图3为在待测晶圆上获取的待测曝光区域结构示意图。
图4为在待测曝光区域上获取的量测点的结构示意图。
图5为一种对准误差的量测系统结构图。
图6为一种计算机可读存储介质的框图。
图7为一种电子设备的结构原理框图。
标号说明:
100待测晶圆;101第一待测区域;102第二待测区域;103第三待测区域;104曝光区域;105待测曝光区域;201第一象限;202第二象限;203第三象限;204第四象限;205量测点;206中心量测点;301待测晶圆获取单元;302待测区域划分单元;303待测曝光区域获取单元;304量测点获取单元;305对准误差获取单元;400计算机指令;40计算机可读存储介质;50处理器;60存储器。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
请参阅图1和图3所示,在半导体制作技术领域,晶圆会被区分为若干个曝光区域104,通常将曝光区域104作为生产中的基本单位。曝光区域104在晶圆上是周期性重复排列的,且在每一个曝光区域104中,包含有一个或者一个以上的芯片,芯片在晶圆上也是周期性重复排列。且相邻的芯片之间设置有切割道。在晶圆上的集成电路全部制作完成之后,通过切割道,将晶圆切割成若干个芯片,每个芯片中都包含一个独立的能够实现预定功能的集成电路。且在切割道上,设置有对准标记,以将晶圆上的每层半导体层对准。
在一些实施例中,由于晶圆加工和光刻系统的阶段误差,晶圆被平移、缩放和旋转。因此,晶圆上每个半导体层的实际位置可能会偏离理想的曝光位置。然而,利用简单的线性模型不能很好地将晶圆信息模型化并且留下制造诸如DRAM电路的基本残差。为了提高覆盖,通过应用更高阶模型来实施额外的校正以降低残差。即使用高阶工艺校正(HOPC)来将数据模型化,从而允许更高阶域间工艺校正,其包括第二阶、第三阶或更高阶项,且这些更高阶项是非线性的。
在实现高阶工艺校正时,需要量测整面晶圆的对准误差,以实现对整面晶圆的补偿。请参阅图1所示,在本发明一实施例中,提供一种对准误差的量测方法,包括步骤S101-S105。
步骤S101、选取多个待测晶圆。
请参阅图1和图2所示,在本发明一实施例中,选取多个待测晶圆的方法包括步骤S201-S202。
步骤S201、依据每个待测晶圆的量测时间,获取每个待测晶圆上量测点的数量。
具体的,请参阅图1至图4所示,在本发明一实施例中,在量测待测晶圆100的对准误差时,为避免每个待测晶圆100的量测时间过长,在同一待测晶圆100上选取的量测点205的数量依据生产过程中,每个待测晶圆100的量测时间设定。在本申请中,每个待测晶圆100上所有量测点205的量测时间例如为3-4分钟,且每个量测点205的量测时间例如为2.5-3秒。为保证每个待测晶圆100的量测时间不会影响制造效率,选取的量测点205的数量小于等于可以量测的最小数量,且可以量测的最小数量例如为60。
进一步的,请参阅图3和图4所示,在本实施例中,将待测晶圆100上量测对准误差的曝光区域104定义为待测曝光区域105。为保证每个待测晶圆100的量测点205的选取具有代表性,可在每个待测晶圆100上选取多个待测曝光区域105,并在每个待测曝光区域105内选取多个量测点205。在本发明一实施例中,每个待测晶圆100选取的待测曝光区域105的数量例如为7-10个,且在每个待测曝光区域105中量测点205的数量例如为4-6个。且在本实施例中,待测曝光区域105的数量具体例如为9个,每个待测曝光区域105中量测点205的数量具体例如为5个,则每个待测晶圆100上量测点205的数量例如为45个。此时,完成每个待测晶圆100上所有量测点205的检测不会影响半导体器件的产能。在其他实施例中,当产线中量测点205的量测时间较长或较短时,可以依据量测时间确定每个待测晶圆100上量测点205的数量。
步骤S202、依据所需量测点的总数量,以及每个待测晶圆上量测点的数量,获取待测晶圆的数量。
具体的,请参阅图1至图4所示,在本发明一实施例中,待测晶圆100的数量依据需要量测的量测点205的总数量设定。在高阶工艺校正中,补高阶项的Overlay量测时,即全面性量测整面晶圆的对准误差时,需要对整面晶圆上的点位进行量测。每个待测曝光区域105上需要至少例如13个量测点205,且待测曝光区域105的数量大于例如9个。即在需要全面性量测整面晶圆的对准误差时,需要量测的量测点205的数量为例如1200-2000个。依据全面性的量测整面晶圆所需的量测点205,当每个待测晶圆100上的量测点205位为例如45个时,则待测晶圆100的数量为例如27-44片,才可以实现全面性的量测整面晶圆的对准误差。
请参阅图3和图4所示,在一些实施例中,在选取待测晶圆100时,可以在多批晶圆中选取晶圆作为待测晶圆100,且每批晶圆中可以选取多个待测晶圆100。在本实施例中,具体选取例如30片待测晶圆100,则量测点205的数量为例如1350个。且在本实施例中,为提高制程效率,在例如10批晶圆中,每批选取3个晶圆作为待测晶圆100。本发明通过在多批晶圆中选取待测晶圆100,并在每批晶圆中选取多个待测晶圆100进行量测对准误差,使得选取的待测晶圆100更具有代表性。且分散选取待测晶圆100,使得每片待测晶圆100在量测时,不会影响产线的产能。当在同一待测晶圆100上同时量测1200-2000个量测点205时,需要1-1.5小时进行量测。本申请中对准误差的量测方法可大大提高量测效率。
步骤S102、将每个待测晶圆划分为多个待测区域。
请参阅图1至图3所示,在本发明一实施例中,在待测晶圆100上设置量测点205时,为保证每个待测晶圆100上的待测曝光区域105和量测点205分布均匀。可先依据待测晶圆100上的点至待测晶圆100中心的距离,以及待测晶圆100上待测曝光区域105的数量,将每个待测晶圆100划分为多个待测区域。并在每个待测区域内选取多个待测曝光区域105。
请参阅图1至图3所示,在本发明一实施例中,依据待测曝光区域105上的点到待测曝光区域105中心的距离,将待待测晶圆100划分为例如3个待测区域,例如包括第一待测区域101、第二待测区域102和第三待测区域103。在本实施例中,待测晶圆100的半径例如为150mm,将待测晶圆100上的点到待测晶圆100中心距离为例如0-40mm的区域定义为第一待测区域101,将待测晶圆100上的点到待测晶圆100中心距离例如为40-100mm的区域定义为第二待测区域102,将待测晶圆100上的点到待测晶圆100中心距离例如为100-150mm的区域定义为第三待测区域103。
步骤S103、在待测晶圆的每个待测区域内选取待测曝光区域。
请参阅图3所示,在本发明一实施例中,在待测区域上选取待测曝光区域105时,依据每个待测晶圆100上需要选取的待测曝光区域105的数量,在每个待测区域内选取待测曝光区域105。且在每个待测晶圆100上,选取的待测曝光区域105分散分布。
请参阅图3所示,在本实施例中,待测区域呈圆形或者圆环形。在每个待测区域内,在半径方向上,依据需要选取的待测曝光区域105的数量将待测区域划分为多个子待测区域,且每个子待测区域的径向尺寸例如为:待测区域的径向尺寸/每个待测区域内选取的待测曝光区域的数量。之后可在每个子待测区域内选取一个待测曝光区域105。且在每个待测区域内,相邻待测曝光区域105之间的夹角例如为通过以下公式获取:
X=(360°/a)±b,
其中,X为相邻待测曝光区域之间的夹角,a为每个待测区域内选取的待测曝光区域的数量,b为预设角度。其中,预设角度依具体情况灵活设置,保证在同一个待测区域内选取的多个待测曝光区域105较为均匀的分布即可。具体的,每个待测待区域内选取a个待测曝光区域,且沿着待测区域半径方向将待测区域划分a个相等大小的多个区域,在每个区域内设置有一个待测曝光区域即可。在本实施例中,沿着待测区域半径方向将待测区域划分a个相等大小的多个区域时,例如将第一待测区域101划分为a个相等大小的扇形,将第二待测区域102和第三待测区域103划分为a个相等大小的扇环,并在每个扇形或扇环所在的子待测区域内选取一个待测曝光区域105。为保证同一个待测区域内选取的多个待测曝光区域的分部较为均匀,b取值越小越好,例如为0°。
请参阅图3所示,在本发明一实施例中,当在第一个待测晶圆100上选取曝光区域104时,在第一待测区域101内选取例如1个待测曝光区域105,则第一待测区域101为一个子待测区域,第一待测区域101上的1个待测曝光区域105可位于任意位置。在第二待测区域102内选取例如3个待测曝光区域105,且第二待测区域102呈环形设置,则第二待测区域102包括3个子待测区域,且每个子待测区域的径向尺寸为20mm。则例如可在距待测晶圆100中心距离为例如40-60mm的区域选取一个待测曝光区域105,在距待测晶圆100中心距离为例如60-80mm的区域选取一个待测曝光区域105,以及在距待测晶圆100中心距离为例如80-100mm的区域选取一个待测曝光区域105。且第二待测区域102上的3个待测曝光区域105,每两个待测曝光区域105之间的夹角例如为110-130°,具体又例如为120°。在第三待测区域103内选取例如5个待测曝光区域105,且第三待测区域103呈环形设置,则第三待测区域103包括5个子待测区域,且每个子待测区域的径向尺寸为10mm。例如可在距离待测晶圆100中心每间隔10mm的区域内选取一个待测曝光区域105,具体例如可在距待测晶圆100中心距离为例如100-110mm、110-120mm、120-130mm、130-140mm和140-150mm的区域分别选取一个待测曝光区域105,且每两个相邻的待测曝光区域105之间的夹角例如为65-75°,具体又例如为72°。
请参阅图3所示,本发明以曝光区域104的中心位置所在的待测区域定义曝光区域104所在的待测区域。在本发明一实施例中,例如存在曝光区域104位于第一待测区域101和第二待测区域102的交界处,或者位于第二待测区域102和第三待测区域103的交界处时,则以曝光区域104中心所在的待测区域为该曝光区域104所在的待测区域。
请参阅图3至图5所示,在本发明一实施例中,当在第一个待测晶圆100上选取完待测曝光区域105后,将选取的多个待测曝光区域105的位置信息存储在信息保存单元306内。在之后的待测晶圆100上选取待测曝光区域105时,每个待测区域上待测曝光区域105的设置与第一个待测晶圆100上的待测曝光区域105的设置相同。且为保证多个待测晶圆100上选取的量测点205分布均匀,在后一个待测晶圆100上选取待测曝光区域105时,选取与前一个待测晶圆100中的待测曝光区域105距离最远,且与之前选取的待测曝光区域105未重复的曝光区域104为待测曝光区域105。在本实施例中,在获取每个曝光区域104与其他曝光区域104的距离时,例如以两个曝光区域104的中心点之间距离为曝光区域104之间的距离。
请参阅图3和图5所示,在本发明一实施例中,在第二个待测晶圆100至第n个待测晶圆100上选待测曝光区域105时,在每个待测区域或子待测区域内,获取曝光区域104的位置信息未存储在信息保存单元306内,且与上一个待测晶圆100中选取的待测曝光区域105距离最大的曝光区域104,为此待测晶圆100的待测曝光区域105。且当某个待测区域或子待测区域中的曝光区域104被全部选取为待测曝光区域105后,依照第一轮待测曝光区域105选取的顺序,依次将第一轮中选取的曝光区域104作为待测曝光区域105。
步骤S104、在每个待测曝光区域内选取多个量测点。
请参阅图3和图4所示,在本发明一实施例中,当在待测曝光区域105内选取多个量测点205时,多个量测点205在待测曝光区域105内分散分部。具体的,可以先在待测曝光区域105中心点位置选取一个量测点作为中心量测点206,再依据每个待测曝光区域105中需要选取的量测点205的数量,将待测曝光区域105区分为多个区域,并在每个区域内选取一个量测点205。
请参阅图3和图4所示,在本发明一实施例中,每个待测曝光区域105上例如需要选取例如5个量测点。选取每个待测曝光区域105的中心点作为中心量测点206,则还需要在每个待测曝光区域105内选取例如4个量测点205。则可以以待测曝光区域105的中心作为中心点,将待测曝光区域105区分为例如4个象限,例如包括第一象限201、第二象限202、第三象限203以及第四象限204。在每个象限内选取一个量测点205,即完成所有量测点的选取。
请参阅图3至图5所示,在本发明一实施例中,在第一轮选取某个曝光区域104为待测曝光区域105时。首先,选取待测曝光区域105的中心点作为中心量测点206。其次,在每个象限内,可任意选取一个量测点205作为待测曝光区域105的量测点205。在本实施例中,在每个象限内,例如可以选取每个象限的中心点作为量测点205。在其他实施例中,在每个象限内,例如可以选取每个象限远离中心量测点的位置作为量测点205。本发明对第一轮选取的待测曝光区域105中,量测点205的位置不作限定。当在待测曝光区域105上选取完量测点205后,将选定的多个量测点205的位置信息存储在信息保存单元306内。
请参阅图3至图5所示,在本发明一实施例中,在第二轮至第n轮选取到某个曝光区域104为待测曝光区域105,且需要在该待测曝光区域105中选取量测点时。首先,选取待测曝光区域105的中心点作为中心量测点206。其次,在每个象限内,获取量测点205的位置信息未存储在信息保存单元306内,且与上一轮该待测曝光区域105每个象限中选取的量测点205距离最大的点位,作为本轮待测曝光区域105中该象限中的量测点205。且当选取的量测点205的数量过多时,当某个待测曝光区域105中的某个象限中的点位被选取完后,再需要在该待测曝光区域105的该象限中选取量测点205时,可以依照该象限内量测点205被选取的顺序,再一轮选定该象限内的点位作为量测点205。
步骤S105、获取每个量测点与对准标记的误差为对准误差。
请参阅图1所示,在本发明一实施例中,在每个待测晶圆100上选取完量测点205后,获取每个量测点205与对准标记的误差,为该量测点205的对准误差。
请参阅图3至图5所示,在本发明提供一种对准误差的量测系统,所述对准误差的量测系统包括待测晶圆获取单元301、待测区域划分单元302、待测曝光区域获取单元303、量测点获取单元304、对准误差获取单元305和信息保存单元306。其中,待测晶圆获取单元301用于获取多个待测晶圆100。具体的,待测晶圆获取单元301可以依据生产过程中,每个待测晶圆100的量测时间,获取每个待测晶圆100上量测点205的数量。以及依据所需量测点205的总数量,以及每个待测晶圆100上量测点205的数量,获取待测晶圆100的数量。待测区域划分单元302用于将每个待测晶圆100划分为多个待测区域,具体例如可依据待测晶圆100上的点至待测晶圆100中心的距离,以及待测晶圆100上待测曝光区域105的数量,将每个待测晶圆100划分为多个待测区域。待测曝光区域获取单元303用于在待测晶圆100的每个待测区域内选取待测曝光区域105,具体可依据每个待测晶圆100上需要选取的待测曝光区域105的数量,在每个待测区域内选取待测曝光区域105。量测点获取单元304用于在每个待测曝光区域105内选取多个量测点205,具体可先选取一个中心量测点206,再依据每个待测曝光区域105中需要选取的量测点205的数量,将待测曝光区域105区分为多个区域,并在每个区域内选取一个量测点205。对准误差获取单元305用于获取每个量测点205与对准标记的误差为对准误差。信息保存单元306内用于保存已经每个待测晶圆100中选取的待测曝光区域105的位置信息,以及每个待测曝光区域105中量测点的位置信息。
请参阅图6所示,本实施例还提出一种计算机可读存储介质40,计算机可读存储介质40存储有计算机指令400,计算机指令400用于使用所述对准误差的量测方法。计算机可读存储介质40可以是电子介质、磁介质、光介质、电磁介质、红外介质、半导体系统或传播介质。计算机可读存储介质40还可以包括半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器(RAM)、只读存储器(ROM)、硬磁盘或光盘。光盘可以包括光盘-只读存储器(CD-ROM)、光盘-读/写(CD-RW)和DVD。
请参阅图7所示,本发明还提供一种电子设备,包括处理器50和存储器60,存储器60存储有程序指令,处理器50运行程序指令实现所述对准误差的量测方法。处理器50可以是通用处理器,包括中央处理器(Central Processing Unit,简称CPU)或网络处理器(Network Processor,简称NP)等,还可以是数字信号处理器(Digital SignalProcessing,简称DSP)、专用集成电路(Application Specific Integrated Circuit,简称ASIC)、现场可编程门阵列(Field-Programmable Gate Array,简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。存储器60可能包含随机存取存储器(Random Access Memory,简称RAM),也可能还包括非易失性存储器(Non-VolatileMemory),例如至少一个磁盘存储器。存储器60也可以为随机存取存储器(Random AccessMemory,RAM)类型的内部存储器,处理器50和存储器60可以集成为一个或多个独立的电路或硬件,如:专用集成电路(Application SpecificIntegrated Circuit,ASIC)。需要说明的是,存储器60中的计算机程序可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,电子设备,或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施方式。显然,根据本说明书的内容,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种对准误差的量测方法,其特征在于,包括以下步骤:
选取多个待测晶圆,且所述待测晶圆上设置有多个对准标记;
依据至所述待测晶圆中心的距离,将每个所述待测晶圆划分为多个待测区域;
在每个所述待测区域内选取至少一个待测曝光区域;
在每个所述待测曝光区域内选取多个量测点,且每个所述量测点在所述待测晶圆上对应设置有所述对准标记;以及
获取每个所述量测点与所述对准标记的误差为所述对准误差;
其中,在每个所述待测区域内选取所述待测曝光区域的方法包括:
在每个所述待测区域的半径方向上,依据每个所述待测区域内需要选取的所述待测曝光区域的数量,将所述待测区域划分为多个子待测区域;以及
在每个所述子待测区域内选取一个曝光区域为所述待测曝光区域。
2.根据权利要求1所述的一种对准误差的量测方法,其特征在于,选取多个所述待测晶圆的方法包括:
依据每个所述待测晶圆的量测时间,获取每个所述待测晶圆上所述量测点的数量;以及
依据所需所述量测点的总数量,以及每个所述待测晶圆上所述量测点的数量,获取所述待测晶圆的数量。
3.根据权利要求1所述的一种对准误差的量测方法,其特征在于,每个所述子待测区域的径向尺寸为:所述待测区域的径向尺寸/每个所述待测区域内选取的所述待测曝光区域的数量。
4.根据权利要求1所述的一种对准误差的量测方法,其特征在于,在每个所述待测区域内,相邻所述待测曝光区域之间的夹角通过以下公式获取:
X=(360°/a)±b;
其中,X为相邻所述待测曝光区域之间的夹角,a为每个所述待测区域内选取的所述待测曝光区域的数量,b为预设角度。
5.根据权利要求1所述的一种对准误差的量测方法,其特征在于,当每个所述待测晶圆上的所述待测曝光区域选取完成后,将选取的所述待测曝光区域的位置信息存储在信息保存单元内。
6.根据权利要求5所述的一种对准误差的量测方法,其特征在于,在后一个所述待测晶圆上选取所述待测曝光区域时,选取所述待测曝光区域的位置信息未被存储在信息保存单元内,且与上一个所述待测晶圆上所述待测曝光区域最远的曝光区域为所述待测曝光区域。
7.根据权利要求1所述的一种对准误差的量测方法,其特征在于,当所述待测区域中的曝光区域完全被选取为所述待测曝光区域后,依照第一轮所述待测曝光区域的选取顺序,依次将第一轮中选取的所述曝光区域作为所述待测曝光区域。
8.根据权利要求1所述的一种对准误差的量测方法,其特征在于,在每个所述待测曝光区域内选取多个所述量测点的方法包括:
选取每个所述待测曝光区域的中心点作为中心量测点。
9.根据权利要求1所述的一种对准误差的量测方法,其特征在于,在每个所述待测曝光区域内选取多个所述量测点的方法还包括:
以所述待测曝光区域的中心作为中心点,将所述待测曝光区域区分为多个象限;以及
在每个所述象限内选取一个点位作为量测点。
10.一种对准误差的量测系统,其特征在于,至少包括:
待测晶圆获取单元,用于选取多个待测晶圆;
待测区域划分单元,用于依据至所述待测晶圆中心的距离,将每个所述待测晶圆划分为多个待测区域;
待测曝光区域获取单元,用于在每个所述待测区域内选取至少一个待测曝光区域,其中,在每个所述待测区域内选取所述待测曝光区域的方法包括:在每个所述待测区域的半径方向上,依据每个所述待测区域内需要选取的所述待测曝光区域的数量,将所述待测区域划分为多个子待测区域;以及在每个所述子待测区域内选取一个曝光区域为所述待测曝光区域;
量测点获取单元,用于在每个所述待测曝光区域内选取多个量测点,且每个所述量测点在所述待测晶圆上对应设置有对准标记;以及
对准误差获取单元,用于获取每个所述量测点与所述对准标记的误差为所述对准误差。
CN202210565869.5A 2022-05-24 2022-05-24 一种对准误差的量测方法及系统 Active CN114660907B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210565869.5A CN114660907B (zh) 2022-05-24 2022-05-24 一种对准误差的量测方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210565869.5A CN114660907B (zh) 2022-05-24 2022-05-24 一种对准误差的量测方法及系统

Publications (2)

Publication Number Publication Date
CN114660907A CN114660907A (zh) 2022-06-24
CN114660907B true CN114660907B (zh) 2022-08-26

Family

ID=82038275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210565869.5A Active CN114660907B (zh) 2022-05-24 2022-05-24 一种对准误差的量测方法及系统

Country Status (1)

Country Link
CN (1) CN114660907B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993955A (zh) * 2017-11-24 2018-05-04 上海华力微电子有限公司 一种检测晶圆边缘缺陷的方法
CN109976099A (zh) * 2017-12-27 2019-07-05 长鑫存储技术有限公司 一种测量点的配置选择方法及装置
CN110908256A (zh) * 2019-12-30 2020-03-24 南京诚芯集成电路技术研究院有限公司 一种光刻套刻标识设计方法
CN112015056A (zh) * 2020-07-29 2020-12-01 中国科学院微电子研究所 套刻偏差值的修正方法、电子设备及计算机可读存储介质
CN114063399A (zh) * 2020-07-31 2022-02-18 长鑫存储技术有限公司 光刻对准方法及系统
CN114200790A (zh) * 2022-01-12 2022-03-18 澳芯集成电路技术(广东)有限公司 一种降低晶圆套刻偏差的方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087515B1 (ko) * 2004-03-31 2011-11-28 가부시키가이샤 니콘 얼라인먼트 조건 결정 방법 및 장치, 그리고 노광 방법 및장치
NL2013677A (en) * 2014-01-24 2015-07-29 Asml Netherlands Bv Method of determining a measurement subset of metrology points on a substrate, associated apparatus and computer program.

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993955A (zh) * 2017-11-24 2018-05-04 上海华力微电子有限公司 一种检测晶圆边缘缺陷的方法
CN109976099A (zh) * 2017-12-27 2019-07-05 长鑫存储技术有限公司 一种测量点的配置选择方法及装置
CN110908256A (zh) * 2019-12-30 2020-03-24 南京诚芯集成电路技术研究院有限公司 一种光刻套刻标识设计方法
CN112015056A (zh) * 2020-07-29 2020-12-01 中国科学院微电子研究所 套刻偏差值的修正方法、电子设备及计算机可读存储介质
CN114063399A (zh) * 2020-07-31 2022-02-18 长鑫存储技术有限公司 光刻对准方法及系统
CN114200790A (zh) * 2022-01-12 2022-03-18 澳芯集成电路技术(广东)有限公司 一种降低晶圆套刻偏差的方法及装置

Also Published As

Publication number Publication date
CN114660907A (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
US10249523B2 (en) Overlay and semiconductor process control using a wafer geometry metric
US7571422B2 (en) Method for generating a design rule map having spatially varying overlay budget
CN101432658B (zh) 半导体处理中控制形成在晶片上的结构的临界尺寸的方法和系统
KR102283493B1 (ko) 피쳐의 위치를 결정하는 방법
US20160217240A1 (en) Methodology Of Incorporating Wafer Physical Measurement With Digital Simulation For Improving Semiconductor Device Fabrication
CN108713166A (zh) 计算用于控制制造工艺的校正的方法、计量设备、器件制造方法和建模方法
US20080014511A1 (en) Photomask with overlay mark and method of fabricating semiconductor device
US7008731B2 (en) Method of manufacturing a photomask and method of manufacturing a semiconductor device using the photomask
CN115309005A (zh) 用于优化光刻工艺的方法和装置
US6948149B2 (en) Method of determining the overlay accuracy of multiple patterns formed on a semiconductor wafer
US20210333706A1 (en) Mask and method for testing quality of mask
JPH09166866A (ja) フォトマスクの目合わせマーク及び半導体装置
US9857678B1 (en) Methods of controlling distortion of exposure processes
CN114660907B (zh) 一种对准误差的量测方法及系统
US6536130B1 (en) Overlay mark for concurrently monitoring alignment accuracy, focus, leveling and astigmatism and method of application thereof
CN102200696B (zh) 利用聚焦与曝光量矩阵确定最佳光刻工艺参数的方法
US12117735B2 (en) Method of determining overlay error during semiconductor fabrication
US20230260924A1 (en) Overlay metrology mark
TWI809828B (zh) 疊對量測標記
US20230333485A1 (en) Target structure and associated methods and apparatus
CN116013795A (zh) 半导体测试单元制造方法和位线接触结构电阻测试方法
CN114167687B (zh) 套刻误差动态抽样测量方法及装置
TW201539145A (zh) 疊對度量方法
JP2002124447A (ja) リソグラフィー条件のマージン検出方法および半導体装置の製造方法
JP3388542B2 (ja) 露光方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant