CN111128692A - 光刻站点三层薄膜堆叠结构片返工工艺方法 - Google Patents

光刻站点三层薄膜堆叠结构片返工工艺方法 Download PDF

Info

Publication number
CN111128692A
CN111128692A CN201911232003.7A CN201911232003A CN111128692A CN 111128692 A CN111128692 A CN 111128692A CN 201911232003 A CN201911232003 A CN 201911232003A CN 111128692 A CN111128692 A CN 111128692A
Authority
CN
China
Prior art keywords
layer
thin film
odl
shb
stack structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911232003.7A
Other languages
English (en)
Inventor
杨志刚
冷江华
胡蔚
刘珩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201911232003.7A priority Critical patent/CN111128692A/zh
Publication of CN111128692A publication Critical patent/CN111128692A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种光刻站点三层薄膜堆叠结构片返工工艺方法，包括步骤：步骤一、在晶圆上依次形成ODL层、SHB层和PR层；步骤二、在形成各层薄膜的过程中或者形成PR层并进行显影之后进行检查，如果检查出现问题，则进行后续步骤三；步骤三、返工工艺包括分步骤：步骤31、进行去除PR层的工艺；步骤32、进行去除SHB层的工艺；步骤33、进行去除ODL层的工艺；步骤二中如果检查到ODL层出现问题，则在形成SHB层之前进行返工工艺，对步骤31和步骤32进行设置，保证步骤31完成之后在晶圆表面保留有ODL层，使得在进行步骤32中对晶圆进行保护。本发明能避免在中间的SHB层形成之前进行返工时对晶圆表面产生损伤，从而能防止由此造成的晶圆报废。

Description

光刻站点三层薄膜堆叠结构片返工工艺方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种光刻站点三层薄膜堆叠结构片返工工艺方法。
背景技术
随着技术发展，芯片的特征线宽尺寸越来越小。为了提高线宽图形的保真度，光刻时的晶圆薄膜堆叠采用多层材质堆叠，依次传递图形。芯片的制造工艺非常的复杂，步骤繁多。在每一步的制作都达标后，最终制作的芯片才能达到设计功能，否则就成为废品。任何一个工艺步骤发生的异常若无法返工的话，就会前功尽弃，成为废品。
光刻工艺过程中，为了提高图形的解析度，以及工艺过程中的保真度，会采用三层不同材质的薄膜堆叠结构来依次传递图形及尺寸。发生工艺异常时可以通过返工工艺剥离掉晶圆表面的薄膜材质，经过返工的晶圆重新淀积相关薄膜材质，避免晶圆报废。三层薄膜堆叠结构通常分别为有机底层结构(Organic Dielectric Layer，ODL)层、硅氧基硬掩模中间层结构(Si-O-based Hard Mask，SHB)层和光刻胶(PR)层。
SHB层采用硅基抗反射层如硅底部抗反射涂层(BARC)。
ODL层通常采用碳涂层(Spin-On-Carbon，SOC)，SOC是高碳含量的聚合物。
现有的返工工艺一般由干法刻蚀完成，具体的：1、干法刻蚀去除晶圆表面的光刻胶；2、干法刻蚀去除晶圆光刻胶下的硅基抗反射层；3、干法刻蚀去除晶圆硅基抗反射层下的ODL层。
现有的干法刻蚀返工工艺可以挽救硅基抗反射层沉积异常、硅基抗反射层沉积后的光刻胶沉积异常、光刻曝光过程中以及曝光后的任何异常。但对于硅基抗反射层沉积前的任何异常，若采用该流程去返工，则会导致晶圆报废。
发明内容
本发明所要解决的技术问题是提供一种光刻站点三层薄膜堆叠结构片返工工艺方法，能为晶圆在形成三层薄膜堆叠结构的过程中的SHB层形成之前的异常以及三层薄膜堆叠结构已经形成后发现的异常乃至三层薄膜堆叠片已经光刻及显影工艺后发现的异常提供返工工艺，从而能防止由于形成三层薄膜堆叠结构片及三层薄膜堆叠结构片在光刻过程中的任何工艺异常造成的晶圆报废。
为解决上述技术问题，本发明提供的光刻站点三层薄膜堆叠结构片返工工艺方法包括如下步骤：
步骤一、提供需要进行光刻工艺的晶圆，在所述晶圆上依次形成ODL层、SHB层和PR层，由所述ODL层、所述SHB层和所述PR层形成光刻站点对应的三层薄膜堆叠结构。
步骤二、在形成所述ODL层、所述SHB层和所述PR层的过程中或者形成所述PR层之后并进行显影之后对所述三层薄膜堆叠结构进行检查，如果检查出现问题，则进行后续步骤三；如果检查结果正常，则继续进行后续相应的光刻或刻蚀工艺。
步骤三、所述返工工艺包括分步骤：
步骤31、进行去除所述PR层的工艺。
步骤32、进行去除所述SHB层的工艺。
步骤33、进行去除所述ODL层的工艺。
步骤二中如果检查到所述ODL层出现问题，则在形成所述SHB层之前进行所述返工工艺，对步骤31和步骤32进行设置，保证步骤31完成之后在所述晶圆表面保留有所述ODL层，使得在进行步骤32中对所述晶圆进行保护，所述ODL层在所述步骤33中完全去除。
进一步的改进是，所述ODL层采用SOC。
进一步的改进是，所述SHB层采用硅BARC。
进一步的改进是，步骤31中采用溶剂溶解工艺去除所述PR层。
进一步的改进是，所述溶剂溶解工艺包括光刻胶减量(Resist ReductionCoating，RRC)工艺。
进一步的改进是，步骤32中采用干法刻蚀工艺去除所述SHB层。
进一步的改进是，去除所述SHB层的干法刻蚀的刻蚀气体采用基于CxFy气体。
进一步的改进是，步骤32中去除所述SHB层的干法刻蚀的射频频率采用双频率，通过调节干法刻蚀的压力调节刻蚀的均匀性，去除所述SHB层的干法刻蚀的终止条件采用时间控制或采用终点检测控制。
进一步的改进是，步骤33中采用干法刻蚀工艺去除所述ODL层。
进一步的改进是，步骤33去除所述ODL层的干法刻蚀的刻蚀气体采用基于O2或基于N2和H2的气体。
进一步的改进是，步骤33中去除所述ODL层的干法刻蚀的射频频率为60MHZ，通过调节干法刻蚀的压力调节刻蚀的均匀性。
进一步的改进是，步骤三完成所述返工工艺后，还包括：对所述晶圆进行湿法清洗以及背面清洗的步骤；之后重新开始步骤一直至光刻工艺完成。
进一步的改进是，步骤一中的光刻工艺站点对应于铜互连通孔的光刻工艺，所述铜互连通孔穿过第一低K介质层，在所述第一低K介质层上形成有第二DARC层，在所述第二DARC层的表面上形成有图形化的第三金属硬掩模层。
所述三层薄膜堆叠结构涂布在形成有所述第三金属硬掩模层的所述第二DARC层上。
进一步的改进是，所述第一低K介质层的材料包括BD或BDⅡ。
所述第二DARC层为SiON或NFDARC。
所述第三金属硬掩模层为TiN，在所述第三金属硬掩模层的TiN和所述第二DARC层之间形成有Ti；在所述第三金属硬掩模层的TiN的顶部表面形成有氧化层；所述通孔形成区域的所述第三金属硬掩模层被打开而直接将所述第二DARC层的表面暴露。
进一步的改进是，步骤一中的光刻工艺站点对应于栅极结构的光刻工艺，所述栅极结构包括依次叠加的栅介质层和多晶硅栅，所述三层薄膜堆叠结构涂布在形成有所述多晶硅栅上。
本发明中，在三层薄膜堆叠结构的任何一层薄膜中出现问题时都需要进行返工工艺，本发明在返工工艺能保证完成去除三层薄膜的同时，还对三层薄膜去除工艺进行特别设置，主要是针对当SHB层形成之前就出现问题时，这时由于SHB层和PR层并未形成，故返工工艺的步骤31和步骤32会都作用在ODL层上，本发明能避免在步骤31中将ODL层去除，从而能在进行步骤32中依然有ODL层覆盖在晶圆上，这样就能防止步骤32的去除SHB层的工艺对晶圆表面产生刻蚀作用，从而能避免在中间的SHB层形成之前进行返工时对晶圆表面产生损伤并能防止由此造成的晶圆报废，所以，本发明能为晶圆在形成三层薄膜堆叠结构的过程中的SHB层形成之前的异常以及三层薄膜堆叠结构已经形成后发现的异常乃至三层薄膜堆叠片已经光刻及显影工艺后发现的异常提供返工工艺，从而能防止由于形成三层薄膜堆叠结构片及三层薄膜堆叠结构片在光刻过程中的任何工艺异常造成的晶圆报废。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例光刻站点三层薄膜堆叠结构片返工工艺方法的流程图；
图2A-图2D是本发明实施例的返工方法的各分步骤中的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例光刻站点三层薄膜堆叠结构片返工工艺方法的流程图；如图2A至图2D所示，是本发明实施例的返工方法的各分步骤中的器件结构示意图；本发明实施例光刻站点三层薄膜堆叠结构片返工工艺方法包括如下步骤：
步骤一、如图2A所示，提供需要进行光刻工艺的晶圆1，在所述晶圆1上依次形成ODL层2、SHB层3和PR层4，由所述ODL层2、所述SHB层3和所述PR层4形成光刻站点对应的三层薄膜堆叠结构。
步骤二、在形成所述ODL层2、所述SHB层3和所述PR层4的过程中或者形成所述PR层4之后并进行显影之后对所述三层薄膜堆叠结构进行检查，如果检查出现问题，则进行后续步骤三。如果检查结果正常，则继续进行后续相应的光刻或刻蚀工艺，也即：如果所述ODL层2的检查结果正常，则继续进行光刻工艺对应的形成所述SHB层3的步骤；如果所述SHB层3的检查结果正常，则继续进行光刻工艺对应的形成所述PR层4的步骤；如果所述PR层4的检查结果正常，则继续进行光刻工艺对应的显影；如果显影正常，则继续进行后续的刻蚀工艺。
图2A为形成所述ODL层2之后的结构示意图；
图2B为形成所述SHB层3之后的结构示意图；
图2C为形成所述PR层4之后的结构示意图；
图2D为对所述PR层4进行显影之后的结构示意图。
在图2A至图2D对应的任何一个步骤中都进行检查，如何检查出现问题都进行后续的步骤三。也即，如果在图2A对应的步骤中检查出现问题时，则不会在进行图2B对应的形成所述SHB层3的步骤，而是直接进行后续步骤三。
通常，所述ODL层2采用SOC。
所述SHB层3采用硅BARC。
步骤三、所述返工工艺包括分步骤：
步骤31、进行去除所述PR层4的工艺。
步骤32、进行去除所述SHB层3的工艺。
步骤33、进行去除所述ODL层2的工艺。
步骤二中如果检查到所述ODL层2出现问题，则在形成所述SHB层3之前进行所述返工工艺，对步骤31和步骤32进行设置，保证步骤31完成之后在所述晶圆1表面保留有所述ODL层2，使得在进行步骤32中对所述晶圆1进行保护，所述ODL层2在所述步骤33中完全去除。
本发明实施例中，步骤31至步骤33设置如下：
步骤31中采用溶剂溶解工艺去除所述PR层4。较佳为，所述溶剂溶解工艺包括光刻胶减量工艺。
步骤32中采用干法刻蚀工艺去除所述SHB层3。去除所述SHB层3的干法刻蚀的刻蚀气体采用基于CxFy气体。较佳选择为，步骤32中去除所述SHB层3的干法刻蚀的射频频率采用双频率，通过调节干法刻蚀的压力调节刻蚀的均匀性，去除所述SHB层3的干法刻蚀的终止条件采用时间控制或采用终点检测控制。
步骤33中采用干法刻蚀工艺去除所述ODL层2。步骤33去除所述ODL层2的干法刻蚀的刻蚀气体采用基于O2或基于N2和H2的气体。步骤33中去除所述ODL层2的干法刻蚀的射频频率为60MHZ，通过调节干法刻蚀的压力调节刻蚀的均匀性。
步骤三完成所述返工工艺后，还包括：对所述晶圆1进行湿法清洗以及背面清洗的步骤；之后重新开始步骤一直至光刻工艺完成。
本发明实施例中，步骤一中的光刻工艺站点对应于铜互连通孔的光刻工艺，所述铜互连通孔穿过第一低K介质层，在所述第一低K介质层上形成有第二DARC层，在所述第二DARC层的表面上形成有图形化的第三金属硬掩模层。
所述三层薄膜堆叠结构涂布在形成有所述第三金属硬掩模层的所述第二DARC层上。
所述第一低K介质层的材料包括BD或BDⅡ。在65nm节点以下的制程中，低K介质层的材料通常采用BD和BDⅡ，BD是由C,H,O,Si等元素组成的介质材料，K值为2.5～3.3。BDⅡ是BD改了的改进版本。
通常所述第一低K介质层形成于第一氮掺杂碳化硅(N Doped SiC，NDC)层表面，所述第一NDC层形成于半导体衬底表面，在所述半导体衬底上形成有底层金属层，所述底层金属层之间隔离有底层介质膜。所述底层介质膜通常采用SiCOH。
所述第二DARC层为SiON或NFDARC。通常，在所述第二DARC层和所述第一低K介质层之间形成有第二NDC层
所述第三金属硬掩模层为TiN，在所述第三金属硬掩模层的TiN和所述第二DARC层之间形成有Ti；在所述第三金属硬掩模层的TiN的顶部表面形成有氧化层；所述通孔形成区域的所述第三金属硬掩模层被打开而直接将所述第二DARC层的表面暴露。
在其他实施例中也能为：步骤一中的光刻工艺站点对应于栅极结构的光刻工艺，所述栅极结构包括依次叠加的栅介质层和多晶硅栅，所述三层薄膜堆叠结构涂布在形成有所述多晶硅栅上。
本发明实施例中，在三层薄膜堆叠结构的任何一层薄膜中出现问题时都需要进行返工工艺，本发明实施例在返工工艺能保证完成去除三层薄膜的同时，还对三层薄膜去除工艺进行特别设置，主要是针对当SHB层3形成之前就出现问题时，这时由于SHB层3和PR层4并未形成，故返工工艺的步骤31和步骤32会都作用在ODL层2上，本发明实施例能避免在步骤31中将ODL层2去除，从而能在进行步骤32中依然有ODL层2覆盖在晶圆1上，这样就能防止步骤32的去除SHB层3的工艺对晶圆1表面产生刻蚀作用，从而能避免在中间的SHB层3形成之前进行返工时对晶圆1表面产生损伤并能防止由此造成的晶圆1报废，所以，本发明实施例能为晶圆1在形成三层薄膜堆叠结构的过程中的SHB层3形成之前的异常以及三层薄膜堆叠结构已经形成后发现的异常乃至三层薄膜堆叠片已经光刻及显影工艺后发现的异常提供返工工艺，从而能防止由于形成三层薄膜堆叠结构片及三层薄膜堆叠结构片在光刻过程中的任何工艺异常造成的晶圆报废。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于，包括如下步骤：
步骤一、提供需要进行光刻工艺的晶圆，在所述晶圆上依次形成ODL层、SHB层和PR层，由所述ODL层、所述SHB层和所述PR层形成光刻站点对应的三层薄膜堆叠结构；
步骤二、在形成所述ODL层、所述SHB层和所述PR层的过程中或者形成所述PR层之后并进行显影之后对所述三层薄膜堆叠结构进行检查，如果检查出现问题，则进行后续步骤三；如果检查结果正常，则继续进行后续相应的光刻或刻蚀工艺；
步骤三、所述返工工艺包括分步骤：
步骤31、进行去除所述PR层的工艺；
步骤32、进行去除所述SHB层的工艺；
步骤33、进行去除所述ODL层的工艺；
步骤二中如果检查到所述ODL层出现问题，则在形成所述SHB层之前进行所述返工工艺，对步骤31和步骤32进行设置，保证步骤31完成之后在所述晶圆表面保留有所述ODL层，使得在进行步骤32中对所述晶圆进行保护，所述ODL层在所述步骤33中完全去除。
2.如权利要求1所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：所述ODL层采用SOC。
3.如权利要求1所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：所述SHB层采用硅BARC。
4.如权利要求3所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：步骤31中采用溶剂溶解工艺去除所述PR层。
5.如权利要求4所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：所述溶剂溶解工艺包括光刻胶减量工艺。
6.如权利要求5所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：步骤32中采用干法刻蚀工艺去除所述SHB层。
7.如权利要求6所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：去除所述SHB层的干法刻蚀的刻蚀气体采用基于CxFy气体。
8.如权利要求7所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：步骤32中去除所述SHB层的干法刻蚀的射频频率采用双频率，通过调节干法刻蚀的压力调节刻蚀的均匀性，去除所述SHB层的干法刻蚀的终止条件采用时间控制或采用终点检测控制。
9.如权利要求5所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：步骤33中采用干法刻蚀工艺去除所述ODL层。
10.如权利要求9所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：步骤33去除所述ODL层的干法刻蚀的刻蚀气体采用基于O2或基于N2和H2的气体。
11.如权利要求10所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：步骤33中去除所述ODL层的干法刻蚀的射频频率为60MHZ，通过调节干法刻蚀的压力调节刻蚀的均匀性。
12.如权利要求1所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：步骤三完成所述返工工艺后，还包括：对所述晶圆进行湿法清洗以及背面清洗的步骤；之后重新开始步骤一直至光刻工艺完成。
13.如权利要求1所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：步骤一中的光刻工艺站点对应于铜互连通孔的光刻工艺，所述铜互连通孔穿过第一低K介质层，在所述第一低K介质层上形成有第二DARC层，在所述第二DARC层的表面上形成有图形化的第三金属硬掩模层；
所述三层薄膜堆叠结构涂布在形成有所述第三金属硬掩模层的所述第二DARC层上。
14.如权利要求13所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：所述第一低K介质层的材料包括BD或BDⅡ；
所述第二DARC层为SiON或NFDARC；
所述第三金属硬掩模层为TiN，在所述第三金属硬掩模层的TiN和所述第二DARC层之间形成有Ti；在所述第三金属硬掩模层的TiN的顶部表面形成有氧化层；所述通孔形成区域的所述第三金属硬掩模层被打开而直接将所述第二DARC层的表面暴露。
15.如权利要求1所述的光刻站点三层薄膜堆叠结构片返工工艺方法，其特征在于：步骤一中的光刻工艺站点对应于栅极结构的光刻工艺，所述栅极结构包括依次叠加的栅介质层和多晶硅栅，所述三层薄膜堆叠结构涂布在形成有所述多晶硅栅上。
CN201911232003.7A 2019-12-05 2019-12-05 光刻站点三层薄膜堆叠结构片返工工艺方法 Pending CN111128692A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911232003.7A CN111128692A (zh) 2019-12-05 2019-12-05 光刻站点三层薄膜堆叠结构片返工工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911232003.7A CN111128692A (zh) 2019-12-05 2019-12-05 光刻站点三层薄膜堆叠结构片返工工艺方法

Publications (1)

Publication Number Publication Date
CN111128692A true CN111128692A (zh) 2020-05-08

Family

ID=70497479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911232003.7A Pending CN111128692A (zh) 2019-12-05 2019-12-05 光刻站点三层薄膜堆叠结构片返工工艺方法

Country Status (1)

Country Link
CN (1) CN111128692A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584348A (zh) * 2020-05-28 2020-08-25 上海华力集成电路制造有限公司 三层光刻材料的返工方法
CN113130308A (zh) * 2021-03-01 2021-07-16 上海华力集成电路制造有限公司 离子注入区的形成方法
CN113594026A (zh) * 2021-07-29 2021-11-02 上海华力微电子有限公司 光刻材料的返工方法及衬底的光刻方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211061B1 (en) * 1999-10-29 2001-04-03 Taiwan Semiconductor Manufactuirng Company Dual damascene process for carbon-based low-K materials
KR100712473B1 (ko) * 2006-02-13 2007-04-27 영창케미칼 주식회사 규소(Si)를 포함하는 다기능 반사방지막
CN102135733A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 光阻去除方法
CN103824770A (zh) * 2013-11-26 2014-05-28 上海华力微电子有限公司 降低硅凹陷的光阻去除工艺
US20140264495A1 (en) * 2013-03-13 2014-09-18 Macronix International Co., Ltd. Self-aligned liner method of avoiding pl gate damage
US20170069528A1 (en) * 2015-09-04 2017-03-09 United Microelectronics Corp. Manufacturing method for forming a semiconductor structure
CN108565216A (zh) * 2018-05-31 2018-09-21 上海华力集成电路制造有限公司 双大马士革通孔工艺的返工方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211061B1 (en) * 1999-10-29 2001-04-03 Taiwan Semiconductor Manufactuirng Company Dual damascene process for carbon-based low-K materials
KR100712473B1 (ko) * 2006-02-13 2007-04-27 영창케미칼 주식회사 규소(Si)를 포함하는 다기능 반사방지막
CN102135733A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 光阻去除方法
US20140264495A1 (en) * 2013-03-13 2014-09-18 Macronix International Co., Ltd. Self-aligned liner method of avoiding pl gate damage
CN103824770A (zh) * 2013-11-26 2014-05-28 上海华力微电子有限公司 降低硅凹陷的光阻去除工艺
US20170069528A1 (en) * 2015-09-04 2017-03-09 United Microelectronics Corp. Manufacturing method for forming a semiconductor structure
CN108565216A (zh) * 2018-05-31 2018-09-21 上海华力集成电路制造有限公司 双大马士革通孔工艺的返工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584348A (zh) * 2020-05-28 2020-08-25 上海华力集成电路制造有限公司 三层光刻材料的返工方法
CN113130308A (zh) * 2021-03-01 2021-07-16 上海华力集成电路制造有限公司 离子注入区的形成方法
CN113594026A (zh) * 2021-07-29 2021-11-02 上海华力微电子有限公司 光刻材料的返工方法及衬底的光刻方法

Similar Documents

Publication Publication Date Title
CN108565216B (zh) 双大马士革通孔工艺的返工方法
CN111128692A (zh) 光刻站点三层薄膜堆叠结构片返工工艺方法
US9069249B2 (en) Self aligned patterning with multiple resist layers
US10147608B1 (en) Method for preparing a patterned target layer
CN110660733B (zh) 光刻工艺方法和双大马士革工艺方法
CN111584348A (zh) 三层光刻材料的返工方法
KR20090023825A (ko) 반도체 소자의 미세 패턴 형성방법
JP4323872B2 (ja) Ｍｉｍキャパシタ及びその製造方法
US20120276745A1 (en) Method for fabricating hole pattern in semiconductor device
US8293649B2 (en) Release accumulative charges on wafers using O2 neutralization
TWI467647B (zh) 在旋轉塗佈層中之高深寬比圖案化之方法
US7785997B2 (en) Method for fabricating semiconductor device
KR20110077484A (ko) 반도체 디바이스의 미세 패턴 형성 방법
US20030230550A1 (en) Lithography process
JP2010141199A (ja) 多層マスクの除去方法および半導体装置の製造方法
KR20080088679A (ko) 반도체 소자의 제조방법
US20230116440A1 (en) Top via structure made with bi-layer template
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
US20110151669A1 (en) Release Accumulative Charges by Tuning ESC Voltages in Via-Etchers
CN117096102B (zh) 一种干法刻蚀通孔的方法
CN113838798B (zh) 一种刻蚀方法
KR20100024144A (ko) 반도체 소자의 패턴 형성방법
TWI803645B (zh) 平面化半導體結構的方法
US20240162087A1 (en) Mandrel-pull-first interconnect patterning
KR100641485B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508