CN102135733A

CN102135733A - 光阻去除方法

Info

Publication number: CN102135733A
Application number: CN2010101023055A
Authority: CN
Inventors: 孙武
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-01-27
Filing date: 2010-01-27
Publication date: 2011-07-27
Anticipated expiration: 2030-01-27
Also published as: CN102135733B

Abstract

本发明公开了一种光阻去除方法，所述半导体结构包括：由低k和/或超低k材料构成的中间介电层、在所述中间介电层上方形成的ODL底部抗反射层、在所述ODL底部抗反射层上形成的基于硅的抗反射层Si-ARC层，以及在所述Si-ARC层上方形成的光刻胶层，所述方法包括：用等离子体方法去除光刻胶层；用CF4等离子体去除Si-ARC层，其中在去除过程中，CF4的气体流量和偏置功率中的至少一个随时间而降低；以及用等离子体方法去除ODL底部抗反射层。本发明还提供了通过上述方法获得的半导体结构、半导体器件，以及包含这样的半导体器件的电子设备。利用本发明的光阻去除方法，可以在重加工过程中清除不理想的光阻，减少残余，并且减小光阻去除过程对低k/超低k材料构成的介电层的损害。

Description

光阻去除方法

技术领域

本发明涉及半导体制造工艺中的光阻去除技术，尤其涉及在重加工过程中去除光阻的方法。

背景技术

在半导体器件制造工艺中，利用光刻过程将印在光掩膜上的图形结构转移到衬底的表面上。在光刻过程中，首先将光阻旋转涂布在衬底上，然后对其进行软烘干，使之成为固态薄膜。接着，对涂布有光阻的晶片进行光刻和显影，于是在光阻中形成期望的三维图形。基于该三维图形，可以对衬底进行蚀刻，使得光阻上的图形深入到衬底中。在完成衬底蚀刻之后，已经不再需要光阻作保护层，可以将其除去。但是，如果在光刻或显影过程中，光阻中得到的图形不够理想，那么通常将该不够理想的光阻去除，重新涂布光阻层，再次进行光刻和显影，如此反复，直到获得理想的图形才继续进行接下来的衬底蚀刻，由此保证最终获得的器件的性能。这样的过程可以称为重加工(rework)。在重加工过程中，需要多次对光阻进行去除。

去除光阻的过程可以分为湿法去除和干法去除，其中湿法去除又分有机溶剂去除和无机溶剂去除。有机溶剂去除，主要是使光阻溶于有机溶剂而将其除去；无机溶剂去除则是利用光阻本身也是有机物的特点，通过一些无机溶剂，将光阻中的碳元素氧化为二氧化碳而将其除去。干法去除，则是用等离子体将光阻剥除。传统地，干法清洗去除光阻主要是利用氧在等离子体中产生的活性氧与光阻发生反应生成二氧化碳和水，以达到去除光阻的目的。

实践中，为了增加光刻的效用，通常在光阻层下面涂布各种抗反射的涂层。一种方式是在衬底上沉积一层低温氧化物(LTO)层作为硬掩模，在LTO层上面涂布一层底部抗反射涂层(BARC)，其构成材料例如是SiON。然后，在BARC层上面涂布光阻层。光阻层下面的BARC层可以减少曝光过程中光在光阻的下表面的反射，以使曝光的大部分能量都被光阻吸收。不过，对于增加光刻过程中的曝光景深(DOF)，实现光阻的均匀曝光来说，更为优选的材料是基于Si的抗反射层，或称Si-ARC。Si-ARC与另一种底部抗反射材料ODL(有机绝缘层)结合起来，能够更好地实现理想的光刻过程。在上述重加工过程的光阻去除步骤中，也需要将这些附加层，包括Si-ARC层与ODL层一同除去。然而，如果ODL、Si-ARC和光阻是涂布在铜互连结构的低k值中间介电层上，那么就为去除这样的ODL、Si-ARC提出了新的要求。

实际上，铜借助其优异的导电性，已经广泛应用于尺寸越来越小的集成电路领域中。在铜互连工艺中，越来越多地采用低/超低介电常数(k)的中间介电层作为用于隔离金属连线层的中间绝缘层，由此有效降低金属连线之间可能发生的相互作用或串扰，并降低互连的电阻电容(RC)延迟。然而，这样的低k/超低k介电层具有易氧化、机械强度低等特点，非常容易受到破坏。

基于铜互连结构的上述特点，在重加工过程中去除低k/超低k介电层上的Si-ARC，ODL变得较为困难。对于湿法去除光阻来说，为了除去Si-ARC层和ODL层，常用的是SPM湿法清洗。SPM湿法清洗使用硫酸与双氧水的混合液将光阻材料与Si-ARC和ODL去除掉。然而，对于上述铜互连结构来说，SPM侵蚀性过强，对于后续结构的制作非常不利。对于干法去除光阻来说，由于下层的介电层由低k/超低k材料构成，容易受到等离子体的损害，因此也没有得到广泛使用。总体来说，已有的在重加工过程中去除这样的光阻的方法具有清洗不够彻底、表面留有残余，以及容易破坏低k/超低k材料的不足。

图1A-1B示出利用已有技术去除光阻得到的SEM图像。图1A示出利用已有技术去除光阻后得到的表面残余的图像。从图中可以看到，在进行光阻去除清洗之后，表面仍然存在大量的残余。这样的残余对于重加工过程的后续处理非常不利。图1B示出利用已有技术去除光阻之后得到的介电层的图像。如图所示，在光阻去除之后，低k/超低k材料构成的介电层受到了明显的结构破坏。这样的破坏会影响最终获得的器件的性能。

鉴于上述问题，需要提供一种改进的光阻去除方法，使得能够在低k材料和超低k材料作为介电层的情况下，减少光阻去除过程对介电层的损坏，同时减少清除之后的残余光阻材料，从而保证最终获得的器件的互连性能。

发明内容

在本发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了在低k材料和超低k材料作为中间介电层，并且光阻材料中包含Si-ARC的情况下，在重加工过程中彻底清除光阻，减少残余，同时减小光阻去除过程对介电层的损害，提出了本发明。本发明提供了一种用于在半导体结构的重加工过程中去除光阻的方法，所述半导体结构包括：由低k和/或超低k材料构成的中间介电层、在所述中间介电层上方形成的ODL底部抗反射层、在所述ODL底部抗反射层上形成的基于硅的抗反射层Si-ARC层，以及在所述Si-ARC层上方形成的光刻胶层，所述方法包括：用等离子体方法去除光刻胶层；用CF₄等离子体去除Si-ARC层，其中在去除过程中，CF₄的气体流量和偏置功率中的至少一个随时间而降低；以及用等离子体方法去除ODL底部抗反射层。本发明还提供了通过上述方法获得的半导体结构、半导体器件，以及包含这样的半导体器件的电子设备。

利用本发明的CF₄等离子体参数坡降的光阻去除方法，可以在重加工过程中有效清除光阻，同时减小光阻去除过程对低k/超低k材料构成的介电层的损害，从而改善形成的半导体结构的性能。并且，本发明的方法使得等离子体蚀刻的处理窗口最大化，非常易于实施，也易于获得较为理想的半导体结构。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中：

图1A-1B示出利用已有技术去除光阻得到的SEM图像；

图2A-2D示出了根据本发明实施例的光阻去除方法的示意图；

图3A示出根据本发明一个实施例在等离子体处理过程中气流量随时间的改变；

图3B示出根据本发明一个实施例在等离子体处理过程中偏置功率随时间的改变；以及

图4示出根据本发明实施例的光阻去除过程的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

图2A-2D示出了根据本发明实施例的光阻去除方法的示意图。如图2A所示，获得有待进行重加工的半导体结构。该结构可以通过传统大马士革工艺制作得到。具体地，在前一互连层或有源器件层100上以CVD方式覆盖低k/超低k值介电层101。该低k/超低k值介电层101的材料可以选自本领域常见的各种低k值介电材料，包括但不限于k值为2.5-2.9的硅酸盐化合物(Hydrogen Silsesquioxane，简称为HSQ)、k值为2.2的甲基硅酸盐化合物(Methyl Silsesquioxane，简称MSQ)、k值为2.8的HOSP^TM(Honeywell公司制造的基于有机物和硅氧化物的混合体的低介电常数材料)以及k值为2.65的SiL^TW(Dow Chemical公司制造的一种低介电常数材料)等等。在一个实施例中，介电层101可以包括多个子介电层，分别由不同k值的材料构成。介电层101的厚度范围可以根据当层导线的薄层电阻Rs所要求的大小来确定。

然后在低k/超低k介电层101的上面覆盖一层钝化层102，材料可以选择为TEOS，成分主要是二氧化硅，是用Si(OC₂H₅)₄为主要原料反应生成的，厚度约为250-750埃左右。接着，在钝化层102上涂覆一层有机绝缘层ODL层103作为底部抗反射涂层，其主要成分是C，H和O。然后，在ODL层103上涂覆Si-ARC层104。ODL层103与Si-ARC层104一同作用用于增大光刻的曝光景深，优化光刻效用。接着，在Si-ARC层104上涂覆光刻胶层105，进行曝光、显影。在该曝光、显影过程不够理想、出现瑕疵的情况下，需要将光刻胶层105，Si-ARC层104和ODL层103一同去除，然后如上所述地重新涂覆层103-105。

为了去除上述三层光阻材料，首先，用常规等离子体方法去除最上层的不够理想的光刻胶层105。该等离子体工艺气体可以选择为O₂。由此，得到图2B所示的结构，其中光刻胶层105已经得到去除。

接着，用CF₄作为工艺气体用等离子体方式去除Si-ARC层104。这一步骤将在后文详细描述。由此，得到图2C所示的结构，其中Si-ARC层104已经得到去除。

然后，用常规等离子体方法去除ODL层103。该等离子体工艺气体同样可以选择为O₂。由此，得到图2D所示的结构，其中ODL层103也得到去除，此时，可以对该结构实施重加工，重新涂覆ODL层103，Si-ARC层104和光刻胶层105。

在以上过程中，Si-ARC的去除过程尤为关键。作为含F的气体，如果CF₄的流量太高，或者功率太大，或者处理时间过长，都会使得CF₄等离子体穿透下面的ODL层，对低k/超低k材料构成的介电层造成破坏。因此，在本发明中，可以采用CF₄坡降(ramping)的方法来优化该等离子体蚀刻过程。也就是，在CF₄等离子体处理过程中，使得CF₄的气体流量和偏置功率中的至少一个随时间而降低。

图3A示出根据本发明一个实施例在等离子体处理过程中气流量随时间的改变。从图中可以看到，在T＝10s时开始启动CF₄等离子体处理，此时的气流量为约50sccm。之后，随着处理时间，CF₄气流量线性降低，直至T＝50s时降为零，结束这一阶段的处理。由于CF₄气流量与进行处理的等离子体数量相关，因此，在该坡降处理过程中，开始进行的是大量等离子体的快速、剧烈处理，Si-ARC的厚度随之迅速减薄。随着Si-ARC的减薄，等离子体破坏下层低k/超低k材料的可能性增加，因此，随后采用的是用少量等离子体的相对平缓、温和的处理。在接近Si-ARC与ODL层交界表面处时，更需要相对精细的处理，以避免留有残余。通过使CF₄气体从大流量向小流量过渡，Si-ARC得到清除，并且最大程度地避免了下层介电层受到破坏。

图3B示出根据本发明一个实施例在等离子体处理过程中偏置功率随时间的改变。如图3B所示，在T＝10s时开始启动CF₄等离子体处理，此时的偏置功率约300W。之后，随着处理时间，偏置功率线性降低，直至T＝50s时降为零，这一阶段的处理结束。由于偏置功率与CF₄等离子体的加速相关，因此，在该坡降处理过程中，开始时等离子体速度较快，相应地，处理和蚀刻的速度也相对较为迅速和剧烈，Si-ARC的厚度随之迅速减薄。随着Si-ARC的减薄，等离子体破坏下层低k/超低k材料的可能性增加，因此，随后降低偏置功率，使得等离子体的速度较慢，相应地，处理过程也变得相对平缓和温和，直至完全清除Si-ARC层。由此，通过逐渐降低偏置功率，调节等离子体处理的速度和强度，使得Si-ARC得到清除，并且最大程度地避免了下层介电层受到破坏。

虽然图3A和3B中示出了CF₄气流量和偏置功率同时线性坡降的具体例子，但是在其他例子中，也可以根据需要采用其他的坡降形式。例如，气流量或者偏置功率可以按照特定的下降函数，例如指数下降函数，而实现坡降。根据需要，气流量和偏置功率依照的下降函数可以有所不同。在一种实施例中，可以仅仅使得CF₄气流量和偏置功率之一坡降变化。在其他例子中，两者也可以同时坡降。这样的多种选择性也使得光阻去除的处理窗口得到最大化。处理过程中，CF₄等离子体的处理参数不必再精细地固定于特定的很小的范围，而是可以有较大的变动和选择。

根据以上描述的过程，在本发明中利用等离子体方式在重加工过程中去除了以低k/超低k材料为衬底的结构中的光阻材料，包括光刻胶层、Si-ARC和ODL。下面示出该光阻去除过程的效果。

在一个例子中，对第一层互连结构M1实施三次重加工，即，去除光阻再重新涂覆光阻的过程执行三次。由于M1作为多层互连结构中的第一层结构需要与外部触点相连，因此，对M1的尺寸要求更为精细和严格。利用本发明的CF₄等离子体去除方法实施三次重加工之后，可以看到M1中的ADI(显影后)关键尺寸和AEI(蚀刻后)关键尺寸均满足制作要求。更具体地，最终获得的沟槽深度和沟槽轮廓都在目标范围之内。并且，光阻残余的清除程度也可以与传统湿法清洗相比拟。

图4示出根据本发明实施例的光阻去除过程的流程图。如图所示，首先在步骤401，获得有待重加工的结构，该结构包括：由低k/超低k材料构成的中间介电层、在中间介电层上方形成的ODL底部抗反射层、在所述ODL底部抗反射层上形成的基于硅的抗反射层Si-ARC层，以及在所述Si-ARC层上方形成的光刻胶层。在步骤402，用O₂等离子体去除光刻胶层。在步骤403，用CF₄等离子体去除Si-ARC层，其中在处理过程中，使得CF₄的气体流量和偏置功率中的至少一个随时间而降低。接着，在步骤404，用O₂等离子体去除ODL底部抗反射层。

通过以上所述的本发明实施例的方法，以干法蚀刻实现了对低k/超低k材料为衬底的重加工过程中特定光阻的去除。利用这样的方法，可以使得光阻得到清除而避免残余，并且减少对低k/超低k材料的破坏。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种光阻去除方法，所述半导体结构包括：由低k和/或超低k材料构成的中间介电层、在所述中间介电层上方形成的由有机绝缘层ODL构成的底部抗反射层、在ODL底部抗反射层上形成的基于硅的抗反射层Si-ARC层，以及在所述Si-ARC层上方形成的光刻胶层，所述方法包括：

用等离子体方法去除光刻胶层；

用CF₄等离子体去除Si-ARC层，其中在去除过程中，CF₄的气体流量和偏置功率中的至少一个随时间而降低；以及

用等离子体方法去除ODL底部抗反射层。

2.如权利要求1所述的方法，其特征在于，所述半导体结构还包括TEOS钝化层，位于所述中间介电层之上，所述ODL底部抗反射层之下。

3.如权利要求1或2所述的方法，其特征在于，所述低k材料和所述超低k材料选自k值为2.5-2.9的硅酸盐化合物、k值为2.2的甲基硅酸盐化合物、k值为2.8的HOSP^TM以及k值为2.65的SiLK^TM。

4.如权利要求1所述的方法，其特征在于，所述去除光刻胶层的步骤使用O₂作为等离子体工艺气体。

5.如权利要求1所述的方法，其特征在于，所述去除ODL底部抗反射层的步骤使用O₂作为等离子体工艺气体。

6.如权利要求1所述的方法，其特征在于，CF₄的气体流量和偏置功率中的至少一个随时间而线性降低。

7.如权利要求1所述的方法，其特征在于，所述CF₄的气体流量的降低包括：在50s时间内，从50sccm线性降低至零。

8.如权利要求1所述的方法，其特征在于，所述CF₄的偏置功率的降低包括：在50s时间内，从300W线性降低至零。

9.一种半导体器件，包含根据权利要求1-8中任一项获得的半导体结构。

10.一种包含如权利要求9所述的半导体器件的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路和掩埋式DRAM、射频器件。

11.一种包含如权利要求9所述的半导体器件的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。