CN1691322A - 半导体存储器件的熔丝区域及其制作方法 - Google Patents

半导体存储器件的熔丝区域及其制作方法 Download PDF

Info

Publication number
CN1691322A
CN1691322A CNA2005100762646A CN200510076264A CN1691322A CN 1691322 A CN1691322 A CN 1691322A CN A2005100762646 A CNA2005100762646 A CN A2005100762646A CN 200510076264 A CN200510076264 A CN 200510076264A CN 1691322 A CN1691322 A CN 1691322A
Authority
CN
China
Prior art keywords
fuse
pattern
separator
layer
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100762646A
Other languages
English (en)
Other versions
CN100380656C (zh
Inventor
方光奎
李建求
柳庆锡
方正浩
辛庆善
崔浩政
崔升圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1691322A publication Critical patent/CN1691322A/zh
Application granted granted Critical
Publication of CN100380656C publication Critical patent/CN100380656C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

公开了一种熔丝区域及其制造方法。熔丝区域可以包括在衬底上形成的层间绝缘层，排列在层间绝缘层上的多个熔丝，以及位于熔丝之间的熔丝隔离壁，其中每一个熔丝隔离壁都可以包括下和上熔丝隔离图案。

Description

半导体存储器件的熔丝区域及其制作方法
技术领域
本发明的实施例总体上涉及半导体器件及其制作方法，尤其是半导体存储器件的熔丝区域(fuse regions)及其制作方法。
背景技术
可以通过在装配处理之前对在半导体衬底上形成的存储器件(即，半导体存储芯片)进行电测试以确定该半导体存储芯片是否被损坏。当这种测试确定了一个损坏的芯片时，由于存在至少一个故障单元，该损坏的芯片可能运转异常。采用一种修补处理，该故障单元可以被冗余单元代替。该修补处理可以包括通过一个照射设备，例如一个激光束，进行的一个照射过程，其通过烧断预先确定的熔丝，使得在写模式和/或读模式下一些冗余单元可以包括故障单元的地址。熔丝可以由导电的材料层形成，包含例如，掺杂多晶硅层，铝层，硅化钨层和/或钨层。
随着半导体器件变得更加高度集成化，可以将熔丝之间的距离逐渐缩小。然而，熔丝间的减小的距离可能导致修补处理中的损伤。换句话说，如果使用激光束将一个选定的熔丝烧断，那么与该选定的熔丝相邻的未选定的熔丝可能由于激光束而损坏。
图1是一个举例说明现有技术中熔丝区域的剖面图。
参照图1，可以在原硅酸四乙酯(TEOS)氧化物层8中提供一对第一熔丝线(fuse wire)2a和2b以及一对第二熔丝线3a和3b。第二熔丝线3a和3b可以位于比第一熔丝线2a和2b位置低的层中。同时，第二熔丝线3a和3b可以位于第一熔丝线2a和2b之间区域的下方。另外，该TEOS氧化物层8具有位于第二熔丝线3a和3b之上的突起部P。由此，可以在突起部P之间形成沟槽G。
为了有选择地烧断第一熔丝线2a和2b中的一个，激光束应照射到选定的熔丝线，如2a上面。然而，如果激光束偏离了选定的第一熔丝线2a，那么该激光束可能照射到包括与选定的第一熔丝线2a相邻的突起部P在内的其他区域。在这种情况下，当激光束的能量没有得到精确的控制，与选定的第一熔丝线2a相邻的第二熔丝线3a将被该激光束损坏。
图2是一个举例说明现有技术中公开的熔丝区域的剖面图。
参照图2，可以在TEOS氧化物层18中提供一对第一熔丝线12a和12b以及一对第二熔丝线13a和13b，其具有和图1所示的相同的结构。该TEOS氧化物层18也具有位于第二熔丝线13a和13b上方的突起部P`。由此，突起部P`之间可以形成沟槽G`。另外，覆盖图案(cover pattern)20b和20d可以置于突起部P`之上。覆盖图案20b和20d可以由，例如，金属层组成以增加对激光束的阻挡效果。
为了有选择地烧断第一熔丝线12a和12b中的一个，激光束17a将被照射到选定的熔丝线，例如12a的上面。如图2所示，如果激光束17a偏离了选定的第一熔丝线12a，与选定的第一熔丝线12a相邻的覆盖图案20b的边缘可能会暴露于激光束17a。然而，在这种情况下，尽管激光束17a可能由于其偏离而照射到覆盖图案20b的边缘上，覆盖图案20b可以减少和/或防止激光束17a损伤与第一熔丝线12a相邻的第二熔丝线13a。
如上所述，覆盖图案20b和20d将防止偏离的激光束损坏第二熔丝线13a和13b。然而，当突起部(图1中的P以及图2中的P`)和覆盖图案20b和20d偏离了第二熔丝线13a和13b时，第二熔丝线13a和13b仍然会被偏离的激光束损坏。
图3是一个举例说明现有技术中公开的熔丝区域的剖面图，并对其中的一些缺点进行讨论。
参照图3，如图2中所描述的那样，可以将激光束17a照射到第一熔丝线12a上以有选择地烧断第一熔丝线12a。当激光束17a由于其偏离而照射到覆盖图案20b的边缘时，如图3所示，覆盖图案20b的一部分20b`将从TEOS氧化物层18的表面脱离开。脱离的覆盖图案20b`可以被作为杂质重新吸附到具有熔丝区域的半导体衬底的表面。换句话说，当脱离的覆盖图案20b`被重新吸附到相邻的互连线之间的区域时，脱离的覆盖图案20b`可以将相邻的互连线彼此电连接，由此导致半导体器件的运转异常。
另外，当激光束17a偏离了选定的第一熔丝线12a时，例如，位于激光束17a照射区域之上的选定的第一熔丝线12a可能没有被完全烧断。由此，如图3所示，熔丝残余12a`可能保留在激光束17a的照射区域中。这可能是由于选定的第一熔丝线12a和TEOS氧化物层18之间的黏着，以及在激光束17a的边缘的照射能量较弱。
发明内容
本发明的一个示意性实施例公开了一个熔丝区域。该熔丝区域可以包括一个在衬底上形成的层间绝缘层，多个排列在层间绝缘层上的熔丝，位于熔丝之间的熔丝隔离壁，其中每一个熔丝隔离壁可以包括上和下熔丝隔离图案。
在另一个示意性实施例中，下和上熔丝隔离图案可以顺序地层叠。
在另一个示意性实施例中，上熔丝隔离图案可以具有与下熔丝隔离图案不同的蚀刻选择性。
在另外一个示意性实施例中，下熔丝隔离图案可以是具有比上熔丝隔离图案更快的蚀刻速率的原材料层。
在另外一个示意性实施例中，下熔丝隔离图案可以是等离子TEOS氧化物层，而上熔丝隔离图案可以是致密可流动氧化物(FOX)层和未掺杂硅酸盐玻璃(USG)层中的至少一个。
在另外一个示意性实施例中，致密FOX层可以是一个经烧固的氢倍半硅氧烷(hydrogen silsesquioxane，HSQ)层。
在另一个示意性实施例中，熔丝隔离壁可以与熔丝分离放置，以提供熔丝隔离壁与熔丝之间的沟槽区域，并且熔丝隔离壁可以与熔丝自对准。
在另外一个示意性实施例中，熔丝隔离壁可以具有向上倾斜的侧壁以使该熔丝隔离壁的上部宽度大致小于其底部宽度。
在另外一个示意性实施例中，沟槽区域可以延伸到层间绝缘层中以将熔丝与熔丝隔离壁相隔离。
在另一个示意性实施例中，层间绝缘层可以是与下熔丝隔离图案相同的材料层。
在另一个示意性实施例中，层间绝缘层可以是具有比下熔丝隔离图案更快的蚀刻速率的材料层。
本发明的另一个示意性实施例公开了一种制作熔丝区域的方法。该方法可以包括在衬底上形成层间绝缘层，在层间绝缘层上形成多个熔丝，形成位于多个熔丝之间的熔丝隔离壁，其中每一个熔丝隔离壁包括下和上熔丝隔离图案。
本发明的另一个示意性实施例公开了一种制作熔丝区域的方法。该方法可以包括在衬底上形成层间绝缘层，在层间绝缘层上形成多个熔丝，在具有多个熔丝的衬底上形成下熔丝隔离层，形成上熔丝隔离图案以填充可能被熔丝之间的下熔丝隔离层环绕的沟槽，在上层熔丝隔离图案上形成一个金属间绝缘层，在金属间绝缘层上形成钝化层，在钝化层上形成光致抗蚀剂图案，形成的该光致抗蚀剂图案具有可以跨越多个熔丝的开口，并且使用光致抗蚀剂图案作为蚀刻掩模连续地蚀刻钝化层、金属间绝缘层和下熔丝隔离层以形成一个熔丝窗，其可以暴露出熔丝的上表面和侧壁，并同时形成可以存在于上熔丝隔离图案之下的下熔丝隔离图案，上熔丝隔离图案在形成熔丝窗期间充当蚀刻停止层。
在另一个示意性实施例中，形成上熔丝隔离图案可以包括形成可以填充多个熔丝间沟槽的上熔丝隔离层，该上熔丝隔离层由具有比下熔丝隔离层蚀刻速率低的材料层形成，并去除上熔丝隔离层直到露出熔丝上的下熔丝隔离层的上表面。
在另一个示意性实施例中，上熔丝隔离层可以由致密可流动氧化物(FOX)层和未掺杂硅酸盐玻璃(USG)层中的至少一个形成，下熔丝隔离层由等离子体TEOS氧化物层形成。
在另一个示意性实施例中，形成一个致密FOX层可以包括使用玻璃旋涂(spin on glass，SOG)技术在下熔丝隔离图案之上覆盖一个氢倍半硅氧烷(HSQ)层，并且在等于或者小于500℃的温度下焙烧该HSQ层。
在另外一个示意性实施例中，可以采用回蚀(etch-back)技术或者化学机械抛光技术中的至少一个来去除上熔丝隔离层。
在另外一个示意性实施例中，金属间绝缘层与下熔丝隔离层可以由相同的材料形成。
在另一个示意性实施例中，在熔丝窗形成期间，可以采用CF4气体、CH3气体和氧气作为工艺气体对等离子体TEOS氧化物层进行选择性蚀刻。
在另一个示意性实施例中，该方法可以包括在形成下熔丝隔离图案之后，蚀刻层间绝缘层。
在另外一个示意性实施例中，层间绝缘层与下熔丝隔离层可以由相同的材料形成。
另一个示意性实施例公开了一种半导体器件，包括衬底上的熔丝区域和焊盘区域，形成于衬底上的层间绝缘层，排列在层间绝缘层上的多个熔丝，以及位于多个熔丝之间的熔丝隔离壁，每一个熔丝隔离壁都包括下和上熔丝隔离图案。
另一个示意性实施例公开一种制造半导体器件的方法，包括准备具有熔丝区域和焊盘区域的衬底，在衬底上形成层间绝缘层，在层间绝缘层上形成多个熔丝，形成位于多个熔丝之间的熔丝隔离壁，其中每一个熔丝隔离壁都包括下和上熔丝隔离图案。
另一个示意性实施例公开一种制造半导体器件的方法，包括准备具有熔丝区域和焊盘区域的衬底，在衬底上形成层间绝缘层，在熔丝区域的层间绝缘层上形成多个熔丝，在具有多个熔丝的衬底上形成下熔丝隔离层，形成上熔丝隔离图案，其填充可能由多个熔丝之间的下熔丝隔离层环绕的沟槽，在具有上熔丝隔离图案的衬底上形成金属间绝缘层，在焊盘区域中的金属间绝缘层上形成金属焊盘，在金属焊盘和金属间绝缘层上形成钝化层，在钝化层上形成光致抗蚀剂图案，形成的该光致抗蚀剂图案具有可跨越熔丝的熔丝开口以及可以位于金属焊盘之上的焊盘开口，并且使用光致抗蚀剂图案作为蚀刻掩模，连续的蚀刻钝化层、金属间绝缘层和下熔丝隔离层以形成暴露出多个熔丝的上表面和侧壁的熔丝窗以及露出金属焊盘和保留在上熔丝隔离层面下方的下熔丝隔离层图案的焊盘窗，在熔丝窗形成期间，上熔丝隔离层图案作为蚀刻停止层。
附图说明
通过对其实施例的详细描述以及相应附图的说明，本发明将变得显而易见。附图未必成比例，其重点在于说明本发明实施例的基本原理。
图I和图2是说明常规的熔丝区域的剖面图。
图3是说明图2中所示的常规的熔丝区域的缺点的剖面图。
图4是说明根据本发明示意性实施例的具有熔丝区域的半导体存储器件的平面图。
图5是根据本发明示意性实施例，沿着图4中I-I’线而得到的剖面图。
图6是根据本发明示意性实施例，沿着图4中I-I’线而得到的剖面图。
图7-图10是根据本发明的另一示意性实施例，为了解释具有熔丝区域的半导体存储器件制作方法，沿着图4中的II-II’线而得到的剖面图。
具体实施方式
在这里本发明的实施例参考其相应的附图将得到更充分的描述。然而，本发明的示意性实施例可以以不同的形式实现，并且不应当将其解释为对实施例的限制。更确切地说，这些示意性实施例的提供使得该发明的公开更加彻底和完整，将向本领域技术人员更充分的传达本发明的范围。在整个说明书中相同的数字表示相同的部件。
还应当注意的是，为了描述这些示意性实施例，附图意在说明本发明示意性实施例的方法和器件的一般特征。但是，这些附图不是用来度量，也不能精确的反映任何给定的实施例的特征，不应当被解释为限定或限制本发明范围内的示意性实施方式的数值或属性的范围。相反，为了简单和清楚地说明，一些元件的尺寸相对于其他元件被夸大。
例如，为了清楚起见，层或者区域的厚度和位置可以被缩小或者放大。进一步的，当无论是直接在参考层或者衬底之上形成，或者是在参考层之上的其他的层或图案上形成，这个层都被认为在另一个层或者衬底“之上”形成。进一步的，可以理解，当一个层被称作位于或者形成于另一层或者衬底“之上”时，该层直接位于该另一层或者衬底上，或者也可以具有中间层。
图4是一个根据本发明示意性实施例说明熔丝区域F和焊盘区域PD的平面图，图5和图6是根据本发明示意性实施例，沿着图4中的I-I’线说明熔丝区域的剖视图。
参考图4、5和6，可以在集成电路衬底51，例如硅衬底上提供层间绝缘层53。多个熔丝55排列在层间绝缘层53之上。多个熔丝55可以如图4中所示彼此平行排列。熔丝55可以由导电的材料层组成，例如但不限于，掺杂多晶硅层，金属硅化物层，金属层，金属氮化物层，和/或它们的组合层。
下和上熔丝隔离层57和59可以依次层叠在具有熔丝55的衬底51的层间绝缘层53之上。作为一个示意性实施例，可以将熔丝隔离壁IW配置在熔丝55之间。每一个熔丝隔离壁IW都包括一个下熔丝隔离图案57W和一个上熔丝隔离图案59W，它们可以顺序地层叠。下熔丝隔离图案57W可以与下熔丝隔离层57是相同的材料层，而上熔丝隔离图案59W可以与上熔丝隔离层59是相同的材料层。然而，应当理解，熔丝隔离图案57W和59W可以具有与熔丝隔离层57和59不同的材料层。
跨越熔丝窗67f的熔丝55可以被熔丝隔离壁IW分开。熔丝隔离壁IW与熔丝55自对准，其位于熔丝55之间大约中间的位置。其结果是，可以在熔丝窗67f中的熔丝55与熔丝隔离壁IW之间提供沟槽区域(图5中的R)。如图5中所示，熔丝隔离壁IW的侧壁可以具有倾斜的侧壁轮廓。也就是说，熔丝隔离壁IW具有向上倾斜的侧壁SW，使得熔丝隔离壁IW的上部宽度可能小于其底部宽度。然而，应当理解，除了在图5中描述的向上倾斜的轮廓之外，该侧壁轮廓也可以具有其他类型的轮廓。
如图6中所示，根据本发明的另一个实施例，在熔丝窗67f中的熔丝55与熔丝隔离壁IW之间提供的沟槽区域R’可以比图5中示出的沟槽区域R更深。也就是说，凹进的沟槽区域R’可以延伸到层间绝缘层53中，因而将熔丝55与熔丝隔离壁IW完全隔离。结果是，如图6中所示，熔丝隔离壁IW的侧壁SW’也具有向上倾斜的轮廓。
上熔丝隔离图案59W(或者上熔丝隔离层59)可以是具有与下熔丝隔离图案57W(或者下熔丝隔离层57)不同的蚀刻选择性的材料层。换句话说，上熔丝隔离层59可以是具有比下熔丝隔离层57更低的蚀刻速率的材料层。作为示意性实施例，当下熔丝隔离层57是一个等离子体TEOS氧化物层时，上熔丝隔离层59可以是一个致密可流动氧化物(FOX)层和/或未掺杂硅酸盐玻璃(USG)层。应当理解，下和上熔丝隔离层也可以由其它的层构成。致密FOX层可以是焙烧使用，例如但不限于，玻璃旋涂(SOG)技术涂布的液态材料的材料层。该致密FOX层也可以是经焙烧的氢倍半硅氧烷(HSQ)层。
层间绝缘层53可以是与下熔丝隔离层57相同的材料层。本领域技术人员应当理解，层间绝缘层53与下熔丝隔离层57可以是不同的材料层。进一步的，层间绝缘层53可以是具有比下熔丝隔离层57更快的蚀刻速率的材料层。
熔丝窗67f可以由金属间绝缘层61和钝化层68来界定，它们可以依次层叠在熔丝区域F的外部区域上。金属间绝缘层61与下熔丝隔离层57可以是相同的材料层。然而，应当理解，金属间绝缘层61也可以是与下熔丝隔离层57不同的材料层。钝化层68可以包括依次层叠的等离子体氧化物层65和等离子体氮化物层67。应当理解，钝化层68也可以包括除上面提到的之外的其他的层。
图7至10是根据本发明实施例，沿着图4中的II-II’线，描述熔丝区域及与其相邻的焊盘区域的制作方法的剖面图。在图中，参考符号“F”和“PD”分别指的是熔丝区域和焊盘区域。
参考图4和7，层间绝缘层53可以在半导体衬底51上面形成。在层间绝缘层53形成之前，分立的器件，诸如但不限于，晶体管、电容器和/或电阻可以在半导体衬底51上形成。导电层(未示出)，例如但不限于，掺杂多晶硅层、金属硅化物层、金属层、金属氮化物层和/或其组合层可以在绝缘层53之上形成。然后导电层可以被构图，以在熔丝区域F中的层间绝缘层53上形成多个熔丝55。
参考图4和8，下熔丝隔离层57可以在具有熔丝55的衬底51上形成。如图8中所示，下熔丝隔离层57可以保形地(conformably)形成以具有与带有熔丝55的半导体衬底51相似的表面轮廓。也就是说，下熔丝隔离层57可以由具有比熔丝55减小的厚度的等离子体TEOS氧化物层形成。在这种情况下，可以在熔丝55之间提供由下熔丝隔离层57环绕的沟槽G。层间绝缘层53可以由与下熔丝隔离层57相同的材料层构成。本领域技术人员应当理解，层间绝缘层53和下熔丝隔离层57也可以是不同的材料层。此外，层间绝缘层53可以由具有比下熔丝隔离层57更快的蚀刻速率的材料层形成。
上熔丝隔离层59可以在下熔丝隔离层57之上形成，以填充沟槽G。上熔丝隔离层59可以由能够完全填满沟槽G而没有任何空隙的材料层形成。上熔丝隔离层59可以由具有与下熔丝隔离层57不同的蚀刻选择性的材料层形成。作为示意性实施例，上熔丝隔离层59由具有比下熔丝隔离层57更低的蚀刻速率的材料层形成。
在一示意性实施例中，上熔丝隔离层59可以由致密FOX层和/或未掺杂硅酸盐玻璃(USG)氧化物层形成。致密FOX层可以通过采用，例如但不限于，SOG技术在下熔丝隔离层57上涂布HSQ层，并在大约等于或低于500℃的温度下焙烧该HSQ层而形成。
随后，上熔丝隔离层59可以被平坦化和/或去除直到熔丝55上面的下熔丝隔离层57的上表面露出为止，由此在熔丝55之间的沟槽G中形成上熔丝隔离图案59W。上熔丝隔离层59的去除可以采用，例如但不限于，回蚀技术和/或化学机械抛光(CMP)技术来实现。然后金属间绝缘层61可以在具有上熔丝隔离图案59W的半导体衬底上形成。金属间绝缘层61可以由与下熔丝隔离层57相同的材料层形成。应当理解，金属间绝缘层61与下熔丝隔离层57也可以是不同的材料层。
参考图4和9，金属间绝缘层61可以被构图以形成通孔(图4中的VH)，以露出熔丝55的两端。然后，上金属层(未示出)可以在具有通孔VH的衬底上形成。上金属层可以被构图以形成通过通孔VH电连接到熔丝55的上金属互连线。上金属层还可以被构图以在焊盘区域PD的金属间绝缘层61上同时形成至少一个金属焊盘63。上金属层可以由，例如但不限于，铝层和/或铝合金层形成。钝化层68可以在具有金属焊盘63的半导体衬底上形成。该钝化层68可以由，例如但不限于，等离子体氧化物层65和等离子体氮化物层67顺序层叠形成。应当理解，钝化层68可以由除上面提到的之外的其他的材料层形成。光致抗蚀剂图案69可以在钝化层68之上形成。该光致抗蚀剂图案69可以形成得具有熔丝开口69f和焊盘开口69p。作为本发明的示意性实施例，熔丝开口69f可以位于熔丝55上方，焊盘开口69p可以位于金属焊盘63上方。
参考图4和10，可以采用光致抗蚀剂图案69作为蚀刻掩模来蚀刻钝化层68、金属间绝缘层61和下熔丝隔离层57，由此形成露出熔丝55的熔丝窗67f和露出金属焊盘63的焊盘窗67p。可以使用，例如但不限于，CF4气体、CH3气体和氧气来蚀刻金属间绝缘层和下熔丝隔离层57。
作为本发明的一个示意性实施例，上熔丝隔离图案59W可以与金属间绝缘层61和下熔丝隔离层57具有不同的蚀刻选择性。也就是说，上熔丝隔离图案59W可以显示出比金属间绝缘层61和下熔丝隔离层57更慢的蚀刻速率。结果，如图10中所示，可以在熔丝55之间形成自对准的熔丝隔离壁IW，并且每一个熔丝隔离壁IW可以包括上熔丝隔离图案59W和位于上熔丝隔离图案59W之下的下熔丝隔离图案57W。
在熔丝窗67f形成期间，在熔丝窗67f中熔丝55的侧壁也可能露出来。结果，可以在熔丝55和熔丝隔离壁IW之间形成凹进的沟槽区域R。如图10中所示，熔丝隔离壁IW可以形成以具有侧壁SW，该侧壁具有向上倾斜的轮廓。也就是说，可以形成熔丝隔离壁IW以使该熔丝隔离壁IW的上部宽度小于其下部宽度。然而，应当注意，除了向上倾斜的轮廓外，该侧壁也可以具有其它类型的轮廓。
此外，在下熔丝隔离图案57W形成之后，层间绝缘层53可以额外被蚀刻。在这种情况下，可以在熔丝55和熔丝隔离壁IW之间形成比沟槽区域R深的沟槽区域R’。结果，沟槽区域R’把熔丝55与熔丝隔离壁IW完全分开。即使当沟槽区域R’形成时，熔丝隔离壁IW的侧壁SW’也可以具有向上倾斜的轮廓。
如上所述，根据本发明的示意性实施例，在熔丝窗区域67f中的熔丝55的侧壁可以完全地暴露出来，并且在熔丝55之间可以形成自对准的熔丝隔离壁IW。这样，当照射激光束以有选择地烧断熔丝55中的一个时，即使激光束偏离方向，也可以很容易地彻底切断和/或去除所选定的熔丝而不损坏相邻的未选定的熔丝。
尽管本发明的示意性实施例描述了半导体存储器件的熔丝区域，但是应当理解，也可以在半导体器件的其他区域提供熔丝区域。
已经在此公开了本发明的示意性实施例，并且尽管采用了特定的术语，但使用这些术语仅仅是为了以通用的、描述性的意思来解释，而不是为了限制。因此，本领域技术人员能够理解，在不脱离如权利要求中声明的本发明示意性实施例的范围和精神下，可以在形式和细节上的做出各种改变。
本申请要求于2004年4月21日，在韩国专利知识产权局申请的第2004-0027486号韩国专利申请的优先权，其公开内容在此全部引入以作参考。

Claims (22)

1.一种熔丝区域，包括：
在衬底上形成的层间绝缘层；
设置在所述层间绝缘层上的多个熔丝；以及
位于所述多个熔丝之间的熔丝隔离壁，每一个熔丝隔离壁包括下和上熔丝隔离图案。
2.如权利要求1所述的熔丝区域，其中所述下和上熔丝隔离图案顺序地层叠。
3.如权利要求1所述的熔丝区域，其中所述上熔丝隔离图案具有与下熔丝隔离图案不同的蚀刻选择性。
4.如权利要求3所述的熔丝区域，其中所述下熔丝隔离图案是具有比上熔丝隔离图案更快的蚀刻速率的材料层。
5.如权利要求4所述的熔丝区域，其中所述下熔丝隔离层是等离子体TEOS氧化物层，所述上熔丝隔离图案是致密可流动氧化物层和未掺杂硅酸盐玻璃层中的至少一种。
6.如权利要求5所述的熔丝区域，其中所述致密可流动氧化物层是经焙烧的氢倍半硅氧烷层。
7.如权利要求1所述的熔丝区域，其中所述熔丝隔离壁与熔丝分隔开以在熔丝隔离壁和熔丝之间提供凹进的间隙区域，并且所述熔丝隔离壁是自对准于熔丝的。
8.如权利要求7所述的熔丝区域，其中所述熔丝隔离壁具有向上倾斜的侧壁，使得熔丝隔离壁的上部宽度小于其下部宽度。
9.如权利要求7所述的熔丝区域，其中所述凹进的间隙区域延伸到所述层间绝缘层中，以隔离熔丝和熔丝隔离壁。
10.如权利要求9所述的熔丝区域，其中所述熔丝隔离壁具有向上倾斜的侧壁，使得熔丝隔离壁的上部宽度小于其下部宽度。
11.如权利要求1所述的熔丝区域，其中所述层间绝缘层与下熔丝隔离图案是相同的材料层。
12.如权利要求3所述的熔丝区域，其中所述层间绝缘层是具有比下熔丝隔离图案更快的蚀刻速率的材料层。
13.一种制作熔丝区域的方法，包括：
在衬底上形成层间绝缘层；
在所述层间绝缘层上形成多个熔丝；
在具有所述多个熔丝的衬底上形成下熔丝隔离层；
形成上熔丝隔离图案以填充由多个熔丝间的下熔丝隔离层环绕的沟槽；
在所述上熔丝隔离图案上形成金属间绝缘层；
在所述金属间绝缘层上形成钝化层；
在所述钝化层上形成光致抗蚀剂图案，形成的该光致抗蚀剂图案具有跨越熔丝的开口；以及
使用所述光致抗蚀剂图案作为蚀刻掩模，连续地蚀刻所述钝化层、金属间绝缘层和下熔丝隔离层，以形成露出多个熔丝的上表面和侧壁的熔丝窗，并同时形成存在于上熔丝隔离图案之下的下熔丝隔离图案，在熔丝窗形成期间，上熔丝隔离图案作为蚀刻停止层。
14.如权利要求13所述的方法，其中形成所述上熔丝隔离图案包括：
形成填充多个熔丝间的沟槽的上熔丝隔离层，该上熔丝隔离层由具有比下熔丝隔离层更低的蚀刻速率的材料层形成；以及
去除所述上熔丝隔离层直到露出多个熔丝上的下熔丝隔离层的上表面。
15.如权利要求14所述的方法，其中所述上熔丝隔离层由致密可流动氧化物层和未掺杂硅酸盐玻璃层中的至少一种形成，并且所述下熔丝隔离层由等离子体TEOS氧化物层形成。
16.如权利要求15所述的方法，其中形成所述致密可流动氧化物层包括：
使用在玻璃旋涂技术在所述下熔丝隔离层上涂布氢倍半硅氧烷层；以及
在大约等于或者低于500℃的温度下焙烧所述氢倍半硅氧烷层。
17.如权利要求14所述的方法，其中使用回蚀技术或者化学机械抛光技术中的至少一种来去除所述上熔丝隔离层。
18.如权利要求13所述的方法，其中所述金属间绝缘层由与下熔丝隔离层相同的材料形成。
19.如权利要求15所述的方法，其中在所述熔丝窗形成期间，采用CF4气体、CH3气体和氧气作为工艺气体来有选择地蚀刻所述等离子体TEOS氧化物层。
20.如权利要求13所述的方法，进一步包括在所述下熔丝隔离图案形成后，蚀刻所述层间绝缘层。
21.如权利要求20所述的方法，其中所述层间绝缘层由与所述下熔丝隔离层相同的材料层形成。
22.一种制作半导体器件的方法，包括：
准备具有熔丝区域和焊盘区域的衬底；
在所述衬底上形成层间绝缘层；
在所述熔丝区域中的层间绝缘层上形成多个熔丝；
在具有所述多个熔丝的衬底上形成下熔丝隔离层；
形成上熔丝隔离图案以填充由多个熔丝之间的下熔丝隔离层环绕的沟槽；
在所述上熔丝隔离图案上形成金属间绝缘层；
在所述焊盘区域中的金属间绝缘层上形成金属焊盘；
在所述金属焊盘和金属间绝缘层上形成钝化层；
在所述钝化层上形成光致抗蚀剂图案，形成的该光致抗蚀剂图案具有跨越熔丝的熔丝开口和位于金属焊盘上方的焊盘开口；以及
使用所述光致抗蚀剂图案作为蚀刻掩模，连续地蚀刻所述钝化层、金属间绝缘层和下熔丝隔离层，以形成暴露出多个熔丝的上表面和侧壁的熔丝窗以及露出金属焊盘的焊盘窗，和保留在上熔丝隔离图案下方的下熔丝隔离图案，在所述熔丝窗形成期间，上熔丝隔离图案作为蚀刻停止层。
CNB2005100762646A 2004-04-21 2005-04-21 半导体存储器件的熔丝区域及其制作方法 Active CN100380656C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR27486/04 2004-04-21
KR10-2004-0027486A KR100534102B1 (ko) 2004-04-21 2004-04-21 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들

Publications (2)

Publication Number Publication Date
CN1691322A true CN1691322A (zh) 2005-11-02
CN100380656C CN100380656C (zh) 2008-04-09

Family

ID=35135584

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100762646A Active CN100380656C (zh) 2004-04-21 2005-04-21 半导体存储器件的熔丝区域及其制作方法

Country Status (5)

Country Link
US (1) US7492032B2 (zh)
JP (1) JP2005311372A (zh)
KR (1) KR100534102B1 (zh)
CN (1) CN100380656C (zh)
DE (1) DE102005019702A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102135733A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 光阻去除方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098491B2 (en) * 2003-12-30 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protection circuit located under fuse window
KR100534102B1 (ko) * 2004-04-21 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들
JP2006324306A (ja) * 2005-05-17 2006-11-30 Nec Electronics Corp 半導体装置
KR100780649B1 (ko) * 2005-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 메모리 장치의 제조방법
KR100663364B1 (ko) * 2005-07-12 2007-01-02 삼성전자주식회사 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들
KR100722774B1 (ko) * 2006-05-09 2007-05-30 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
KR100752662B1 (ko) * 2006-06-12 2007-08-29 삼성전자주식회사 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법
US7732898B2 (en) * 2007-02-02 2010-06-08 Infineon Technologies Ag Electrical fuse and associated methods
TWI387025B (zh) * 2009-02-12 2013-02-21 Vanguard Int Semiconduct Corp 具有熔絲元件之半導體裝置之製造方法
JP5981260B2 (ja) * 2011-09-30 2016-08-31 エスアイアイ・セミコンダクタ株式会社 半導体装置
US20240063117A1 (en) * 2022-08-22 2024-02-22 Ii-Vi Delaware, Inc. Protecting Circuitry Under Laser Programmable Fuses

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695548B2 (ja) * 1991-09-04 1997-12-24 富士通株式会社 半導体装置
US5521116A (en) * 1995-04-24 1996-05-28 Texas Instruments Incorporated Sidewall formation process for a top lead fuse
FR2738334A1 (fr) * 1995-09-05 1997-03-07 Motorola Semiconducteurs Dispositif allumeur a semiconducteur, pour declenchement pyrotechnique, et procede de formation d'un tel dispositif
US5790346A (en) * 1996-06-28 1998-08-04 Western Digital Corporation Disk clamp for a disk drive for evenly distributing clamping force on recording medium
WO1999019905A1 (fr) * 1997-10-13 1999-04-22 Fujitsu Limited Dispositif semi-conducteur pourvu d'un fusible et son procede de fabrication
JP3248492B2 (ja) * 1998-08-14 2002-01-21 日本電気株式会社 半導体装置及びその製造方法
KR20000061306A (ko) 1999-03-25 2000-10-16 윤종용 반도체 소자의 금속 퓨우즈 제조방법
JP3275875B2 (ja) 1999-04-16 2002-04-22 日本電気株式会社 半導体装置
CN1138305C (zh) * 1999-05-27 2004-02-11 国际商业机器公司 含有导电熔丝的半导体结构及其制造方法
US6306746B1 (en) * 1999-12-30 2001-10-23 Koninklijke Philips Electronics Backend process for fuse link opening
JP2001250867A (ja) * 2000-03-07 2001-09-14 Fujitsu Ltd 半導体装置及びその製造方法
KR100365642B1 (ko) * 2000-10-30 2002-12-26 삼성전자 주식회사 접촉창을 갖는 반도체 장치의 제조 방법
TW504792B (en) * 2001-04-06 2002-10-01 United Microelectronics Corp Method to form metal fuse
JP3551944B2 (ja) 2001-07-25 2004-08-11 セイコーエプソン株式会社 半導体装置
JP3485110B2 (ja) * 2001-07-25 2004-01-13 セイコーエプソン株式会社 半導体装置
US6489227B1 (en) * 2001-07-30 2002-12-03 Taiwan Semiconductor Manufacturing Company Method of etching a polysilicon layer during the stripping of the photoresist shape used as an etch mask to create an opening to an underlying fuse structure
JP2003142582A (ja) 2001-10-31 2003-05-16 Toshiba Corp 半導体装置
JP3952271B2 (ja) * 2002-01-31 2007-08-01 富士通株式会社 半導体装置及びその製造方法
US6667533B2 (en) * 2002-03-11 2003-12-23 International Business Machines Corporation Triple damascene fuse
TW540150B (en) * 2002-07-26 2003-07-01 Nanya Technology Corp The structure of fuse and fuse window
US7083897B2 (en) * 2003-05-15 2006-08-01 Taiwan Semiconductor Manufacturing Company Method of fabricating a poly fuse
KR100519799B1 (ko) * 2004-03-25 2005-10-10 삼성전자주식회사 반도체 소자의 퓨즈영역 및 그 제조방법
KR100534102B1 (ko) * 2004-04-21 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102135733A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 光阻去除方法
CN102135733B (zh) * 2010-01-27 2012-12-05 中芯国际集成电路制造(上海)有限公司 光阻去除方法

Also Published As

Publication number Publication date
JP2005311372A (ja) 2005-11-04
US20050236688A1 (en) 2005-10-27
KR20050102710A (ko) 2005-10-27
CN100380656C (zh) 2008-04-09
US7492032B2 (en) 2009-02-17
KR100534102B1 (ko) 2005-12-06
DE102005019702A1 (de) 2005-11-17

Similar Documents

Publication Publication Date Title
CN1691322A (zh) 半导体存储器件的熔丝区域及其制作方法
US8202766B2 (en) Method for fabricating through-silicon via structure
CN1265458C (zh) 具有形成在多层布线结构中电容器的半导体器件
US20080237868A1 (en) Method and structure for ultra narrow crack stop for multilevel semiconductor device
US8962432B2 (en) Semiconductor device with self aligned end-to-end conductive line structure and method for forming the same
US10153285B2 (en) Formation method of semiconductor device with embedded capacitor
US10361155B2 (en) Electrical fuse and/or resistor structures
CN1188908C (zh) 金属化系统
JP2008536300A (ja) 導電性フィーチャへの接点を作る際の誘電体オーバーエッチングを低減するための方法
US9929099B2 (en) Planarized interlayer dielectric with air gap isolation
US20020014680A1 (en) Semiconductor device and method of manufacturing the same
CN1574282A (zh) 利用牺牲掩模层形成自对准接触结构的方法
CN1577792A (zh) 具有由相同材料制成的电阻器图形和栓塞图形的集成电路器件及其形成方法
US20110312152A1 (en) Methods of Fabricating Integrated Circuit Devices Using Selective Etching Techniques that Account for Etching Distance Variations
US11145601B2 (en) Semiconductor chip including alignment pattern
US9478489B2 (en) Semiconductor dies with reduced area consumption
TW201742104A (zh) 半導體裝置、其製造方法及將半導體裝置單粒化之方法
KR100558493B1 (ko) 반도체 기억소자의 배선 형성방법
US7585723B2 (en) Method for fabricating capacitor
CN1295788C (zh) 半导体器件
US7384865B2 (en) Semiconductor device with a metal line and method of forming the same
JP2005101181A (ja) 半導体装置のおよびその製造方法
US20240194596A1 (en) Semiconductor device
US20210057640A1 (en) Semiconductor device and method of fabricating the same
CN219575611U (zh) 用于集成电路芯片的边缘轮廓控制的装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant