CN210721012U - 一种光刻版 - Google Patents
一种光刻版 Download PDFInfo
- Publication number
- CN210721012U CN210721012U CN201921515122.9U CN201921515122U CN210721012U CN 210721012 U CN210721012 U CN 210721012U CN 201921515122 U CN201921515122 U CN 201921515122U CN 210721012 U CN210721012 U CN 210721012U
- Authority
- CN
- China
- Prior art keywords
- trench
- pattern
- patterns
- reticle
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本申请公开了一种光刻版,包括光刻基板;多个第一沟槽图案,分布在多个芯片图案区内,每个第一沟槽图案用于分别形成相应的一个芯片区中的第一沟槽;以及多个第二沟槽图案,分布在划片区内,每个第二沟槽图案分别用于形成划片道中的第二沟槽,划片道用于限定每个芯片区的边缘,其中,多个第二沟槽图案中的至少部分沟槽延伸方向与所述多个第一沟槽图案的部分沟槽延伸方向不平行,使得第二沟槽中产生的应力与第一沟槽中产生的应力之间存在一定的角度,应力在方向上相互交叉,继而将晶圆中的多个芯片相互隔离,使得各个芯片中的应力无法叠加,从而改善了整个晶圆的翘曲形变。
Description
技术领域
本实用新型涉及半导体工艺技术领域,更具体地涉及一种光刻版。
背景技术
光刻工艺是在一片平整的晶圆(wafer,又称为硅片)上构建晶体管和电路的基础,包括多个步骤和流程。例如,首先在晶圆上涂上一层光刻胶,然后让强光通过一块刻有电路图案的掩膜板或称光刻版(photomask,通常称为mask)照射在晶圆上,以正性光刻胶为例,被照射的光刻胶会发生变质,后续可利用碱性显影液去除,而未被照射到的部分则不会与碱性显影液反应得以保留在晶圆上,以在晶圆上得到与掩膜板上的图形相同或者等比例缩小的图形。
随着半导体制造技术的快速发展,各种芯片不断朝着高集成度,高性能、低功耗、轻薄化和追求更低的制造成本发展。随着晶圆尺寸的增大和厚度的减小,在晶圆加工过程中的应力问题逐渐被重视。晶圆加工过程中的应力会在较大和较薄的晶圆上形成明显的翘曲。
在大尺寸的晶圆上加工深沟槽纵向器件的过程一般包括:首先在晶圆上利用掩膜板曝出一定的沟槽图案,然后采用干法刻蚀工艺得到具有一定深度和特征尺寸的沟槽,之后对沟槽进行填充。沟槽填充材料和单晶硅衬底之间存在热膨胀系数的差异,这种热膨胀系数失配会导致晶圆在经历高温退火等工序后在填充材料和单晶硅的接触界面上产生应力,这种应力如果不能得到释放,会导致晶圆产生翘曲形变。并且由于沟槽工艺是三维工艺,各个维度的应力存在差异,因此晶圆中的应力之间会有叠加,导致在沟槽工艺中晶圆的翘曲形变比平面工艺中晶圆的翘曲形变更加严重。
晶圆翘曲在芯片制造过程中具有严重的危害。例如,当晶圆发生翘曲时,会增加后续光刻机台的对准难度,有时会发生对偏,致使器件电性能发生变化。严重时会在晶圆传送过程中和加工过程中发生吸附不良进而无法进片,甚至导致碎片。
因此,有必要对现有技术进行改进以改善晶圆翘曲的问题。
实用新型内容
有鉴于此,本实用新型的目的在于提供一种光刻版,改善了晶圆的翘曲形变。
根据本实用新型实施例的一方面,提供一种光刻版,包括:
光刻基板,包括多个芯片图案区以及划片区;
多个第一沟槽图案,分布在多个芯片图案区内,每个所述第一沟槽图案用于形成相应的一个芯片区中的第一沟槽;以及
多个第二沟槽图案,分布在划片区内,每个所述第二沟槽图案用于形成划片道中的第二沟槽,所述划片道用于限定每个所述芯片区的边缘,其中,所述多个第二沟槽图案中的至少部分沟槽延伸方向与所述多个第一沟槽图案的部分沟槽延伸方向不平行。
优选地,每个所述第二沟槽图案为独立复合图形。
优选地,所述多个第二沟槽图案以一定间隔进行排列。
优选地,所述多个第二沟槽图案等间距排列。
优选地,所述多个第二沟槽图案之间的间距为0-100um。
优选地,所述多个第二沟槽图案之间的间距和/或每个所述第二沟槽图案的宽度可调。
优选地,所述第二沟槽图案包括至少一个长条形、折线形、圆环形、多边环形组合而成的旋转对称图形。
优选地,所述第二沟槽图案包括至少一个长条形、折线形、圆环形、多边环形组合而成的旋转非对称图形。
优选地,所述第二沟槽图案由长度不同的第一折线和第二折线组成,所述第一折线和第二折线的指向垂直。
优选地,所述第二沟槽图案由多个第三折线组成,所述多个第三折线等间隔排列。
优选地,所述第二沟槽图案由长度不同的多个第一线条和第二线条组成,所述多个第一线条和所述多个第二线条错位交叉排布。
优选地,所述第一沟槽的深度与所述第二沟槽的深度相等。
优选地,所述第一沟槽的深度与所述第二沟槽的深度不相等。
优选地,所述第一沟槽与所述第二沟槽在同一工艺步骤下制作而成。
本实用新型的光刻版除了在划片区中形成光刻对位标记之外,还在划片区中布置了一定面积的多个第二沟槽图案,其中,所述多个第二沟槽图案中的至少部分沟槽延伸方向与所述多个第一沟槽图案的部分沟槽延伸方向不平行。在后续的深槽刻蚀过程中,第二沟槽中产生的应力与第一沟槽中产生的应力之间存在一定的角度,应力在方向上相互交叉,继而将晶圆中的多个芯片相互隔离,使得各个芯片中的应力无法叠加,从而改善了整个晶圆的翘曲形变,有利于提高对准精度和流片的效率。在优选的实施例中,第一沟槽和第二沟槽为同时填充的,因此并未增加额外的工艺步骤。
此外,第二沟槽图案和第一沟槽图案可制作于同一光刻版上,与现有的将第一沟槽图案和第二沟槽图案制作于不同光刻版上的方案相比,未增加额外的工艺步骤,工艺简单。
附图说明
通过以下参照附图对本实用新型实施例的描述,本实用新型的上述以及其他目的、特征和优点将更为清楚。
图1示出根据本实用新型第一实施例的光刻版中沟槽的制造方法的流程示意图。
图2示出根据本实用新型第二实施例的光刻版的结构示意图。
图3示出图2中第二沟槽图案的几种结构示意图。
图4示出图2中第二沟槽图案的另外几种结构示意图。
图5示出根据本实用新型第三实施例的沟槽刻蚀方法的流程示意图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,在图中可能未示出某些公知的部分。
在下文中描述了本实用新型的许多特定的细节,例如部件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本实用新型。
应当理解,在描述部件的结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将部件翻转,该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
在目前的半导体器件制作过程中,需要在制作之前对晶圆进行布局设计,将晶圆划分为若干个芯片区(chip)和位于芯片区之间的划片道(scribe lane)。芯片区用于在后续形成半导体器件,划片道用于在半导体器件制作完成时,作为封装阶段芯片切割的分割线。
现有技术的光刻版的结构设计中,通常将光刻对位标记(alignment mark)和套刻测量标记(overlay mark)等光刻工艺中所需要用到的光刻图形形成于划片道中。但是,当采用干法刻蚀工艺在芯片区得到具有一定深度和特征尺寸的沟槽,并对沟槽进行填充时,由于沟槽填充材料和单晶硅衬底之间存在热膨胀系数的差异,会导致晶圆在经历高温退火等工序后在填充材料和单晶硅的接触界面上产生应力,这种应力如果不能得到释放,会导致晶圆发生局部翘曲形变。
晶圆发生的局部翘曲会使得不同位置的对位标记发生偏移,增加后续光刻机台的对准难度,有时会发生对偏,致使器件电性能发生变化。严重时会在晶圆传送过程中和加工过程中发生吸附不良进而无法进片,甚至导致碎片。
为了解决沟槽工艺中晶圆的应力叠加问题,本实用新型实施例提供了一种光刻版中沟槽的制造方法。如图1所示,所述制造方法包括步骤S110至S130。
在步骤S110中,提供一光刻基板,所述光刻基板上包括多个芯片图案区以及划片区。
在步骤S120中,设置多个第一沟槽图案,所述多个第一沟槽图案分布在多个芯片图案区内。每个所述第一沟槽图案用于形成相应的一个芯片区中的第一沟槽。
在步骤S130中,设置多个第二沟槽图案,所述多个第二沟槽图案分布在划片区内。每个所述第二沟槽图案用于形成划片道中的第二沟槽,所述划片道用于限定每个所述芯片区的边缘。其中,所述多个第二沟槽图案中的至少部分沟槽延伸方向与所述多个第一沟槽图案的部分沟槽延伸方向不平行。
本实施例的光刻版除了在晶圆的划片道中形成光刻对位标记之外,还在划片道中布置了一定面积的多个第二沟槽图案,所述第二沟槽图案中的至少部分沟槽延伸方向与所述多个第一沟槽图案的部分沟槽延伸方向不平行。在后续的深槽刻蚀过程中,划片道中形成的沟槽将晶圆中的多个芯片相互隔离,使得各个芯片中的应力无法叠加,从而改善了整个晶圆的翘曲形变。
图2示出根据本实用新型第二实施例的光刻版的结构示意图。
如图2所示,光刻版10包括光刻基板11、位于光刻基板11中的多个芯片图案区12、以及位于多个芯片图案区12之间的划片区13。所述多个芯片图案区12分别在光刻基板11的X方向和Y方向上间隔排布。进一步的,所述多个芯片图案区12可以是正方形、长方形或者其组合图形。
光刻版10对应晶圆上的一个曝光单元(shot),光刻版10上的芯片图案区12和划片区13分别对应晶圆上的芯片区和划片道。光刻工艺就是通过曝光继而显影将光刻版10上的图形转移到晶圆表面的光刻胶上,为了更清楚地阐述本实用新型的意图,因此本实用新型中光刻版10上的芯片图案区12和划片区13的尺寸(宽度和长度)均与光刻版转移到晶圆上的实际尺寸一致。在本实用新型的其他实施例中,光刻版10上的图形尺寸可以等比例的放大或缩小。所述多个芯片图案区12用于形成半导体器件图形。所述半导体图形为后续在芯片中形成的需要用到光刻版结构的晶体管、电阻、电容、互连线等图形,许多半导体器件图形能构成一个完整的集成电路。
作为一个非限制性的实施例,在沟槽工艺中,每个芯片图案区12包括多个第一沟槽图案121。第一沟槽图案121用于在芯片制造过程中经过光刻并蚀刻形成第一沟槽。第一沟槽的布局可以依据产品结构而设计,且所述第一沟槽的宽度可根据产品结构和工艺能力来确定,深度可根据产品的耐压等参数来确定。进一步而言,所述第一沟槽图案121的形状为长条形(在图中均以黑色线条示出),所述多个长条形的宽度相等,且相邻长条形之间的间距相等。
划片区13包括横向(图中示出的X方向)和纵向(图中示出的Y方向)的划片区,用于形成芯片制作完成后,作为芯片封装过程中芯片的分割线的划片道。划片区13包括多个第二沟槽图案131和多个标记图案132。所述标记图案132包括光刻对位标记和套刻测量标记等光刻工艺中所需要用到的光刻图形,可用于在后续步骤中的对准。所述多个第二沟槽图案中的至少部分沟槽延伸方向与所述多个第一沟槽图案的部分沟槽延伸方向不平行,第二沟槽图案131用于在芯片制造过程中经过光刻并蚀刻形成第二沟槽。
进一步而言,划片区13中的多个第二沟槽图案131以一定的间隔排列。更进一步的,所述多个第二沟槽图案131之间按照短程有序的规律排列。即在一定的区域范围内,所述多个第二沟槽图案131的间隔距离以及宽度均呈有序分布。例如,在一定的区域范围内(被对位标记分隔的有限范围内),所述多个第二沟槽图案131等间隔排列,所述多个第二沟槽图案131之间的间距为0-100um。当然,在另外一些实施例中,所述多个第二沟槽图案131之间的间距也可以不相等。
此外,所述多个第二沟槽图案131之间的间隔距离以及每个第二沟槽图案131的宽度可调,可通过调节所述多个第二沟槽图案131之间的间隔距离和/或单个第二沟槽图案131的宽度来调整晶圆的翘曲度。
此外,横向划片区和纵向划片区中第二沟槽图案的数量和布局可以依据产品结构而设计,不以本实施例为限制,且所述第二沟槽的深度可与第一沟槽的深度相等,所述第二沟槽的宽度可与第一沟槽的宽度相等。当然,在另外一些实施例中,所述第二沟槽的深度可与第一沟槽的深度不相等,或者第二沟槽的宽度可与第一沟槽的宽度不相等。此沟槽的宽度和深度之间可以相互调整进行配合,以来调整晶圆的翘曲度。
进一步的,形成第一沟槽和第二沟槽之后,在第一沟槽和第二沟槽中填充介质层。所述介质层的材料可以为二氧化硅、多晶硅、铜、钨的一种或多种组合,采用例如CVD(Chemical Vapor Deposition,化学气相沉积)等工艺形成。
第二沟槽中产生的应力与第一沟槽中产生的应力之间存在一定的角度,应力在方向上相互交叉,继而将晶圆中的多个芯片相互隔离,使得各个芯片中的应力无法叠加,从而改善了整个晶圆的翘曲形变。
在本实施例中,第二沟槽图案131可以采用单个图形或者独立复合图形。优选地,所述第二沟槽图案131采用独立复合图形,即第二沟槽图案131可由多个不同的图形组合而成。。
图3示出图2中第二沟槽图案的几种结构示意图。如图3所示,第二沟槽图案131为至少一个长条形、折线形、圆环形及多边环形组合成的旋转非对称图形。即将第二沟槽图案131绕着某一定点旋转任意一个角度360°/n(n为大于1的正整数)后,都不会与初始图形重合。
如图3a所示,第二沟槽图案131通过第一折线1311和第二折线1312组合形成。第一折线1311的长度大于第二折线1312的长度,且第一折线1311的指向和第二折线1312的指向垂直或相反。其中,第一折线1311和第二折线1312的指向是指第一折线和第二折线的弯折部所指的方向。
如图3b所示,在另一实施例中,第二沟槽图案131通过多个第三折线1313组合形成,所述多个第三折线1313的指向相同。所述多个第三折线1313之间间隔排列,且所述多个第三折线1313之间的间隔距离相等。
如图3c所示,在又一实施例中,第二沟槽图案131通过多个长条形1314和多个短条形1315组合形成。所述多个短条形1315和所述多个长条形1314呈90°错位交叉排列。
图4示出图2中的第二沟槽图案的另外几种结构示意图。在另一实施例中,第二沟槽图案为至少一个长条形、折线形、圆环形及多边环形组合成的旋转对称图形。所述旋转对称图形是指把一个图形绕着某一定点旋转一个角度360°/n(n为大于1的正整数)后,与初始的图形重合的图形。
如图4a所示,第二沟槽图案131通过多个长条形1316组成,所述多个长条形1316以一定的角度错位交叉排列。如图4a所示,所述多个长条形1316错位交叉排列组成一个类“中国结”形状。如图4b所示,在另一实施例中,所述多个长条形1316垂直错位交叉组成一个“网格”形状。
在图4c至图4e中,第二沟槽图案通过多边环形、圆环形或者长条形组合而成。如图4c所示,第二沟槽图案131包括圆环形1317和四边环形1318,所述四边环形1318可以是正方形、长方形或者其他形状。四边环形1318位于圆环形1317内部,且两者的中心位置重合。如图4d所示,在另一实施例中,圆环形1317位于四边环形1318内部,且两者的中心位置重合。如图4e所示,在又一实施例中,第二沟槽图案131包括圆环形1317以及多个长条形1319,所述多个长条形1319交叉设置于所述圆环形1317中,且所述多个长条形1319的交叉点位于圆环形1317的圆心位置。
需要说明的是,第二沟槽图案的形状不以上述实施例为限制,本领域技术人员可以根据具体情况选择任意形状及其组合制作第二沟槽图案。
综上,本实施例的光刻版中第二沟槽图案中始终存在一些线条与第一沟槽图案中的线条构成一定的角度,继而实现对各个芯片区的360°的隔离,使得各个芯片之间的应力无法叠加,从而改善了整个晶圆的翘曲变形。
此外,在本实施例中,第二沟槽图案和第一沟槽图案可制作于同一光刻版上,与现有的将第一沟槽图案和第二沟槽图案制作于不同光刻版上的方案相比,未增加额外的工艺步骤,工艺简单。
图5示出根据本实用新型的第三实施例的沟槽刻蚀方法的流程示意图。所述沟槽刻蚀方法可以采用上述实施例中的光刻版完成光刻的步骤。如图5所示,所述沟槽刻蚀方法包括步骤S210-S240。
在步骤S210中,提供一晶圆。提供需要进行沟槽刻蚀的晶圆,并完成沟槽刻蚀前的处理步骤。其中,所述晶圆可以是硅衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底或本领域技术人员公知的其他半导体材料,本实施例中采用的是硅衬底。进一步的,本实施例采用的硅衬底可以形成有金属氧化物半导体场效应晶体管、绝缘栅场效应晶体管、肖特基二极管等半导体器件。所述晶圆还可根据所需产品的特性进行一定杂质量的N型和P型掺杂。
在步骤S220中,通过光刻版对所述晶圆进行光刻,以在光刻胶上形成第一光刻图案和第二光刻图案。具体的,给晶圆涂上光刻胶之后,采用上述实施例的光刻版进行曝光和显影,将第一沟槽图案和第二沟槽图案转移到光刻胶上分别形成第一光刻图案和第二光刻图案。其中,第一沟槽图案位于光刻版的芯片图案区中,第二沟槽图案位于光刻版的划片区中,光刻版上的芯片图案区和划片区分别对应晶圆上的芯片区(chip)和划片道,划片道用于限定每个芯片区的边缘。
在步骤S230中,根据第一光刻图案和第二光刻图案在所述晶圆中形成第一沟槽和第二沟槽。具体的,以光刻胶为掩蔽进行干法刻蚀,反应气体穿过第一光刻图案中的图形与晶圆接触,刻蚀出第一沟槽,反应气体穿过第二光刻图案与晶圆相接触,刻蚀出第二沟槽。在该步骤中,第一沟槽和第二沟槽在同一工艺步骤下形成,未增加额外的工艺步骤。第一沟槽和第二沟槽的宽度可根据产品结构和工艺能力来确定,深度可根据产品的耐压等参数来确定。进一步的,第二沟槽的深度和第一沟槽的深度相等,所述第二沟槽的宽度可与第一沟槽的宽度相等。当然,在另外一些实施例中,所述第二沟槽的深度可与第一沟槽的深度不相等,或者第二沟槽的宽度可与第一沟槽的宽度不相等。此沟槽的宽度和深度之间可以相互调整进行配合,以来调整晶圆的翘曲度。
在步骤S240中,在第一沟槽和第二沟槽中填充介质层。具体的,所述介质层的材料可以为二氧化硅、多晶硅、铜、钨的一种或多种组合,采用例如CVD(Chemical VaporDeposition,化学气相沉积)等工艺形成。在该步骤中,第一沟槽和第二沟槽为同时填充的,相比较分开填充的方案,本实施例未增加额外的工艺步骤,工艺简单。同时填充介质后,硅片整体翘曲度不能达到要求时,则通过加宽划片区中第二沟槽加以改善。
综上所述,本实用新型的光刻版和沟槽刻蚀方法除了在划片区中形成光刻对位标记之外,还在划片区中布置了一定面积的多个第二沟槽图案,所述多个第二沟槽图案中的至少部分沟槽延伸方向与所述多个第一沟槽图案的部分沟槽延伸方向不平行。在后续的深槽刻蚀过程中,第二沟槽中产生的应力与第一沟槽中产生的应力之间存在一定的角度,应力在方向上相互交叉,继而将晶圆中的多个芯片相互隔离,使得各个芯片中的应力无法叠加,从而改善了整个晶圆的翘曲形变,有利于提高对准精度和流片的效率。在优选的实施例中,第一沟槽和第二沟槽为同时填充的,因此并未增加额外的工艺步骤。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本实用新型的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该实用新型仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本实用新型的原理和实际应用,从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。
Claims (14)
1.一种光刻版,其特征在于,包括:
光刻基板,包括多个芯片图案区以及划片区;
多个第一沟槽图案,分布在多个芯片图案区内,每个所述第一沟槽图案用于形成相应的一个芯片区中的第一沟槽;以及
多个第二沟槽图案,分布在划片区内,每个所述第二沟槽图案用于形成划片道中的第二沟槽,所述划片道用于限定每个所述芯片区的边缘,
其中,所述多个第二沟槽图案中的至少部分沟槽延伸方向与所述多个第一沟槽图案的部分沟槽延伸方向不平行。
2.根据权利要求1所述的光刻版,其特征在于,每个所述第二沟槽图案为独立复合图形。
3.根据权利要求2所述的光刻版,其特征在于,所述多个第二沟槽图案以一定间隔进行排列。
4.根据权利要求3所述的光刻版,其特征在于,所述多个第二沟槽图案等间距排列。
5.根据权利要求4所述的光刻版,其特征在于,所述多个第二沟槽图案之间的间距为0-100um。
6.根据权利要求3所述的光刻版,其特征在于,所述多个第二沟槽图案之间的间距和/或每个所述第二沟槽图案的宽度可调。
7.根据权利要求2所述的光刻版,其特征在于,所述第二沟槽图案包括至少一个长条形、折线形、圆环形、多边环形组合而成的旋转对称图形。
8.根据权利要求2所述的光刻版,其特征在于,所述第二沟槽图案包括至少一个长条形、折线形、圆环形、多边环形组合而成的旋转非对称图形。
9.根据权利要求8所述的光刻版,其特征在于,所述第二沟槽图案由长度不同的第一折线和第二折线组成,所述第一折线和第二折线的指向垂直。
10.根据权利要求8所述的光刻版,其特征在于,所述第二沟槽图案由多个第三折线组成,所述多个第三折线等间隔排列。
11.根据权利要求8所述的光刻版,其特征在于,所述第二沟槽图案由长度不同的多个第一线条和第二线条组成,所述多个第一线条和所述多个第二线条错位交叉排布。
12.根据权利要求1所述的光刻版,其特征在于,所述第一沟槽的深度与所述第二沟槽的深度相等。
13.根据权利要求1所述的光刻版,其特征在于,所述第一沟槽的深度与所述第二沟槽的深度不相等。
14.根据权利要求1所述的光刻版,其特征在于,所述第一沟槽与所述第二沟槽在同一工艺步骤下制作而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921515122.9U CN210721012U (zh) | 2019-09-11 | 2019-09-11 | 一种光刻版 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921515122.9U CN210721012U (zh) | 2019-09-11 | 2019-09-11 | 一种光刻版 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210721012U true CN210721012U (zh) | 2020-06-09 |
Family
ID=70930090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921515122.9U Active CN210721012U (zh) | 2019-09-11 | 2019-09-11 | 一种光刻版 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210721012U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI800156B (zh) * | 2021-02-03 | 2023-04-21 | 采鈺科技股份有限公司 | 曝光遮罩 |
-
2019
- 2019-09-11 CN CN201921515122.9U patent/CN210721012U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI800156B (zh) * | 2021-02-03 | 2023-04-21 | 采鈺科技股份有限公司 | 曝光遮罩 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10768526B2 (en) | Method of forming patterns | |
KR101730709B1 (ko) | 이중 패터닝을 사용한 자기-정렬 나노와이어 형성 | |
US7741221B2 (en) | Method of forming a semiconductor device having dummy features | |
US9437415B2 (en) | Layer alignment in FinFET fabrication | |
CN110767601B (zh) | 光刻版中沟槽的制造方法和沟槽刻蚀方法 | |
US10930505B2 (en) | Methods for integrated circuit design and fabrication | |
US9911604B1 (en) | Sidewall spacer pattern formation method | |
KR102606308B1 (ko) | 포토 마스크의 제조 방법, 패턴 형성 방법 및 반도체 장치의 제조 방법 | |
CN210721012U (zh) | 一种光刻版 | |
CN102332448B (zh) | 半导体结构与半导体结构的制造方法 | |
US11355342B2 (en) | Semiconductor device with reduced critical dimensions and method of manufacturing the same | |
CN116203808B (zh) | 套刻误差的量测方法及套刻标记 | |
US9208276B1 (en) | Method for generating layout pattern | |
CN108630660A (zh) | 半导体结构及其形成方法 | |
US6670109B2 (en) | Photolithographic methods of using a single reticle to form overlapping patterns | |
CN108198765B (zh) | 适用于离子注入工艺套刻精度的评估方法 | |
TWI588596B (zh) | 產生佈局圖案的方法 | |
US7595258B2 (en) | Overlay vernier of semiconductor device and method of manufacturing the same | |
US7993815B2 (en) | Line ends forming | |
US10373915B1 (en) | Method for monitoring semiconductor process | |
EP3097581B1 (en) | Double patterning method of forming semiconductor active areas and isolation regions | |
US11392023B2 (en) | Method of designing a mask and method of manufacturing a semiconductor device using the same | |
US20220392768A1 (en) | Patterning method and overlay mesurement method | |
CN113809047B (zh) | 半导体结构及其制备方法 | |
US20230230837A1 (en) | Semiconductor structure and method of forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |