CN100387996C - 多方向漏电流路径的测试结构 - Google Patents
多方向漏电流路径的测试结构 Download PDFInfo
- Publication number
- CN100387996C CN100387996C CNB03128826XA CN03128826A CN100387996C CN 100387996 C CN100387996 C CN 100387996C CN B03128826X A CNB03128826X A CN B03128826XA CN 03128826 A CN03128826 A CN 03128826A CN 100387996 C CN100387996 C CN 100387996C
- Authority
- CN
- China
- Prior art keywords
- trap
- doped region
- contact
- electric conductivity
- test structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种测试结构,用以测试多方向的漏电流路径,其具有一第一导电性的一第一阱位于一底材中,并且一第一掺杂区位于第一阱中,其掺杂浓度高于第一阱;一第一接触位于第一掺杂区上并接触第一掺杂区,其具有一第一部分平行于第一方向,与一第二部分平行于第二方向;具有一第二导电性的第二掺杂区位于第一阱中,并且隔离于第一掺杂区;其中在第三方向上,每一第二掺杂区同时相邻但隔离于第一部分与第二部分;第二接触位于对应第二掺杂区上,并且每一第二接触对应的每一第二掺杂区;利用形成第一接触与第二掺杂区的相对偏移位置,使得两者部分重迭,即可测试多种方向的漏电流路径。
Description
技术领域
本发明系关于一种测试结构,特别是指一种可测试多种方向的漏电流路径的测试结构。
背景技术
在电路保护的测试中,测试保护电路的漏电流是很重要的项目,若是漏电流过大,不但危及保护电路,也会导致测试的失败。在一般的逻辑电路中,在一N型阱中,由于P型重掺杂区与N型重掺杂主动区的间距小,可能导致P型重掺杂区移动至N型重掺杂主动区。当N型重掺杂区也以相同方向移动时,N型重掺杂区很有可能接近阱边界区域,导致漏电流的形成。然而,通常用来测试漏电流路径的一维的测试结构,只能用来测试单一方向的漏电流路径,导致欲测试不同方向的漏电流时,需使用不同的测试结构,无法有效测试与监控漏电流路径。
发明内容
本发明的主要目的是提供一种测试结构,利用接触与掺杂区的特别配置,可应用于多种方向的漏电流路径测试。
本发明的另一个目的是提供一种测试多种方向的漏电流路径的测试结构,利用接触与掺杂区的相对偏移位置,可测试不同方向的漏电流路径。
为达到以上所述的目的,本发明提供一种测试结构,用以测试多方向的漏电流路径,其中多方向包含一第一方向与一第二方向,该第一方向不同于该第二方向,该测试结构包含:具有一第一导电性的一第一阱位于一底材中;具有第一导电性的一第一掺杂区位于第一阱中,其掺杂浓度高于第一阱;一第一接触(contact)位于第一掺杂区上,并且接触第一掺杂区,其具有一第一部分平行于第一方向,与一第二部分平行于第二方向;具有一第二导电性的复数个第二掺杂区位于第一阱中,并且隔离于第一掺杂区,其中在第三方向上,每一第二掺杂区同时相邻但隔离于第一部分与第二部分,其中该第二导电性不同于该第一导电性;复数个第二接触位于复数个第二掺杂区上,并且每一第二接触对应着每一第二掺杂区。
本发明的测试结构,还可以包含一拾起(pick-up)区位于该第一阱外的该底材中,并可连接至一外部电压,该拾起区具有该第二导电性。进一步的,本发明的测试结构,还可以包含一第二阱,其位于该底材中,接触该第一阱,并包含该拾起区,该第二阱具有该第二导电性,其中该第二阱的掺杂浓度低于该第二掺杂区与该拾起区。
本发明的测试结构,当该第一接触与部分该复数个第二掺杂区朝该第一方向形成相对偏移(shift)位置时,在该第三方向上,该第二部分与部分该复数个第二掺杂区形成部分重迭情形,可用以测试漏电流路径。
本发明的测试结构,当该第一接触与部分该复数个第二掺杂区朝该第二方向上形成相对偏移位置时,在该第三方向上,该第一部分与部分该复数个第二掺杂区形成部分重迭情形,可用以测试漏电流路径。更优的是,该第三方向同时垂直于该第一方向与该第二方向。
本发明另提供一种测试结构,用以测试多方向的漏电流路径,该测试结构包含:具有一第一导电性的一第一阱位于一底材中;具有第一导电性的一第一掺杂区位于第一阱中,其掺杂浓度高于第一阱;一第一接触位于第一掺杂区上,并且接触第一掺杂区,其具有一第一部分平行于第一方向,与一第二部分平行于第二方向;具有一第二导电性的复数个第二掺杂区位于第一阱中,并且隔离于第一掺杂区,在每一该第二掺杂区的正上方,每一第二掺杂区同时相邻但隔离于第一部分与第二部分,该第三方向同时垂直于该第一方向与该第二方向,其中该第二导电性不同于该第一导电性;复数个第二接触位于复数个第二掺杂区上,并且每一第二接触对应于每一第二掺杂区,每一该第二接触隔离但同时相邻于该第一部分及该第二部分。
上述的测试结构,还可以包含一拾起区,其位于该第一阱外的该底材中,并可连接至一外部电压,该拾起区具有该第二导电性。进一步的,所述的测试结构,还可以包含一第二阱,其位于该底材中,接触该第一阱,并包含该拾起区,该第二阱具有该第二导电性,其中该第二阱的掺杂浓度低于该第二掺杂区与该拾起区。
本发明提供第三种测试结构,用以测试漏电流路径,该测试结构包含:一第一接触位于一底材上,该第一接触具有一第一部分平行于一第一方向,与一第二部分平行于一第二方向,该第一方向不同于该第二方向;复数个第二接触位于该底材上,每一该第二接触隔离(isolated from)于该第一接触,但同时相邻(adjacent to)于该第一部分及该第二部分;一第一阱位于该底材中,并位于该第一接触与该第二接触的下方(underlay),该第一阱具有一第一导电性;一第一掺杂区位于该第一阱中,并且接触(contacting with)该第一接触,该第一掺杂区具有该第一导电性,并且该第一掺杂区的掺杂浓度高于该第一阱;以及复数个第二掺杂区位于该第一阱中,并且隔离于该第一掺杂区,每一该第二掺杂区接触每一该第二接触,该复数个第二掺杂区具有一第二导电性,该第二导电性不同于该第一导电性。
上述的第三种测试结构,还可以包含一第三掺杂区,其位于该第一阱外的该底材中,并可连接至一外部电压,该第三掺杂区具有该第二导电性。进一步的,所述的测试结构,还可以包含一第二阱,其位于该底材中,接触该第一阱,并包含该第三掺杂区,该第二阱具有该第二导电性,其中该第二阱的掺杂浓度低于该第二掺杂区与该第三掺杂区。
本发明的第三种测试结构还可以是,任一该第二掺杂区在一第三方向上同时相邻但隔离于该第一部分及该第二部分,该第三方向垂直于该第一方向与该第二方向。更优的是,当该第一接触与部分该复数个第二掺杂区朝该第一方向形成相对偏移(shift)位置时,在该第三方向上,该第二部分与部分该复数个第二掺杂区形成部分重迭情形,可用以测试漏电流路径。更优的是,上述形成部分重迭情形的部分该复数个第二掺杂区至少包含位于平行该第二方向上的两个该第二掺杂区。
本发明的第三种测试结构,当任一该第二掺杂区在一第三方向上同时相邻但隔离于该第一部分及该第二部分,该第三方向垂直于该第一方向与该第二方向,并当该第一接触与部分该复数个第二掺杂区朝该第二方向形成相对偏移位置时,在该第三方向上,该第一部分与部分该复数个第二掺杂区形成部分重迭情形,可用以测试漏电流路径。更优的是,上述形成部分重迭情形的部分该复数个第二掺杂区至少包含位于平行该第一方向上的两个该第二掺杂区。
附图说明
图1为本发明的测试结构的剖面示意图。
图2为图1的一实施例正视示意图。
具体实施方式
为了使本发明的上述目的、技术内容、和特点能更明显易懂,下文特举一较佳实施例,并配合附图,作详细说明。
请参阅图1所示,图1为本发明的测试结构的剖面示意图。一第一接触20与若干第二接触22位于底材(图上未标示)上,而具有一第一导电性的一第一阱10则位于底材中,并且位于第一接触20与第二接触22的下方(underlay)。具有第一导电性的一第一掺杂区18位于第一阱10中,并且接触(contacting with)第一接触20,其中第一掺杂区18的掺杂浓度高于第一阱10。具有一第二导电性的若干第二掺杂区16A、16D亦位于第一阱10中,并且以隔离组件14,例如浅沟槽隔离组件STI,与第一掺杂区18相隔离,其中每一个皆接触一个第二接触22。再者,第二导电性不同于第一导电性。此外,在第一阱10外的底材中,尚包含具有第二导电性的若干第二阱12,有些第二掺杂区16则位于第二阱12,可藉由第二接触22连接至一外部电压。
请参阅图2所示,图2为图1的一实施例正视示意图,其中沿着AA’切面即为图1。图2中,第一接触20具有一第一部分平行于一第一方向,如X方向,与一第二部分平行于一第二方向,如Y方向,其中第一方向不同于第二方向。再者,要注意的是,每个第二接触22同时相邻于第一接触20的第一部分及第二部分。也就是说,每个第二接触22下方所各自对应的第二掺杂区16A、16B、16C、16D,在垂直X-Y平面的方向上,同时相邻但隔离而不重迭于第一接触20的第一部分及第二部分,如此可利用本发明的结构,测试两方向,即X与Y方向的漏电流路径。此外,第一阱10与第二阱12以虚线框表示其位于以实线表示的其它结构的下方。在此实施例中,第一接触20所接触的第一掺杂区18(位于第一接触20的下方,图上未示)为一N型重掺杂区,则第一阱10为一N型阱,且其掺杂浓度低于第一掺杂区18。而第二阱12则为一P型阱,且与第二接触22接触的第二掺杂区16A、16B、16C、16D为P型重掺杂区。
在应用上,位于第一阱10外侧的第二掺杂区16可视为拾起(pick-up)区,透过外侧的第二接触22连接至一外部电压。此外,也可透过第一接触20或其它第二接触22,对第一掺杂区18与第二掺杂区16A、16B、16C、16D施加一外部电压。测试的方法,举例来说,若第一接触20朝第一方向(即X方向)偏移(shift)时,第一接触20的第二部分(即平行Y方向的部分)会与下方的两个第二掺杂区16A与16B(或16C与16D)在垂直方向上,即垂直X-Y平面的方向上,部分重迭。如此一来,当透过第二接触22,施加一外部电压(接地或不为零的电压)于所对应的第二掺杂区16时,便可监测到因第二部分与第二掺杂区16A与16B(或16C与16D)的部分重迭而诱发(induced)的漏电流路径(leakage)。同理,若第一接触20朝第二方向(即Y方向)平移产生偏差时,第一接触20的第一部分(即平行X方向的部分)会与下方的两个第二掺杂区16A与16D(或16B与16C)在垂直方向上(即垂直X-Y平面的方向上)部分重迭。如此一来,当透过第二接触22,施加一外部电压于所对应的第二掺杂区16时,便可监测到因第一部分与第二掺杂区16A与16D(或16B与16C)的部分重迭而诱发的漏电流路径。
再者,应用上也可将第二掺杂区16A、16B、16C、16D偏移,同样也可产生部分重迭的情形,运用其测试漏电流路径。同理,可将图2中的第一导电性替换成P型,则第二导电性为N型,其应用与测试方法皆和上述相同,此外,此时第一阱10与第二阱12可同在底材的一N型阱中。
因此,本发明提供一种测试结构,用以测试多方向的漏电流路径。具有一第一导电性的一第一阱位于一底材中。具有第一导电性的一第一掺杂区位于第一阱中,其掺杂浓度高于第一阱。一第一接触位于第一掺杂区上,并且接触第一掺杂区,其具有一第一部分平行于第一方向,与一第二部分平行于第二方向。具有一第二导电性的复数个第二掺杂区位于第一阱中,并且隔离于第一掺杂区。其中在第三方向上,每一第二掺杂区同时相邻但隔离于第一部分与第二部分,此第三方向同时垂直于第一方向与第二方向。复数个第二接触位于复数个第二掺杂区上,每一第二接触对应的每一第二掺杂区,并且隔离但同时相邻于第一部分及第二部分。
应当理解,本发明的测试结构可被广泛地应用到许多半导体测试中,通过本较佳实施例,本领域的普通技术人员可以清楚地推知本较佳实施例中的许多结构可以改变,材料也可替换,这些一般的替换并不脱离本发明的权利要求所界定的的保护范围。
其次,上述实施例中,本发明表示测试结构的正视与剖面图在半导体测试设计中会不依一般比例作局部放大以利说明,然而不应以此作为有限定的认知。此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
以上所述的实施例仅是为说明本发明的技术思想及特点,其目的在于使本领域的普通技术人员能够了解本发明的内容并据以实施,但不能以此来限定本发明的专利范围,即依本发明所揭示的技术特征所作的等同变化或修饰,仍应涵盖在本发明的专利保护范围之内。
Claims (15)
1.一种测试结构,用以测试多方向的漏电流路径,其中多方向包含一第一方向与一第二方向,该第一方向不同于该第二方向,其特征在于,该测试结构包含:
一第一阱位于一底材中,该第一阱具有一第一导电性;
一第一掺杂区位于该第一阱中,该第一掺杂区具有该第一导电性,并且该第一掺杂区的掺杂浓度高于该第一阱;
一第一接触位于该第一掺杂区上,并且接触该第一掺杂区,该第一接触具有一第一部份平行于该第一方向,与一第二部分平行于该第二方向;
复数个第二掺杂区位于该第一阱中,并且隔离于该第一掺杂区,其中在一第三方向上,每一该第二掺杂区同时相邻但隔离于该第一部分与该第二部分,该第三方向同时垂直于该第一方向与该第二方向,及该复数个第二掺杂区具有一第二导电性,该第二导电性不同于该第一导电性;及
复数个第二接触位于该复数个第二掺杂区上,并且每一该第二接触对应于每一该第二掺杂区,每一该第二接触隔离但同时相邻于该第一部分及该第二部分。
2.如权利要求1所述的测试结构,其特征在于,还包含一拾起区位于该第一阱外的该底材中,并可连接至一外部电压,该拾起区具有该第二导电性。
3.如权利要求2所述的测试结构,其特征在于,还包含一第二阱在该底材中,接触该第一阱,并包含该拾起区,该第二阱具有该第二导电性,其中该第二阱的掺杂浓度低于该第二掺杂区与该拾起区。
4.如权利要求1所述的测试结构,其特征在于,当该第一接触与部分该复数个第二掺杂区朝该第一方向形成相对偏移位置时,在该第三方向上,该第二部分与部分该复数个第二掺杂区形成部分重迭情形,可用以测试漏电流路径。
5.如权利要求1所述的测试结构,其特征在于,当该第一接触与部分该复数个第二掺杂区朝该第二方向上形成相对偏移位置时,在该第三方向上,该第一部分与部分该复数个第二掺杂区形成部分重迭情形,可用以测试漏电流路径。
6.一种测试结构,用以测试多方向的漏电流路径,该测试结构包含:
一第一阱位于一底材中,该第一阱具有一第一导电性;
一第一掺杂区位于该第一阱中,该第一掺杂区具有该第一导电性,并且该第一掺杂区的掺杂浓度高于该第一阱;
一第一接触位于该第一掺杂区上,并且接触该第一掺杂区,该第一接触具有一第一部分平行于一第一方向,与一第二部分平行于一第二方向,该第一方向不同于该第二方向;
复数个第二掺杂区位于该第一阱中,并且隔离于该第一掺杂区,其中在一第三方向上,每一该第二掺杂区同时相邻但隔离于该第一部分与该第二部分,该第三方向同时垂直于该第一方向与该第二方向,及该复数个第二掺杂区具有一第二导电性,该第二导电性不同于该第一导电性;及
复数个第二接触位于该复数个第二掺杂区上,并且每一该第二接触对应于每一该第二掺杂区,每一该第二接触隔离但同时相邻于该第一部分及该第二部分。
7.如权利要求6所述的测试结构,其特征在于,还包含一拾起区位于该第一阱外的该底材中,并可连接至一外部电压,该拾起区具有该第二导电性。
8.如权利要求7所述的测试结构,其特征在于,还包含一第二阱在该底材中,接触该第一阱,并包含该拾起区,该第二阱具有该第二导电性,其中该第二阱的掺杂浓度低于该第二掺杂区与该拾起区。
9.一种测试结构,用以测试漏电流路径,该测试结构包含:
一第一接触位于一底材上,该第一接触具有一第一部分平行于一第一方向,与一第二部分平行于一第二方向,该第一方向不同于该第二方向;
复数个第二接触位于该底材上,每一该第二接触隔离于该第一接触,但同时相邻于该第一部分及该第二部分;
一第一阱位于该底材中,并位于该第一接触与该复数个第二接触的下方,该第一阱具有一第一导电性;
一第一掺杂区位于该第一阱中,并且接触该第一接触,该第一掺杂区具有该第一导电性,并且该第一掺杂区的掺杂浓度高于该第一阱;及
复数个第二掺杂区位于该第一阱中,并且隔离于该第一掺杂区,每一该第二掺杂区接触每一该第二接触,该复数个第二掺杂区具有一第二导电性,该第二导电性不同于该第一导电性;
其中,任一该第二掺杂区在一第三方向上同时相邻但隔离于该第一部分及该第二部分,该第三方向垂直于该第一方向与该第二方向。
10.如权利要求9所述的测试结构,其特征在于,还包含一第三掺杂区位于该第一阱外的该底材中,并可连接至一外部电压,该第三掺杂区具有该第二导电性。
11.如权利要求10所述的测试结构,其特征在于,还包含一第二阱在该底材中,接触该第一阱,并包含该第三掺杂区,该第二阱具有该第二导电性,其中该第二阱的掺杂浓度低于该第二掺杂区与该第三掺杂区。
12.如权利要求9所述的测试结构,其特征在于,当该第一接触与部分该复数个第二掺杂区朝该第一方向形成相对偏移位置时,在该第三方向上,该第二部分与部分该复数个第二掺杂区形成部分重迭情形,可用以测试漏电流路径。
13.如权利要求12所述的测试结构,其特征在于,所述形成部分重迭情形的部分该复数个第二掺杂区至少包含位于平行该第二方向上的两个该第二掺杂区。
14.如权利要求9所述的测试结构,其特征在于,当该第一接触与部分该复数个第二掺杂区朝该第二方向形成相对偏移位置时,在该第三方向上,该第一部分与部分该复数个第二掺杂区形成部分重迭情形,可用以测试漏电流路径。
15.如权利要求14所述的测试结构,其特征在于,所述形成部分重迭情形的部分该复数个第二掺杂区至少包含位于平行该第一方向上的两个该第二掺杂区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB03128826XA CN100387996C (zh) | 2003-05-23 | 2003-05-23 | 多方向漏电流路径的测试结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB03128826XA CN100387996C (zh) | 2003-05-23 | 2003-05-23 | 多方向漏电流路径的测试结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1548969A CN1548969A (zh) | 2004-11-24 |
CN100387996C true CN100387996C (zh) | 2008-05-14 |
Family
ID=34322262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB03128826XA Expired - Fee Related CN100387996C (zh) | 2003-05-23 | 2003-05-23 | 多方向漏电流路径的测试结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100387996C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102142383B (zh) * | 2010-02-03 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 阱区位置检测方法 |
CN113257790B (zh) * | 2021-06-30 | 2021-10-12 | 广州粤芯半导体技术有限公司 | 漏电测试结构及漏电测试方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1143832A (zh) * | 1995-06-30 | 1997-02-26 | 现代电子产业株式会社 | 测量半导体器件结区漏电流的方法 |
CN1150250A (zh) * | 1995-11-14 | 1997-05-21 | 中国科学院空间科学与应用研究中心 | 自动控制式泄漏电流测试仪 |
US6043102A (en) * | 1997-09-05 | 2000-03-28 | Advanced Micro Devices, Inc. | Assessing plasma induced gate dielectric degradation with stress induced leakage current measurements |
US6249138B1 (en) * | 1999-11-23 | 2001-06-19 | United Microelectronics Corp. | Method for testing leakage current caused self-aligned silicide |
US20020118035A1 (en) * | 2000-02-01 | 2002-08-29 | Winbond Electronics Corporation (Taiwan) | Testing method for buried strap and deep trench leakage current |
JP2003133383A (ja) * | 2001-08-17 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 絶縁膜の評価方法、その評価装置及びその評価装置の製造方法 |
-
2003
- 2003-05-23 CN CNB03128826XA patent/CN100387996C/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1143832A (zh) * | 1995-06-30 | 1997-02-26 | 现代电子产业株式会社 | 测量半导体器件结区漏电流的方法 |
CN1150250A (zh) * | 1995-11-14 | 1997-05-21 | 中国科学院空间科学与应用研究中心 | 自动控制式泄漏电流测试仪 |
US6043102A (en) * | 1997-09-05 | 2000-03-28 | Advanced Micro Devices, Inc. | Assessing plasma induced gate dielectric degradation with stress induced leakage current measurements |
US6249138B1 (en) * | 1999-11-23 | 2001-06-19 | United Microelectronics Corp. | Method for testing leakage current caused self-aligned silicide |
US20020118035A1 (en) * | 2000-02-01 | 2002-08-29 | Winbond Electronics Corporation (Taiwan) | Testing method for buried strap and deep trench leakage current |
JP2003133383A (ja) * | 2001-08-17 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 絶縁膜の評価方法、その評価装置及びその評価装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1548969A (zh) | 2004-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Donovan et al. | Early detection of electrical defects in deep trench capacitors using voltage contrast inspection | |
CN101197348B (zh) | 多用途多晶硅边缘测试结构 | |
JP2006201041A (ja) | 加速度センサ | |
CN102097433A (zh) | 一种沟槽金属氧化物半导体场效应管及其制造方法 | |
JP3964679B2 (ja) | ホール素子 | |
CN100387996C (zh) | 多方向漏电流路径的测试结构 | |
CN207637805U (zh) | 竖直沟道半导体器件 | |
CN209045528U (zh) | 集成电路 | |
CN104701327A (zh) | 阵列基板、阵列基板的制造方法和显示装置 | |
KR20070094453A (ko) | 피에조 저항 소자 및 그 제조 방법 | |
KR20160063262A (ko) | 종형 홀 소자 | |
CN102779810B (zh) | 金属氧化物半导体测试结构及其形成方法 | |
JP6865787B2 (ja) | 半導体歪検出素子及びmemsアクチュエータデバイス | |
CN100375257C (zh) | 用以厘清漏电流发生原因的半导体测试结构 | |
CN103178134A (zh) | 用于光信号的相位敏感检测的光电池器件 | |
CN108037131B (zh) | 一种对插塞缺陷进行检测的方法 | |
US7332741B2 (en) | Multidirectional leakage path test structure | |
CN111341834B (zh) | 一种测试结构及半导体器件 | |
CN114639660A (zh) | 电迁移测试结构、半导体结构及三维存储器 | |
KR100744234B1 (ko) | 반도체소자의 웰 접합간 누설 측정 방법 | |
KR19980056119A (ko) | 반도체 장치의 teg 패턴의 검사방법 | |
JP7290846B2 (ja) | 半導体装置 | |
KR100681673B1 (ko) | 불순물층에 의해 이동된 에피택시층 측정 방법 | |
TWI226093B (en) | Testing structure of multi-direction leakage current path | |
JP4364401B2 (ja) | コンタクトの合わせズレ量測定パターン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080514 |