JP3964679B2 - ホール素子 - Google Patents

Description

【０００１】
【発明の属する分野】
本発明はホール素子に関し、特に、オフセット補償を有するホール素子に関する。
【０００２】
【従来の技術と課題】
ホール素子はホール効果を利用し、例えば磁界の測定のために使用される。ホール効果は、磁界効果の結果としての電流密度ベクトルｊと垂直な方向への電界の発生として理解されている。この垂直な電界Ｅは以下の式によって計算される。
【０００３】
Ｅ＝−Ｒ（ｊ×Ｂ）
この式で、Ｒはホール係数である。不純物半導体にとって、ホール係数は、その半導体の正孔の移動度と電子の移動度との差に比例する。
【０００４】
基板やセンサ領域として又は単にホール素子の領域として使用され得る充分高いホール係数を有する材料は、例えば、固有伝導ＩｎＳｂ、Ｉｎ（ＡｓＰ）、ＩｎＡｓ又はシリコン上に軽くｐ型又はｎ型にドープされた領域である。この領域を通して動作電流を流すために、二つの接続部が使用される。
【０００５】
これとは対照的に、他の二つの接続部が、ホール素子に働く磁界による移動電荷キャリアの片寄りを引き起こすローレンツ力により発生するホール電圧を取り出すために使われる。短時間の後に、動作電流と垂直な方向で、動作電流の電荷キャリアに働くローレンツ力を補償するような強度を有する電界が、ホール素子内に形成される。
【０００６】
ホール効果又はホール素子は、その大きさや符号に応じて磁界を測定するだけでなく、例えば磁界と比較電流等の二つの電気量の乗算、又は無接点型信号生成器のために使用することも可能である。さらなる可能性は、導電体トラックの近傍にホール素子を配置し、この導電体トラックを流れる電流により生成される磁界を検知することによって、この導電体の電流を非接触の方法で測定することにある。
【０００７】
図５は平面的なホール素子１００を示す。このホール素子１００は、充分に高いホール係数を有する材料からなる領域１００を有する。本明細書において、０ではないホール係数を有するホール素子の領域は、より大きなホール素子に応用できるホール基板自身であってもよいが、一方、このような領域は、また、ＩＣ基板、例えばウェルに公知の方法で埋設された、又は相当するホール係数を得るために特定の技術工程により変更を加えられた集積回路の一部分又は一領域であってもよいということを指摘しておく。
【０００８】
図５に示された領域は十字形であり、このため、図５のホール素子はまたいわゆるスピニング電流動作にも適しているという利点がある。つまり、動作電流Ｉは接続部Ｋ１，Ｋ３を介して領域１００を貫流することができる一方、また異なる動作モードでは、動作電流Ｉは接続部Ｋ２，Ｋ４を介して領域１００を貫流することができ、もちろん、このとき、端子Ａ１，Ａ３で取り出し得るホール電圧が接続部Ｋ１，Ｋ３に存在する。しかし、以下のことを考慮して、また全体的本質に抑制を加えることなく、動作電流Ｉが端子Ａ１，Ａ３を介して印加される、つまり接続部Ｋ１，Ｋ３を介してこの領域に送られ、また、そこから除去され、一方、ホール電圧が接続部Ｋ２，Ｋ４の間の電位差によって与えられる、つまり端子Ａ２，Ａ４で取り出され得ることが利便性の理由であろう。
【０００９】
０ではないホール係数を有する領域１００及びこの領域１００と接触している接続部Ｋ１，Ｋ２，Ｋ３，Ｋ４の他に、ホール素子はもちろん、接続部Ｋ１〜Ｋ４を端子Ａ１〜Ａ４にそれぞれ電気的に接続するためのリード線１１０，１２０，１３０，１４０もまた必要である。図５に示されているような周知のホール素子の場合、リード線１１０〜１４０は実用上の状況に応じて設計されている。実用上の状況とは、特に、例えば全ての端子Ａ１〜Ａ４が、スピニング電流動作のための中央スイッチユニットに接続されるためには、全ての端子Ａ１〜Ａ４が互いに近接して配置されるべきであるという必要性が生じることにある。その場合、図５に示すように、少なくとも一つのリード線、つまりリード線１３０をホール領域１００をとり囲むようにすることが必要である。換言すれば、リード線１３０は、電流Ｉの方向に相当する第１部分１３０ａ、それとは直交する第２部分１３０ｂ、電流Ｉと平行ではあるが、動作電流Ｉとは反対方向に電流が流れる部分１３０ｃを有している。
【００１０】
既に指摘したように、ホール素子はホール領域に働く外部磁界を測定するためのものである。しかしこのような磁界測定を実行するためには、ローレンツ力がともかく移動電荷キャリアに働くように、動作電流がその領域に送られなければならない。もちろん、この動作電流Ｉは、どのような電流でも同じであるが、領域内に局部的ホール電圧を生じさせる磁界をも有している。しかし、この局部的な固有の磁界の効果は、その素子固有の電流の中心軸に関して対称であるので、素子外ではホール電圧は生じない。つまり、接続部Ｋ２，Ｋ４で形成され、端子Ａ２及びＡ４を介して取り出し得るホール電圧は存在しない。しかし、機械的前補償をしたスピニング電流動作の場合のように、動作電流Ｉのホール領域でのこの局部的固有磁界は、ホール素子アレイが使用されている場合、近隣のホール素子にその最大規模で作用する。ホール素子アレイの一つのホール素子の固有磁界は、生成され、近隣の素子を貫く磁界のために、それ自身がオフセット（ずれ）となるような測定信号をそこで発生させる。動作電流によって引き起こされる磁界は、第１には、このように測定されるべき外部磁界に重畳される。このように、近傍にいくつかのセンサが設置されている場合、オフセット問題が常に活性センサ領域の固有磁界によって引き起こされる。センサの固有磁界は、それぞれ他のセンサに対して外部磁界の効果を有しているからである。
【００１１】
図５に示された公知の配置でのさらなる問題点が、どのようなホール素子でも必要である端子リード線１１０〜１４０によって引き起こされる。ホール素子の端子Ａ１〜Ａ４を駆動コントローラに接続するためには、既に指摘したように、通常、電流を運ぶリード線の少なくとも一つ、図５の例ではリード線１３０を領域１００の周囲に回す必要がある。図５に示すような従来の典型例においては、端子Ａ３から接続部Ｋ３までのリード線は異なる方向性を有する部分１３０ａ〜１３０ｃを含み、これは好ましくない。
【００１２】
リード線１３０ａ〜１３０ｃは以下の磁界を生じさせる。リード線１３０ａを通って流れる動作電流によって生じる磁界は、ホール領域の活性部分に流れる電流と対称であり、故に、領域１００には、外部から測定できるホール電圧は生じない。しかし、このことは二つの部分１３０ｂ，１３０ｃにはもはや当てはまらない。これらの導電体に生じる磁界は、その最大規模でその領域に作用し、そしてその領域で測定できる。つまり、それ自身が端子Ａ２とＡ４の間にホール電圧を生成する。素子が動作中であるときは常にこの付加的な磁界が存在するという事実があり、それは外部からみれば、素子が有している固定のオフセットのようである。このシェアを実際の測定値と区別することは、動作電流を変化させることによってのみ可能である。測定値は動作電流に対して直線的に変化し、動作電流による干渉場のために生じるオフセットは、動作電流に対して平方的に変化する。
【００１３】
本発明の目的は、オフセットを減じたホール素子を提供することにある。
【００１４】
【発明の構成、作用及び効果】
前記目的は請求項１又は請求項６に係るホール素子によって達成される。
【００１５】
本発明は、一方ではそれ自身の動作電流のためにオフセットが減じられ、また他方では近傍のホール素子に対する効果が弱い、オフセットを減じたホール素子を提供するには、今までの思考制限、つまりホール素子の動作及びそれが周囲に与える効果をそれぞれ考慮することなく、単に実用上の状況に従ってリード線を設計するという考えから離れなければならないという発見に基づくものである。おそらくこのようなオフセット誤差を計算する方法が、この技術分野で公知のものがいくつかあるが、このような誤差を全く生じさせないことが全体としてより良いことであり、これにより、より信頼性があり、複雑でなく、より安価な素子が提供できる。
【００１６】
動作電流のリード線が単に実用上の外部状況に従って設計されている先行技術とは対照的に、本発明に係るホール素子は、第１又は第３接続部に接続され、実質的にホール領域を水平に取り囲んでいるか、あるいは、その領域の上方又は下方に配置されている導電体構造又はパターンを有している。このような導電体パターンは、このホール素子を流れる電流及び動作電流を戻すための導電体パターンを流れる電流の磁界が、このホール素子外の領域の少なくとも一部分、つまり他のホール素子が配置されているかもしれない部分で互いに相殺し合う一方、同時にそのリード線を流れる電流の磁界はそのホール領域にできる限り対称的に作用するという効果を有している。この結果、この導電体パターンを流れる電流によって生じる磁界はそれ自身この素子にホール電圧を与えることはない。このように、本発明によれば、ホール素子固有の磁界が、簡単な対策により、他のホール素子から少なくとも部分的に遮蔽され、リード線の磁界がそのホール素子自身に少なくとも何らかの対称的な形で作用するという付加的な効果をも達成される。これにより、動作電流はその素子自身にホール電圧を与えるという結果にはならない。
【００１７】
本発明の第１実施形態において、導電体パターンはホール領域上方のシート状のメタライゼーションという形であり、その内部の電流方向が異なる隣接する二つの平らな導電体と同様に、つまりホール領域とメタライゼーション面との間には、理論的には２倍の大きさの磁界がその領域面の接線方向に存在し、その面に垂直な磁界、及びホール領域とメタライゼーション部分の配列より外部の磁界は全て実質的に０であるか又はかなり減じられている。
【００１８】
ホール領域は面に対して垂直な磁界しか検知できないという事実から、素子固有の磁界により生じる素子の電界はかなり減じられる。
【００１９】
このメタライゼーション部分は、ホール領域の上方又は下方のどちらに配置してもよく、またホール領域と同じ形であってもよい。これは高い測定値自由度を与える。あるいは、該領域と同じ形でなくてもよく、測定値自由度は低くなるが、先行技術と比較すると、前述したような顕著な進歩につながる。
【００２０】
本発明のさらなる実施形態においては、リターンのための導電体パターンは、第３接続部付近から分岐し、実質的にホール領域を取り囲むように好ましくは対称的にホール領域を回っている第１部分及び第２部分を有する。ここではまた、ホール領域周囲の磁界の変化が起こり、その結果、ホール領域周囲の磁界がホール領域に対称的になり、ホール電圧を引き起こさない。リターン導電体パターンの外部では、つまり、他のホール素子が配置されているかもしれない部分では、対照的に、かなり減じられた磁界が存在する。この実施形態は、異なるメタライゼーション面を必要としないので、回路技術の面ではより簡単に実現できる。しかし、第２のメタライゼーション面と導電体パターンとを比較すると、測定値自由度が全く完全であるというわけではない。
【００２１】
要するに、本発明における導電体パターンは、実質的にホール領域を水平に囲むか、あるいは、ホール領域の上方又は下方に配置されているという事実のために、ホール領域上のリターンラインの干渉作用と、付近に配置されている他のホール素子に働く固有の磁界の両方を同時に減じる。
【００２２】
【発明の実施の形態】
以下に、本発明の好ましい実施形態を、添付図面を参照しながら説明する。
【００２３】
図１Ａは本発明の第１実施形態に係るホール素子を示す。このホール素子は、図５に示したホール素子と同様に、０ではないホール係数を有する領域１００、４つの接続部Ｋ１，Ｋ２，Ｋ３，Ｋ４、及び各接続部にそれぞれ接続されている４つの端子Ａ１〜Ａ４を含む。図５に示した従来のホール素子とは対照的に、図１Ａのホール素子は、導電体構造又はパターンとしてのメタライゼーション１０を有し、図１Ａに示された実施形態においては、メタライゼーション１０は領域１００の上方に配置されている。しかし、メタライゼーション１０は領域１００の下方に配置されていてもよく、同じ効果を与える。
【００２４】
端子Ａ２及びＡ４から接続部Ｋ２及びＫ４へのリード線は、固定的な動作中、磁界に関して問題なく、非接触法でホール電圧を測定する場合、そこに流れる電流はほとんどないように、通常の方法で選択される。
【００２５】
しかしながら「スピニング電流」に相当する動作形態の場合には、接続部Ｋ２及びＫ４は接続部Ｋ１及びＫ３にも従って設計されなければならない。このことは、ホール領域上方のさらなるメタライゼーション面を意味し、例えば接続部Ｋ４を領域上方の接続部Ｋ３に従って接続部Ｋ２の位置に戻す。
【００２６】
図１Ａに示す本発明の実施形態において、導電体パターン１０の形は、接続部Ｋ１，Ｋ２，Ｋ４が被覆されていないことを除いて、実質的に領域１００の形と同じであり、端子Ａ１，Ａ２，Ａ４からのリード線はここでは問題なく終焉している。しかし、適切な技術が用いられた場合、導電体パターンは領域１００を完全に跨いでもよいし、あるいは領域１００よりも大きくてもよい。しかし、導電体パターン１０が領域１００の対称軸に関して対称であれば、最善の補償効果が達成できる。
【００２７】
図１Ｂは、より少ない表面積の導電体パターンを示している。図１Ｂでは、帯状パターン１０’のみであり、図１Ａの導電体パターン１０の場合のような完全なオフセット補償はできないが、従来技術と比べるとかなりの進歩が既にある。導電体パターン１０’が領域１００の対称軸に関して対称に配置されている場合、再び最良のオフセット低下という結果が達成される。十字形の領域を示している図１Ａ、図１Ｂの場合のように、領域１００が二つの対称軸を有している場合、導電体パターンは動作電流Ｉが領域１００を流れる方向に沿った対称軸に関して対称であるべきである。
【００２８】
図２は、図１Ａ及び図１Ｂに示されたホール素子の縦断面図を示している。動作電流は、端子Ａ１と端子Ａ１から接続部Ｋ１へのリード線を介して領域１００に導入され、矢印Ｉに沿って接続部Ｋ３へ流れる。そして上に向かって短い距離を流れ、その方向を逆転し、領域１００を動作電流Ｉとは反対の方向に端子Ａ３に向かって戻る。
【００２９】
領域外部の電流路に関しては、近辺のホール素子に対する効果を弱めるためには、動作電流の導入及び導出は互いに重なり合う異なる二平面で行われることを指摘しておく。図２に概略的に示されているように、これは二つのメタライゼーション面ＭＥ１，ＭＥ２による多くの製造技術の場合に可能である。また別の方法として、二つの導電体の磁界がこれらの導電体の間の領域以外ではかなり減退されるという効果を得るために、リード線が互いに直に隣接するように延在されていてもよいし、または互いに絡み合っていてもよい。領域１００とメタライゼーション構造１０の間の空間に関しては、典型的には使用される技術により前もって決定されるであろう何らかの誘電体１２を使用してもよい。
【００３０】
一方では領域１００でのまた他方では導電体パターン１０での非平行的な電流伝導のために、比較的強い磁界が誘電体１２に生じるが、導電体パターン外部、つまり導電体パターン１０の上方や領域１００の下方では、二つの磁界が互いに相殺し合うので、かなり減退された磁界が存在するという効果が生じる。しかし、誘電体１２に存在する非常に強い磁界は、しかし、その方向（表面に対して接線方向）のために、ホール電圧としての効果は有しない。従って、接続部Ｋ２とＫ４の間にはホール電圧は全く生じない。導電体パターン１０の完全な対称特性は確かに望ましいものであるが、これは常に実現できるとは限らない。しかし、その場合、補償効果は急には減少せず、かなりの部分の磁界の相殺が外部領域で行われるので、外的条件によるある程度の非対称性が受け入れられるようにゆっくりである。
【００３１】
導電体パターン１０は領域１００の下方に配置されていてもよく、それにより達成される効果は、リターン電流がこの領域の上方を通過する、つまり導電体パターン１０が領域１００の上方に配置されている場合と実質的に同じものであることは、明白である。
【００３２】
以下に、図３を参照して、本発明に係る他のホール素子を説明する。このホール素子は二つのメタライゼーション面を有し、図１Ａ、図１Ｂ、図２では接続部Ｋ１，Ｋ３のためのリターンラインが示されているが、このホール素子では接続部Ｋ２，Ｋ４のためにもリターンラインが他のメタライゼーション面上で同様に実現されている。このような素子は単に２ヶ所に端子部３０，３２を有するのみであり、これらの端子部は、動作電流の導入部及び導出部（端子Ａ１，Ａ３の代わりの端子部３０）、又はホール電圧取出し部（端子Ａ２，Ａ４の代わりの端子部３２）として使用される。図３中、領域１００は正方形である。さらに、図３中左上から右下への斜線部で示されている第１メタライゼーション面、及び図３中左下から右上への斜線部で示されている第２メタライゼーション面を有している。二つの接続部Ｋ１，Ｋ２はホール領域１００と第１メタライゼーション面、つまり左上から右下への斜線で示されているメタライゼーション面との間の接続を確立し、接続部Ｋ３，Ｋ４は領域１００と第２メタライゼーション面、つまり左下から右上への斜線でしめされているメタライゼーション面との間の接続を確立する。図３の中心部分及び端子部３０，３２に見られるひし形状の斜線部は、両方のメタライゼーション面、つまり第１メタライゼーション面及び第２メタライゼーション面が、もちろん互いに絶縁されてはいるが互いに重なり合って配設されていることを概略的に示すものである。
【００３３】
動作電流は、それが領域１００に供給された部分から第１メタライゼーション面を介して接続部Ｋ１に送られる。そして、動作電流は接続部Ｋ３に流れ、接続部Ｋ３を介して第２メタライゼーション面に達する。これは、動作電流を第２メタライゼーション面を通じて端子部３０に戻すためであり、端子部３０では今や端子Ａ３は上方のメタライゼーション面に含まれている。図３から明らかなように、接続部Ｋ１の周囲の第１メタライゼーション面は、領域１００の他の部分を覆うように配置されている第１メタライゼーション面から隔絶されており、また、接続部Ｋ３の部分には、第１メタライゼーション面は与えられていない。これにより、第１メタライゼーション面と第２メタライゼーション面の間の短絡が防止できる。
【００３４】
端子Ａ２は第２メタライゼーション面を介して接続部Ｋ４に接続され、接続部Ｋ４を介して領域１００に接続されている。このホール素子はさらに、接続部Ｋ２を介して第１メタライゼーション面に接続され、その結果、ホール電圧が第１及び第２メタライゼーション面に端子Ａ４，Ａ２を介して取り出される。図３より明らかなように、接続部Ｋ４の部分の第２メタライゼーション面は、領域１００上方のシート状の第２メタライゼーション面から隔絶されており、さらに、第１及び第２メタライゼーション面は、接続部分３０と同様に、接続部分３２の接続部Ｋ４において互いに電気的に絶縁されており、そこでの短絡を防止する。さらに、接続部Ｋ２は第２メタライゼーション面には接続されておらず、つまり、第２メタライゼーション面は接続部Ｋ２の部分までは延在しておらず、この部分での短絡をも防止する。
【００３５】
図３に示されている実施形態は、単に二つの端子部分が存在するのみであるという利点を有し、また、動作電流の供給は端子Ａ１，Ａ３を介してだけでなく、端子Ａ２，Ａ４を介しても行われ、これはスピニング電流動作が望まれている場合に有利である。
【００３６】
図４は本発明のさらに他の実施形態を示している。この実施形態では、電流を戻すための導電体パターンは領域１００の上方や下方に配置されているのではなく、領域１００を実質的に取り囲むように設計されている。これは、接続部Ｋ３近辺の導電体パターンを二つの導電体部分１０ａ及び１０ｂに分けることによって達成でき、動作電流Ｉの約半分がそれぞれ両方の導電体部分１０ａ，１０ｂを通じて戻ることになる。このように、この導電体パターンのために二つの部分的端子Ａ３ａ，Ａ３ｂが形成される。これらの二つの端子は、図４では別々に描かれているが、外部配線によって再び容易に短絡できる、つまり、互いに接続することができる。図４で示されている実施形態は、ホール素子外部の磁界に対する減退効果に関して、メタライゼーション部分を上方又は下方に有する第１実施形態ほど効率的ではないが、図４の実施形態は二つの異なるメタライゼーション部分を必要としないという利点がある。従って、一つの面のみが利用できる場合には、この選択肢が可能である。導電体パターン１０ａ，１０ｂを通る動作電流のリターンが端子Ａ２，Ａ４で取り出されるホール電圧に影響することをできる限り抑えるためには、導電体１０ａ，１０ｂは同じ長さであるべきである。これにより、導電体１０ａ，１０ｂのオーム抵抗値が同じになるので、動作電流が部分に分けられる。それに加えて、二つの部分１０ａ，１０ｂは領域１００の両側で対称的に戻るのがよいが、正確なリターン路が決定的な重要事項というわけではない。動作電流のリターンが端子Ａ２，Ａ４でのホール電圧に与える影響は、電流がちょうど半分に導電体１０ａと１０ｂに分けられ、また、これらの導電体が、動作電流Ｉが沿って流れる領域の対称軸に関してできる限り対称である場合、最良である。しかし、対称な状態からずれが生じても、迅速な損失補償という結果にはならず、単にゆっくりとオフセットが増加する。これは、応用方法によるが、それでもまだ許容可能であり、リターン路が領域１００の周りを延びていない図５の場合に比べると、かなり減退されたものである。
【図面の簡単な説明】
【図１】 本発明に係るホール素子を示す平面図、Ａは第１実施形態を示し、Ｂは第２実施形態を示す。
【図２】 図１Ａ及び図１Ｂに示したホール素子の断面図。
【図３】 本発明の他の実施形態であるホール素子を示す平面図。
【図４】 本発明のさらに他の実施形態であるホール素子を示す平面図。
【図５】 従来のホール素子を示す平面図。
【符号の説明】
１００…ホール領域
１０，１０’…導電体パターン（メタライゼーション）
Ｋ１〜Ｋ４…接続部

Claims (12)

1. ０ではないホール係数を有する領域（１００）、
   動作電流（Ｉ）を前記領域（１００）に供給するための第１接続部（Ｋ１）、
   前記第１接続部（Ｋ１）によって供給された動作電流（Ｉ）を受け取るための第３接続部（Ｋ３）、
   ホール電圧を取り出すための第２接続部（Ｋ２）及び第４接続部（Ｋ４）、
   互いに接続される二つの導電体部分（１０ａ，１０ｂ）からなり、第１接続部（Ｋ１）又は第３接続部（Ｋ３）のうち同じ接続部に接続され、前記領域（１００）を水平に実質的に取り囲む導電体パターンを含むホール素子であって、
   前記領域（１００）に関する第１接続部（Ｋ１）又は第３接続部（Ｋ３）の位置は領域（１００）内での動作電流（Ｉ）の方向を決定するものであり、
   前記二つの導電体部分（１０ａ，１０ｂ）は前記領域（１００）の互いに対向する側にそれぞれ位置し、前記領域（１００）の周辺を前記二つの導電体部分（１０ａ，１０ｂ）が接続されている接続部に向かって延び、その結果、前記二つの導電体部分（１０ａ，１０ｂ）が接続されている接続部を通る動作電流（Ｉ）は、前記二つの導電体部分（１０ａ，１０ｂ）を通る二つの動作電流に分けられていること、
   を特徴とするホール素子。
2. 請求項１記載のホール素子であり、二つの導電体部分（１０ａ，１０ｂ）は同じ長さである。
3. 請求項１又は請求項２記載のホール素子であり、前記領域（１００）は対称軸に関して対称的であり、前記第１及び第３接続部（Ｋ１，Ｋ３）は該対称軸上に位置し、前記導電体部分（１０ａ，１０ｂ）は該対称軸に関して互いに対称である。
4. 請求項１、請求項２又は請求項３記載のホール素子であり、前記導電体部分（１０ａ，１０ｂ）は実質的に前記領域（１００）の外形に沿っている。
5. 請求項１、請求項２、請求項３又は請求項４記載のホール素子であり、前記領域（１００）は長方形、正方形又は十字形である。
6. ０ではないホール係数を有する領域（１００）、
   動作電流（Ｉ）を前記領域（１００）に供給するための第１接続部（Ｋ１）及び第１接続部（Ｋ１）によって供給された動作電流（Ｉ）を受け取るための第３接続部（Ｋ３）、またはホール電圧を取り出すための第１接続部（Ｋ１）及び第３接続部（Ｋ３）、
   ホール電圧を取り出すための第２接続部（Ｋ２）及び第４接続部（Ｋ４）、または動作電流（Ｉ）を前記領域（１００）に供給するための第２接続部（Ｋ２）及び第２接続部（Ｋ２）によって供給された動作電流（Ｉ）を受け取るための第４接続部（Ｋ４）、
   前記領域（１００）の上方又は下方に配置されているか、あるいは、一方が前記領域（１００）の上方に、他方が前記領域（１００）の下方に位置するように前記領域（１００）に関して配置されている二つの導電部分（ＭＥ１，ＭＥ２）、
   を含むホール素子であって、
   前記第１導電部分（ＭＥ１）の一部によって形成される第１接続領域は前記第１接続部（Ｋ１）を介して前記領域（１００）に電気的に導電状態で接続され、該第１接続部（Ｋ１）は前記領域（１００）上に存在する第１導電部分（ＭＥ１）の第１接続領域以外の部分から電気的に絶縁されており、
   前記第２導電部分（ＭＥ２）の一部によって形成される第３接続領域は前記第３接続部（Ｋ３）を介して前記領域（１００）に電気的に導電状態で接続され、該第３接続領域の近辺には第１導電部分（ＭＥ１）は存在せず、そのため第１接続部（Ｋ１）は前記領域（１００）を除いて第３接続部（Ｋ３）から電気的に絶縁されており、
   前記第１導電部分（ＭＥ１）の一部によって形成される第２接続領域は前記第２接続部（Ｋ２）を介して前記領域（１００）に電気的に導電状態で接続され、該第２接続領域の近辺には第２導電部分（ＭＥ２）は存在せず、そのため第２接続部（Ｋ２）は前記領域（１００）を除いて第４接続部（Ｋ４）から電気的に絶縁されており、
   前記第２導電部分（ＭＥ２）の一部によって形成される第４接続領域は前記第４接続部（Ｋ４）を介して前記領域（１００）に電気的に導電状態で接続され、該第４接続部（Ｋ４）は前記領域（１００）上に存在する第２導電部分（ＭＥ２）の第４接続領域以外の部分から電気的に絶縁されていること、
   を特徴とするホール素子。
7. 請求項６記載のホール素子であり、誘電体が前記第１導電部分（ＭＥ１）と前記領域（１００）の間に配置されている。
8. 請求項６又は請求項７記載のホール素子であり、誘電体は前記第１導電部分（ＭＥ１）と前記第２導電部分（ＭＥ２）の間に設けられている。
9. 請求項６、請求項７又は請求項８記載のホール素子であり、前記第１導電部分（ＭＥ１）及び前記第２導電部分（ＭＥ２）は金属又は半導体材料から形成されている。
10. 請求項６、請求項７、請求項８又は請求項９記載のホール素子であり、前記第１導電部分（ＭＥ１）及び前記第２導電部分（ＭＥ２）の形状及び範囲は前記領域（１００）の形状及び範囲に対応する。
11. 請求項６、請求項７、請求項８、請求項９又は請求項１０記載のホール素子であり、前記領域（１００）は対称軸を有しており、その上に前記第１接続部（Ｋ１）及び前記第３接続部（Ｋ３）が配置されており、かつ、前記導電部分は対称軸に関して対称に配置されている。
12. 請求項６、請求項７、請求項８、請求項９、請求項１０又は請求項１１記載のホール素子であり、
    前記第１接続部（Ｋ１）が第１電極（Ａ１）に接続され、
    前記第２接続部（Ｋ２）が第４電極（Ａ４）に接続され、
    前記第３接続部（Ｋ３）が第３電極（Ａ３）に接続され、
    前記第４接続部（Ｋ４）が第２電極（Ａ２）に接続され、
    前記第１電極（Ａ１）及び前記第３電極（Ａ３）は互いに絶縁されて重なり合って配置され、
    前記第２電極（Ａ２）及び前記第４電極（Ａ４）は互いに絶縁されて重なり合って配置されている。

Images