KR20160063262A

KR20160063262A - 종형 홀 소자

Info

Publication number: KR20160063262A
Application number: KR1020150164776A
Authority: KR
Inventors: 사토시 스즈키; 미카 에비하라; 다카아키 히오카
Original assignee: 에스아이아이 세미컨덕터 가부시키가이샤
Priority date: 2014-11-26
Filing date: 2015-11-24
Publication date: 2016-06-03
Also published as: JP6695116B2; TWI668886B; JP2016111333A; TW201631813A

Abstract

[과제] 칩 면적을 증대시키는 일 없이 고감도의 종형 홀 소자를 제공한다.
[해결 수단] 종형 홀 소자에 있어서, 전압 출력단과 제 1 전류 공급단 사이에 내부가 절연막으로 충전된 트렌치를 형성한다. 이로써, 전압 출력단으로의 전류 유입을 억제함으로써, 수직인 전류 성분의 비율을 증가시켜, 그 결과 감도를 높이는 것이 가능해진다.

Description

종형 홀 소자{VERTICAL HALL ELEMENT}

본 발명은, 반도체 홀 소자에 관한 것이다. 특히, 기판의 표면에 대해 수직인 성분을 함유하는 전류가, 동 반도체 기판 내의 자기 감수부에 공급됨과 함께, 그 전류에 대해 발생하는 홀 전압을 통하여, 반도체 기판의 표면에 수평한 자계 성분을 검출하는 종형 홀 소자에 관한 것이다.

홀 소자의 자기 검출 원리에 대해 도 4 를 참조하여 설명한다.

도 4 에 있는 바와 같은 길이 (L), 폭 (W), 두께 (d) 의 직방체의 반도체 홀 소자 (홀 플레이트) 에 대해, 전류를 L 방향으로 흘리고, 이 흐르는 전류에 대해 수직인 방향, 요컨대 d 방향으로 자계를 인가하면, 전류로서 흐르는 전자 혹은 정공인 캐리어는 로렌츠력에 의해, 인가 자계 및 캐리어의 진행 방향의 쌍방에 수직인 방향으로 굽혀진다. 그것에 의해 W 방향의 일단에 있어서는 캐리어가 축적·증가하고, 타단에서는 캐리어의 감소가 발생한다. 따라서 상기 전류와 자계의 쌍방에 대해 수직인 W 방향의 일단에 전하가 모이고, 동 방향으로 전계가 발생한다. 이 전계에 의해 발생하는 전압을 홀 전압으로 부른다.

또, 자기 감수부에 전류 (I) 를 흘리기 위한 전원의 인가 전압을 Vin, 홀 소자에 인가되는 자속밀도를 B, 홀 소자의 표면에 세운 법선과 인가 자장이 이루는 각을 θ 로 했을 때, 발생하는 홀 전압 (VH) 은,

VH ＝ (RHIB/d)cosθ, RH ＝ 1/(qn)

또는,

VH ＝ μ(W/L)VinBcosθ

로 나타낸다. 여기서 RH 는 홀 계수, q 는 캐리어의 전하, n 은 캐리어 농도, μ 는 캐리어의 드리프트 이동도이다. 그리고, 인가되는 자속밀도에 대한 홀 전압의 비는 감도로 불린다. 상기 식으로부터, 단위 홀 전류당 감도 (이른바 적감도 (績感度)) 를 높이기 위해서는, 홀 플레이트의 d 를 작게 하거나 캐리어 농도를 작게 하거나 하는 것이 유효한 것을 알 수 있다. 또, 단위 Vin 당의 감도를 높이고자 하면, W/L 을 크게 하거나 이동도를 높이거나 하는 것이 유효하다.

여기서, 이와 같은 직방체의 홀 소자의 전위 분포를 보면, 비특허문헌 1 에 있는 바와 같이, 홀 효과에 의해 전하가 자기 감수부의 W 방향단에 모임으로써, 등전위면이 전류 공급단에 평행한 방향으로부터 만곡된다. 만곡의 정도는 전류 공급단으로부터 떨어진 지점에서 커지므로, 자기 감수부의 L 방향 중앙 부근에서 전압 출력을 취하면, 최대 홀 전압이 얻어지는 것을 알 수 있다.

일반적인 홀 소자로는, 예를 들어 비특허문헌 2 에 기재되어 있는 홀 소자, 이른바 횡형 홀 소자가 알려져 있다. 이 횡형 홀 소자는, 기판 표면에 대해 수직인 자계 성분을 검출하는 것이다.

도 5 는 대표적인 횡형 홀 소자를 나타내고 있다. 도 5(a) 는 소자 평면도이고, 도 5(b) 는 도 5(a) 의 L1-L1 사이에 있어서의 단면도이다. 구조는, 예를 들어, P 형의 기판 (103) 위에 자기 감수부가 되는 N 형의 에피택셜층 (104) 혹은 웰 등을 형성하고, 기판 표면의 네 귀퉁이에 고농도 불순물 영역으로 이루어지는 전극 (105) 을 배치하고 있다. 대각선 상에 배치한 1 쌍의 전극 (105) 간에 전류를 흘린다. 이 때 자기 감수부에 있어서 기판 표면에 대해 수평한 방향의 전류가 흐른다. 이 전류에 의해, 기판 표면에 대해 수직인 방향의 자계에 대응한 홀 전압을 발생시켜, 상기 대각선과 직교하는 대각선 상에 배치한 다른 1 쌍의 전극 간에 발생하는 홀 전압을 검출함으로써, 인가된 자계의 강도를 구할 수 있다.

또, 최근, 횡형 홀 소자에 더하여, 기판 표면에 대해 수평한 방향의 자계를 검지하는 종형 홀 소자도 있다. 종형 홀 소자의 경우, 비특허문헌 2 에 기재되어 있는 바와 같이, 기판 표면에 대해 수직인 방향의 성분을 함유하는 전류를 자기 감수부에 흘림으로써, 기판 표면에 대해 수평한 자계를 검출할 수 있다. 종형 홀 소자 및 횡형 홀 소자의 동작 원리에 있어서는, 기판 표면에 대한 전류와 자계의 방향이 각각 상이할 뿐, 홀 전압 발생의 원리는 동일하다.

도 6 에 대표적인 종형 홀 소자의 예를 나타낸다. 도 6(a) 는 소자 평면도이고, 도 6(b) 는 동 평면도에 있어서 선 L1-L1 을 따른 단면도이다. 도 6(c) 는 동 평면도에 있어서 선 L2－L2 를 따른 단면도이다. 제 1 도전형 기판 (103) 상에 기판과는 반대가 되는 제 2 도전형의 에피택셜층 (104) 이 형성된다. 에피택셜층의 바닥부에는 상기 에피택셜층과 동일한 제 2 도전형의 진한 불순물 영역의 매립층 (106) 이 형성된다. 11 ∼ 13, 14 ∼ 15 는 각각 진한 불순물 영역에 의해 형성되는 전류 공급단, 전압 출력단이다. 전류 공급단 (12) 과 전류 공급단 (11, 13) 사이에 전압을 인가하면, 상기 매립층을 통하여 전류 공급단 (12)－전류 공급단 (11, 13) 사이에 전류가 흐르므로, 전류 공급단 (12)－매립층 사이에서 기판 표면에 대해 수직으로 흐르는 전류가 얻어진다. 도 6(a) 와 같이 전류 공급단 (12) 에 대해 전압 출력단 (14, 15) 이 대칭으로 배치되어 있으므로, 상기 전류에 대해 기판 표면에 수평한 성분을 함유하는 자계가 인가되면, 상기 서술한 홀 효과에 의해, 전압 출력단 (14) 과 전압 출력단 (15) 사이에 그 자계에 따른 홀 전압이 발생한다. 따라서 전압 출력단 (14, 15) 사이에서 발생하는 전압을 검출함으로써, 인가된 자계의 기판 표면에 대해 수평한 방향 성분을 구할 수 있다.

여기서, 도 4 와 같은 직방체에서 전류 밀도가 소자 내에서 일정하게 흐른다고 하는 홀 플레이트는 어디까지나 이상적인 것으로, 실제의 횡형 내지 종형 홀 소자에 있어서는 그대로 성립되지는 않는다. 도 6 의 종형 홀 소자의 경우, 중앙의 전류 공급단 (12) 바로 아래에, 기판 표면에 대해 수직인 방향의 전류 밀도가 집중되어 있고, 중앙의 전극으로부터 떨어짐에 따라, 동전류 밀도는 급격하게 감소된다. 이 감소의 정도가 큰 영역, 요컨대 중앙의 전류 공급단 (12) 근방에 있어서, 로렌츠력에 의한 캐리어의 유출입 차도 커져, 전하가 모이기 쉬워지는 것으로 생각된다. 요컨대 이와 같은 영역에서 전압을 검출함으로써 감도가 상승될 것이 기대된다.

일본 공개특허공보 2008-22022호

R.S.Popovic,「HALL EFFECT DEVICES 2nd Edition」, 2003 마에나카 카즈스케, 외 3 명, 「집적화 3 차원 자기 센서」, 전기 학회 논문 잡지 C, 1989년, 제109권, 제7호, pp483-490

그러나, 기판 표면에 대해 수직인 방향의 전류에 의해 기판 표면에 대해 수평한 방향의 자계를 검출하는 종형 홀 소자에 있어서, 홀 전압을 검출하는 전압 출력단으로의 전류 유입은, 기판 표면에 대해 수직인 전류를 얻는 데에 있어서는 손실이며, 감도 저하를 초래한다. 그 때문에, 전압 출력단으로의 전류 유입은 최대한 억제하는 것이 중요하고, 지금까지 전압 출력단을 전류 공급단으로부터 떼어놓는 등의 대응이 이루어져 왔지만, 이 방법은 칩 면적의 증대로 이어진다. 또, Vin 당의 감도 향상을 위하여 W/L 을 증대시키는 것도 칩 면적 증대로 이어진다. 본 발명은, 상기 과제를 감안하여 이루어진 것으로, 칩 면적을 크게 하지 않고 감도를 향상시킨 종형 홀 소자를 제공하는 것을 목적으로 한다.

상기 과제 해결을 위하여, 본 발명에서는 이하의 수단을 사용하였다.

1. 하나의 양태에 있어서는, 반도체 기판과,

상기 반도체 기판 위에 형성된 N 형의 반도체층과,

상기 반도체층의 바닥부에 형성된 N 형의 매립층과,

상기 매립층에 형성된 제 1 전류 공급단과,

상기 제 1 전류 공급단을 중심으로, 상기 제 1 전류 공급단의 양측에 대칭으로 배치되고, 상기 반도체층의 표면으로부터 내부를 향하여 형성된 1 세트의 제 2 전류 공급단과,

상기 1 세트의 제 2 전류 공급단을 연결하는 직선에 수직이 되도록, 상기 제 1 전류 공급단을 중심으로, 상기 제 1 전류 공급단의 양측에 대칭으로 배치되고, 상기 반도체층의 표면으로부터 내부를 향하여 형성된 1 세트의 전압 출력단과,

상기 제 1 전류 공급단과 상기 1 세트의 전압 출력단의 일방 사이, 및` 상기 제 1 전류 공급단과 상기 1 세트의 전압 출력단의 타방 사이의 상기 반도체층에 각각 형성되고, 내부가 절연막으로 충전된 트렌치를 갖는 것을 특징으로 하는 종형 홀 소자로 하였다.

2. 또, 다른 양태에 있어서는, 반도체 기판과,

상기 반도체 기판 위에 형성된 N 형의 반도체층과,

상기 반도체층의 바닥부에 형성된 N 형의 매립층과,

상기 매립층의 상방에 형성된 제 1 전류 공급단과,

상기 제 1 전류 공급단과 상기 1 세트의 전압 출력단의 일방 사이, 및 상기 제 1 전류 공급단과 상기 1 세트의 전압 출력단의 타방 사이의 상기 반도체층에 각각 형성된 필드 절연막을 갖는 것을 특징으로 하는 종형 홀 소자로 하였다.

3. 또한, 다른 양태에 있어서는, 반도체 기판과,

상기 반도체 기판 위에 형성된 N 형의 반도체층과,

상기 반도체층의 바닥부에 형성된 N 형의 매립층과,

상기 매립층의 상방에 형성된 제 1 전류 공급단과,

상기 제 1 전류 공급단과 상기 1 세트의 전압 출력단의 일방 사이, 및 상기 제 1 전류 공급단과 상기 1 세트의 전압 출력단의 타방 사이의 상기 반도체층에 각각 형성된 P 형의 확산층을 갖는 것을 특징으로 하는 종형 홀 소자로 하였다.

상기 수단을 강구함으로써, 본 발명의 종형 홀 소자에서는, 홀 소자 자기 감수부에 있어서 기판 표면에 대해 수직으로 흐르는 전류 성분이 상대적으로 증가하고, 감도가 향상된다.

도 1 은 본 발명의 제 1 실시형태에 관련된 종형 홀 소자를 나타내는 모식도이다. 도 1(a) 는 평면도이다. 도 1(b) 는 도 1(a) 의 L1-L1 선을 따른 단면도이다. 도 1(c) 는 도 1(a) 의 L2－L2 선을 따른 단면도이다.
도 2 는 본 발명의 제 2 실시형태에 관련된 종형 홀 소자를 나타내는 모식도이다. 도 2(a) 는 평면도이다. 도 2(b) 는 도 2(a) 의 L1-L1 선을 따른 단면도이다. 도 2(c) 는 도 2(a) 의 L2－L2 선을 따른 단면도이다.
도 3 은 본 발명의 제 3 실시형태에 관련된 종형 홀 소자를 나타내는 모식도이다. 도 3(a) 는 평면도이다. 도 3(b) 는 도 3(a) 의 L1-L1 선을 따른 단면도이다. 도 3(c) 는 도 3(a) 의 L2－L2 선을 따른 단면도이다.
도 4 는 홀 소자의 개략 구조를 나타내는 도면이다.
도 5 는 종래의 횡형 홀 소자를 나타내는 모식도이다. 도 5(a) 는 개략 구조를 모식적으로 나타내는 평면도이다. 도 5(b) 는 도 5(a) 의 L1-L1 선을 따른 단면도이다.
도 6 은 종래의 종형 홀 소자를 나타내는 모식도이다. 도 6(a) 는 평면도이다. 도 6(b) 는 도 6(a) 의 L1-L1 선을 따른 단면도이다. 도 6(c) 는 도 6(a) 의 L2－L2 선을 따른 단면도이다.
도 7 은 본 발명의 제 1 실시형태에 관련된 종형 홀 소자의 공정순 단면도이다.
도 8 은 본 발명의 제 4 실시형태에 관련된 종형 홀 소자를 나타내는 모식도이다. 도 8(a) 는 평면도이다. 도 8(b) 는 도 8(a) 의 L1-L1 선을 따른 단면도이다. 도 8(c) 는 도 8(a) 의 L2－L2 선을 따른 단면도이다.
도 9 는 본 발명의 제 5 실시형태에 관련된 종형 홀 소자를 나타내는 모식도이다. 도 9(a) 는 평면도이다. 도 9(b) 는 도 9(a) 의 L1-L1 선을 따른 단면도이다. 도 9(c) 는 도 9(a) 의 L2－L2 선을 따른 단면도이다.
도 10 은 본 발명의 제 6 실시형태에 관련된 종형 홀 소자를 나타내는 모식도이다. 도 10(a) 는 평면도이다. 도 10(b) 는 도 10(a) 의 L1-L1 선을 따른 단면도이다. 도 10(c) 는 도 10(a) 의 L2－L2 선을 따른 단면도이다.

이하에서는 도면을 사용하여, 발명을 실시하기 위한 형태를 설명한다.

[실시예 1]

도 1 은 본 발명의 제 1 실시형태에 관련된 종형 홀 소자를 나타내는 모식도이다. 도 1(a) 는 평면도이고, 도 1(b) 는 도 1(a) 의 L1-L1 선을 따른 단면도이고, 도 1(c) 는 도 1(a) 의 L2－L2 선을 따른 단면도이다.

P 형의 반도체 기판 (103) 위에 자기 감수부가 되는 N 형의 반도체층인 에피택셜층 (104) 을 형성한다. P 형 반도체 기판 (103) 과 접하는 바닥면부에는, 에피택셜층의 불순물 농도보다 진한 N 형의 불순물층 (매립층) (106) 을 형성하고 있다. 홀 전류를 공급하는 전류 공급단 (11 ∼ 13) 및 홀 전압을 검출하는 전압 출력단 (14, 15) 은 모두 진한 N 형의 불순물층이고, 에피택셜층 (104) 의 표면으로부터 내부를 향하여 배치되고, 매립층 (106) 은 전류 공급단 (11 ∼ 13) 에 걸쳐 형성되어 있다. 즉, 전류 공급단 (11 ∼ 13) 은 매립층 (106) 의 상방의 에피택셜층 (104) 의 표면으로부터 내부를 향하여 배치되어 있게 된다. 또, 평면 구조에 있어서, 1 세트의 제 2 전류 공급단 (11, 13) 은 제 1 전류 공급단 (12) 을 중심으로 하여 제 1 전류 공급단의 양측에 대칭으로 배치된다. 마찬가지로, 1 세트의 전압 출력단 (14, 15) 은, 1 세트의 제 2 전류 공급단을 연결하는 직선에 수직이 되도록, 제 1 전류 공급단 (12) 을 중심으로 하여 제 1 전류 공급단의 양측에 대칭으로 배치된다. 이 때문에, 도 1(a) 와 같이 전압 출력단 (14, 15) 및 전류 공급단 (11 ∼ 13) 은 십자형을 이루어 배치된다.

십자 중앙의 전류 공급단 (12) 에 전압을 인가함으로써, 전류가 제 1 전류 공급단 (12) 으로부터 매립층 (106) 을 통하여 제 2 전류 공급단 (11, 13) 으로 흐른다. 따라서 이 때 제 1 전류 공급단 (12) 으로부터 매립층 (106) 에 에피택셜층 표면에 대해 수직인 성분을 갖는 전류가 흐른다. 이와 같은 전류가 흐르고 있는 상태에서 자계를 에피택셜층 표면에 대해 수평한 방향, 즉, L1-L1 선을 따른 방향으로 인가하면, 상기 전류가 상기 자계를 검지하고, 상기 전류와 상기 자계 쌍방에 수직인 방향, 요컨대 L2－L2 방향으로 홀 전압을 발생시킨다. 발생한 홀 전압은 전압 출력단 (14, 15) 에 의해 검출된다.

또한, 제 1 전류 공급단 (12) 과 전압 출력단 (14, 15) 사이에 트렌치 (108) 가 배치되고, 트렌치 내부는 절연막으로 충전되어 있다. 전압 출력단으로의 전류 유입은 출력에 기여하는 전류 성분, 요컨대 여기서는 기판 표면에 대해 수직인 전류 성분의 기여를 감소시키게 되어 감도 저하로 이어진다. 그러나 전류 공급단과 전압 출력단 사이에 절연막으로 충전된 트렌치 (108) 를 형성함으로써 이와 같은 전압 출력단으로의 전류 유입을 방지할 수 있다. 예를 들면, 트렌치가 둑의 역할을 하게 된다. 총 전류가 동일하면 기판 표면에 대해 수직인 전류 성분이 증가하므로 감도가 증가한다. 또, 상기 서술한 이유에 의해 종래 전압 출력단을 전류 공급단으로부터 떨어뜨릴 필요가 있었지만, 트렌치 (108) 를 형성함으로써 감도를 비교적 낮추는 일 없이 전류 공급단에 접근시킬 수 있다. 이것은 칩 면적의 축소·비용 감소로도 이어진다.

또, 제 1 전류 공급단 (12) 의 바로 아래에 있어서, 기판 표면에 대해 수직인 전류는 최대가 되고, 동 공급단으로부터 떨어짐에 따라 동 전류 성분은 급격하게 감소된다. 이 감소의 정도가 큰 영역은 제 1 전류 공급단 (12) 의 근방에 존재하고, 동 영역에 있어서 로렌츠력에 의한 캐리어의 유출입 차도 크기 때문에 전하가 축적되기 쉽다. 그 때문에 전압 출력단을 전류 공급단 (12) 에 접근시켜 전하 축적되기 쉬운 영역에 있어서 전압 검출함으로써, 보다 높은 홀 전압을 얻을 수 있고, 감도를 상승시킬 수 있다. 또한, 도 1(c) 에 나타내는 바와 같이 전압 출력단 (14, 15) 의 기판 표면으로부터의 깊이를 제 1 전류 공급단 (12) 의 확산 깊이보다 깊게 하고 있다. 이 깊이를 조정함으로써, 홀 전압이 높아지는 영역에서 자계를 검출할 수 있다. 그리고, 트렌치 (108) 의 깊이는 그 효과를 발휘할 수 있도록 전압 출력단 (14, 15) 의 깊이와 동일하거나 그것보다 깊게 하는 것이 필요하다.

또한, 도 1 에서는 자기 감수부가 되는 N 형의 반도체층으로서 에피택셜층을 이용하고 있는데, 에피택셜층 대신에 웰층을 형성하여 사용해도 상관없다.

도 7 은 제 1 실시형태에 관련된 종형 홀 소자의 공정순 단면도를 나타낸다. 먼저 P 형의 반도체 기판 (103) 상에 P (인), As (비소), 혹은 Sb (안티몬) 를 도프하고, N 형 농도 5 × 10¹⁷/㎤ ∼ 5 × 10¹⁹/㎤ 의 매립층 (106) 을 형성한다 (도 7(a)). 다음으로, 도 7(b) 에 나타내는 바와 같이, 매립층 (106) 을 형성 후, 자기 감수부가 되는 에피택셜층 (104) 을, 농도 1 × 10¹⁴/㎤ ∼ 5 × 10¹⁷/㎤ 가 되도록 P 를 도프하여 형성한다. 매립층 (106) 의 두께는 2 ㎛ ∼ 10 ㎛ 이고, 에피택셜층의 두께는 2 ㎛ ∼ 15 ㎛ 이다. 그리고, 도 7(c) 에 나타내는 바와 같이 에피택셜층 형성 후, 드라이 에칭 등에 의해 트렌치를 형성한다. 트렌치는 에칭 후에 CVD 등으로 산화막 등의 절연막을 매립한다. 그 후 CMP 에 의해 평탄화하는 것이 통상적이다. 그 후, 전류 공급단 (11 ∼ 13), 및 전압 출력단 (14, 15) 이 되는 불순물층 (As 나 P 등) 을 진한 농도로 도프하고, 열처리에 의해 확산시킴으로써 형성한다 (도 7(d)). 전압 출력단 (14, 15) 에 대해서는 추가로 상이한 에너지로 P 등을 도프함으로써 깊이를 조절하여, 최적의 감도를 얻는 것이 가능하다.

[실시예 2]

도 2 는 본 발명의 제 2 실시형태에 관련된 종형 홀 소자를 나타내는 모식도이다. 도 2(a) 는 평면도이고, 도 2(b) 는 도 2(a) 의 L1-L1 선을 따른 단면도이고, 도 2(c) 는 도 2(a) 의 L2－L2 선을 따른 단면도이다.

실시예 1 과 상이한 점은, 전압 출력단과 전류 공급단 사이에 형성되는 트렌치의 형상이다. 그 밖의 구성은 실시예 1 과 동일하다. 도 2(a) 에 있어서는 평면 구조에 있어서 트렌치 (108) 가 전압 출력단 (14, 15) 의 주위를 둘러싸는 형상을 이루고 있다. 이로써, 전압 출력단으로의 전류 유입을 보다 확실하게 억제할 수 있어, 감도 향상을 도모하는 것이 가능하다. 도 2(a) 에서는, 트렌치가 전압 출력단의 주위를 완전하게 둘러싸는 형상으로 하고 있는데, 전압 출력단의 일부를 둘러싸는 양태여도 상관없다. 즉, 트렌치 (108) 를 コ 자형이나 반원호형으로 하여 전압 출력단 (14, 15) 을 부분적으로 둘러싸도록, 전압 출력단 (14, 15) 과 전류 공급단 (12) 사이에 배치하는 것이어도 상관없다.

실시예 1 과 마찬가지로, 도 2(c) 에 나타내는 바와 같이 전압 출력단 (14, 15) 의 기판 표면으로부터의 깊이를 제 1 전류 공급단 (12) 의 확산 깊이보다 깊게 하고 있다. 이 깊이를 조정함으로써, 홀 전압이 높아지는 영역에서 자계를 검출할 수 있다. 그리고, 트렌치 (108) 의 깊이는 그 효과를 발휘할 수 있도록 전압 출력단 (14, 15) 의 깊이와 동일하거나 그 이상으로 하는 것이 필요하다.

또, 본 실시예에 있어서도, 실시예 1 과 마찬가지로, 에피택셜층 대신에 웰층을 형성하여 사용해도 상관없다.

[실시예 3]

도 3 은 본 발명의 제 3 실시형태에 관련된 종형 홀 소자를 나타내는 모식도이다. 도 3(a) 는 평면도이고, 도 3(b) 는 도 3(a) 의 L1-L1 선을 따른 단면도이고, 도 3(c) 는 도 3(a) 의 L2－L2 선을 따른 단면도이다.

본 실시예가 실시예 1 과 상이한 점은, 3 개의 전류 공급단 (11 ∼ 13) 을 각각 분리하도록 배치된 P 형의 진한 불순물 영역으로 이루어지는 확산 분리벽 (107) 을 갖는 것이다. 그 밖의 구성은 실시예 1 과 동일하다. P 형 확산 분리벽 (107) 은 전류 공급단 (11) 및 전류 공급단 (13) 의 주위를 각각 둘러싸고, 또한, 전류 공급단 (12), 전압 출력단 (14 및 15), 그리고 트렌치 (108) 의 주위를 둘러싸도록 배치된다. 그 결과, P 형 불순물이 확산되지 않은 영역인 창을 3 개 갖는 확산 영역으로 되어 있다. P 형 확산 분리벽 (107) 은 깊이 방향으로 그 선단이 매립층 (106) 에 닿을 정도로 깊게 배치한다. P 형 확산 분리벽 (107) 의 존재에 의해 전류 공급단끼리가 전기적으로 구획되고, 보다 확실하게 기판 표면에 대해 수직인 전류 성분을 얻을 수 있어, 감도를 향상시키는 것이 가능해진다. 전류 공급단 (11) 과 전류 공급단 (12) 사이, 및 전류 공급단 (12) 과 전류 공급단 (13) 사이에 흐르는 전류는, 대부분이 기판의 깊이 방향으로 흐른 후 매립층 (106) 을 통하여 흐르게 되어, 홀 전압의 발생에 기여할 수 있다.

또, 이 경우 매립층을 제외한 구조로 해도 상기 전류 성분을 얻는 것이 가능하고, 매립층의 얼라이먼트 어긋남에 의한 오프셋 저감을 기대할 수 있다.

또한, 트렌치의 형상에 대해서는, 본 실시예에 있어서도 도 2 에 나타낸 실시예 2 와 마찬가지로 전압 출력단을 둘러싸는 형상의 트렌치로 하는 것이 가능하며, 유효하기도 하다.

또, 여기서도, 실시예 1 과 마찬가지로, 에피택셜층 대신에 웰층을 형성해도 상관없다.

[실시예 4]

도 8 은 본 발명의 제 4 실시형태에 관련된 종형 홀 소자를 나타내는 모식도이다. 도 8(a) 는 평면도이고, 도 8(b) 는 도 8(a) 의 L1-L1 선을 따른 단면도이고, 도 8(c) 는 도 8(a) 의 L2－L2 선을 따른 단면도이다.

도 8(c) 에 특징적으로 나타내는 바와 같이, 본 실시예가 실시예 1 과 상이한 점은, 실시예 1 에 있어서의 전류 공급단 (12) 과 전압 출력단 (14, 15) 사이의 트렌치 (108) 가, 일반적으로 소자 분리에 사용되는 로코스법에 의한 두꺼운 필드 절연막으로 치환된 것이고, 그 밖의 구성은 실시예 1 과 동일하다.

[실시예 5]

도 9 는 본 발명의 제 5 실시형태에 관련된 종형 홀 소자를 나타내는 모식도이다. 도 9(a) 는 평면도이고, 도 9(b) 는 도 9(a) 의 L1-L1 선을 따른 단면도이고, 도 9(c) 는 도 9(a) 의 L2－L2 선을 따른 단면도이다.

본 실시예가 실시예 1 과 상이한 점은, 전류 공급단 (12) 과 전압 출력단 (14, 15) 사이의 트렌치가 P 형 확산 분리벽 (107) 으로 치환된 것이고, 그 밖의 구성은 실시예 1 과 동일하다. 전류 공급단 (12) 과 전압 출력단 (14, 15) 사이의 확산 분리벽의 깊이는 전압 출력단 (14, 15) 과 동등하거나 혹은 깊을 것이 요망된다.

[실시예 6]

도 10 은 본 발명의 제 6 실시형태에 관련된 종형 홀 소자를 나타내는 모식도이다. 도 10(a) 는 평면도이고, 도 10(b) 는 도 10(a) 의 L1-L1 선을 따른 단면도이고, 도 10(c) 는 도 10(a) 의 L2－L2 선을 따른 단면도이다.

본 실시예가 실시예 1 과 상이한 점은, 제 1 전류 공급단 (12) 의 기판 표면으로부터의 확산 깊이가 전압 출력단 (14, 15) 의 확산 깊이와 비교하여 동등하거나 혹은 깊은 것이다. 그 밖의 구성은 실시예 1 과 동일하다. 전류 공급단 (12) 을 형성하는 확산층의 깊이를 조정함으로써, 최적의 감도를 얻는 것이 가능하다.

11 : 제 2 전류 공급단
12 : 제 1 전류 공급단
13 : 제 2 전류 공급단
14 : 전압 출력단
15 : 전압 출력단
100 : 홀 소자
101 : 전원
102 : 전압계
103 : 기판
104 : 반도체층 (에피택셜층)
106 : 고농도 불순물 영역 (매립층)
107 : 고농도 불순물 영역 (확산 분리벽)
108 : 트렌치
109 : 로코스법에 의한 필드 절연막
110 : 고농도 불순물 영역

Claims

반도체 기판과,
상기 반도체 기판 위에 형성된 N 형의 반도체층과,
상기 반도체층의 바닥부에 형성된 N 형의 매립층과,
상기 매립층의 상방에 형성된 제 1 전류 공급단과,
상기 제 1 전류 공급단을 중심으로, 상기 제 1 전류 공급단의 양측에 대칭으로 배치되고, 상기 반도체층의 표면으로부터 내부를 향하여 형성된 1 세트의 제 2 전류 공급단과,
상기 1 세트의 제 2 전류 공급단을 연결하는 직선에 수직이 되도록, 상기 제 1 전류 공급단을 중심으로, 상기 제 1 전류 공급단의 양측에 대칭으로 배치되고, 상기 반도체층의 표면으로부터 내부를 향하여 형성된 1 세트의 전압 출력단과,
상기 제 1 전류 공급단과 상기 1 세트의 전압 출력단의 일방 사이, 및 상기 제 1 전류 공급단과 상기 1 세트의 전압 출력단의 타방 사이의 상기 반도체층에 각각 형성되고, 내부가 절연막으로 충전된 트렌치를 갖는 것을 특징으로 하는 종형 홀 소자.
제 1 항에 있어서,
상기 트렌치는, 상기 1 세트의 전압 출력단의 각각의 적어도 일부를 둘러싸고 있는 것을 특징으로 하는 종형 홀 소자.
제 1 항에 있어서,
상기 트렌치는, 상기 1 세트의 전압 출력단의 각각의 주위를 전부 둘러싸고 있는 것을 특징으로 하는 종형 홀 소자.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 트렌치의 깊이는, 상기 1 세트의 전압 출력단의 확산 깊이와 동등하거나 혹은 깊은 것을 특징으로 하는 종형 홀 소자.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 1 세트의 전압 출력단의 깊이는, 상기 제 1 전류 공급단의 확산 깊이보다 깊은 것을 특징으로 하는 종형 홀 소자.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 1 세트의 전압 출력단의 깊이는, 상기 제 1 전류 공급단의 확산 깊이와 동등하거나 혹은 얕은 것을 특징으로 하는 종형 홀 소자.
반도체 기판과,
상기 반도체 기판 위에 형성된 N 형의 반도체층과,
상기 반도체층의 바닥부에 형성된 N 형의 매립층과,
상기 매립층의 상방에 형성된 제 1 전류 공급단과,
상기 제 1 전류 공급단을 중심으로, 상기 제 1 전류 공급단의 양측에 대칭으로 배치되고, 상기 반도체층의 표면으로부터 내부를 향하여 형성된 1 세트의 제 2 전류 공급단과,
상기 1 세트의 제 2 전류 공급단을 연결하는 직선에 수직이 되도록, 상기 제 1 전류 공급단을 중심으로, 상기 제 1 전류 공급단의 양측에 대칭으로 배치되고, 상기 반도체층의 표면으로부터 내부를 향하여 형성된 1 세트의 전압 출력단과,
상기 제 1 전류 공급단과 상기 1 세트의 전압 출력단의 일방 사이, 및 상기 제 1 전류 공급단과 상기 1 세트의 전압 출력단의 타방 사이의 상기 반도체층에 각각 형성된 필드 절연막을 갖는 것을 특징으로 하는 종형 홀 소자.
제 7 항에 있어서,
상기 필드 절연막은, 상기 1 세트의 전압 출력단의 각각의 적어도 일부를 둘러싸고 있는 것을 특징으로 하는 종형 홀 소자.
제 7 항에 있어서,
상기 필드 절연막은, 상기 1 세트의 전압 출력단의 각각의 주위를 전부 둘러싸고 있는 것을 특징으로 하는 종형 홀 소자.
제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 필드 절연막의 깊이는, 상기 1 세트의 전압 출력단의 확산 깊이와 동등하거나 혹은 깊은 것을 특징으로 하는 종형 홀 소자.
제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 1 세트의 전압 출력단의 깊이는, 상기 제 1 전류 공급단의 확산 깊이보다 깊은 것을 특징으로 하는 종형 홀 소자.
제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 1 세트의 전압 출력단의 깊이는, 상기 제 1 전류 공급단의 확산 깊이와 동등하거나 혹은 얕은 것을 특징으로 하는 종형 홀 소자.
반도체 기판과,
상기 반도체 기판 위에 형성된 N 형의 반도체층과,
상기 반도체층의 바닥부에 형성된 N 형의 매립층과,
상기 매립층의 상방에 형성된 제 1 전류 공급단과,
상기 제 1 전류 공급단을 중심으로, 상기 제 1 전류 공급단의 양측에 대칭으로 배치되고, 상기 반도체층의 표면으로부터 내부를 향하여 형성된 1 세트의 제 2 전류 공급단과,
상기 1 세트의 제 2 전류 공급단을 연결하는 직선에 수직이 되도록, 상기 제 1 전류 공급단을 중심으로, 상기 제 1 전류 공급단의 양측에 대칭으로 배치되고, 상기 반도체층의 표면으로부터 내부를 향하여 형성된 1 세트의 전압 출력단과,
상기 제 1 전류 공급단과 상기 1 세트의 전압 출력단의 일방 사이, 및 상기 제 1 전류 공급단과 상기 1 세트의 전압 출력단의 타방 사이의 상기 반도체층에 각각 형성된 P 형의 확산층을 갖는 것을 특징으로 하는 종형 홀 소자.
제 13 항에 있어서,
상기 P 형의 확산층은, 상기 1 세트의 전압 출력단의 각각의 적어도 일부를 둘러싸고 있는 것을 특징으로 하는 종형 홀 소자.
제 13 항에 있어서,
상기 P 형의 확산층은, 상기 1 세트의 전압 출력단의 각각의 주위를 전부 둘러싸고 있는 것을 특징으로 하는 종형 홀 소자.
제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
상기 P 형의 확산층의 깊이는, 상기 1 세트의 전압 출력단의 확산 깊이보다 깊은 것을 특징으로 하는 종형 홀 소자.
제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
상기 1 세트의 전압 출력단의 깊이는, 상기 제 1 전류 공급단의 확산 깊이보다 깊은 것을 특징으로 하는 종형 홀 소자.
제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
상기 1 세트의 전압 출력단의 깊이는, 상기 제 1 전류 공급단의 확산 깊이와 동등하거나 혹은 얕은 것을 특징으로 하는 종형 홀 소자.