TWI668886B - 垂直型霍爾元件 - Google Patents

Abstract

提供一種不會增大晶片面積的高感度之垂直型霍爾元件。

於垂直型霍爾元件中，在電壓輸出端與第1電流供給端之間，設置內部被填充有絕緣膜的溝渠。藉此，抑制往電壓輸出端之電流流入，以增加垂直電流成分之比率，其結果為可以提高感度。

Description

垂直型霍爾元件

本發明係有關於半導體霍爾元件。尤其是有關於，含有對基板之表面垂直之成分的電流，被供給至同半導體基板內之磁氣感受部，並且通過對該電流所產生的霍爾電壓，來偵測平行於半導體基板之表面的磁場成分的垂直型霍爾元件。

關於霍爾元件的磁氣偵測原理，參照圖4來說明之。

對於如圖4所示的長度L、寬度W、厚度d的直方體之半導體霍爾元件(霍爾片)，使電流朝L方向通過，若對該通過之電流垂直的方向亦即d方向施加磁場，則以電流方式而流動的電子或電洞也就是載子係會因為勞侖茲力，而朝垂直於施加磁場及載子之進行方向之雙方的方向彎曲。藉此，在W方向之一端載子會累積、增加，在另一端則產生載子的減少。因此在對上記電流與磁場之雙方呈垂直的W方向之一端會累積電荷，在同方向上產生電場。由該電場所產生的電壓，稱為霍爾電壓。

又，令用來在磁氣感受部中通過電流I所需之電源的施加電壓為Vin，令被施加於霍爾元件的磁力線密度為B，令霍爾元件之表面的法線與施加磁場之夾角為θ時，所產生的霍爾電壓VH係為VH=(RHIB/d)cos θ、RH=1/(qn)

或，VH=μ(W/L)VinBcos θ

可表示如上。此處RH係為霍爾係數，q係為載子的電荷，n係為載子濃度，μ係為載子的飄移移動度。然後，霍爾電壓相對於所被施加之磁力線密度的比值，稱為感度。由上式可知，為了提高每單位霍爾電流之感度(所謂的積感度)，縮小霍爾片的d或是縮小載子濃度，是有效的。又，若要提高每單位Vin之感度，則加大W/L或提高移動度是有效的。

此處，若觀看此種直方體之霍爾元件的電位分布，則如非專利文獻1所述，由於霍爾效應而使電荷會往磁氣感受部之W方向端累積，因此等電位面會從平行於電流供給端的方向彎曲。彎曲的程度係離電流供給端越遠就越大，因此可知若在磁氣感受部之L方向中央附近採取電壓輸出，則可獲得最大霍爾電壓。

作為一般的霍爾元件，係有例如非專利文獻2所記載的霍爾元件，也就是所謂的水平型霍爾元件，已為人知。此水平型霍爾元件，係用來偵測對基板表面垂直的磁場成分。

圖5係圖示代表性的水平型霍爾元件。圖5(a)係為元件平面圖，圖5(b)係為圖5(a)之L1-L1間的剖面圖。構造係為，例如，在P型之基板(半導體基板)103之上形成會變成磁氣感受部的N型之磊晶層104或阱等，在基板表面之四角配置由高濃度雜質領域所成之電極105。在配置於對角線上的1對電極105間，通過電流。此時在磁氣感受部中會有對基板表面呈水平之方向的電流流過。藉由該電流，而會產生對基板表面呈垂直之方向的磁場所對應的霍爾電壓，藉由偵測與上記對角線正交之對角線上所配置的另1對電極間所產生的霍爾電壓，就可求出所被施加的磁場之強度。

又，近年來，除了水平型霍爾元件，還有偵測對基板表面水平方向之磁場的垂直型霍爾元件。垂直型霍爾元件的情況下，如非專利文獻2所記載，藉由在磁氣感受部中通過含有對基板表面垂直方向之成分的電流，就可偵測對基板表面水平的磁場。在垂直型霍爾元件及水平型霍爾元件之動作原理中，係只有對基板表面的電流與磁場之方向各自互異，霍爾電壓產生的原理係相同。

圖6中圖示代表性的垂直型霍爾元件之例子。圖6(a)係為元件平面圖，圖6(b)係為同平面圖中沿著線L1-L1的剖面圖。圖6(c)係同平面圖中沿著線L2-L2的剖面圖。在第一導電型之基板103上形成有與基板相反之第二導電型之磊晶層104。在磊晶層之底部係形成有與上記磊晶層相同的第二導電型之濃雜質領域之嵌入層106。11a-13a、14-15係分別為藉由濃雜質領域而被形成的電流供給端、 電壓輸出端。若在電流供給端12a與電流供給端11a、13a之間施加電壓，則隔著上記嵌入層而在電流供給端12a-電流供給端11a、13a間會有電流流過，因此在電流供給端12a-嵌入層間會獲得對基板表面垂直流動的電流。如圖6(a)所示，對電流供給端12a，電壓輸出端14、15係被對稱配置，因此若對上記電流施加含有平行於基板表面之成分的磁場，則藉由前述的霍爾效應，在電壓輸出端14與電壓輸出端15之間會產生相應於該磁場的霍爾電壓。因此藉由偵測在電壓輸出端14、15間所產生的電壓，就可求出所被施加的磁場對基板表面呈水平方向的成分。

此處，如圖4的直方體中電流密度是在元件內呈現均質流動的霍爾片係僅止於理想狀態，實際的水平型乃至垂直型霍爾元件中並不一定就如此成立。圖6的垂直型霍爾元件的情況下，在中央之電流供給端12正下方，對基板表面呈垂直之方向的電流密度會集中，隨著越遠離中央之電極，該電流密度會急遽減少。該減少程度較大的領域，亦即在中央之電流供給端12附近，會因勞侖茲力導致載子之流出入差也較大，被認為容易累積電荷。亦即在如此領域中偵測電壓，預期可以提升感度。

[先前技術文獻] [專利文獻]

[專利文獻1]日本特開2008-22022號公報

[非專利文獻]

[非專利文獻1]R.S.Popovic，「HALL EFFECT DEVICES 2^nd Edition」，2003

[非專利文獻2]前中一介，另3名，「積體化三維磁氣感測器」，電氣學會論文誌C，平成元年，第109卷，第7號，pp483-490

然而，藉由對基板表面呈垂直之方向的電流來偵測對基板表面呈水平之方向的磁場的垂直型霍爾元件中，偵測霍爾電壓的往電壓輸出端的電流流入，係在獲得對基板表面垂直之電流上是一種損失，會導致感度降低。因此，盡可能抑制往電壓輸出端之電流流入是很重要的，目前為止都是使電壓輸出端遠離電流供給端等來做對應，但此方法係會導致晶片面積增大。又，為了每Vin之感度提升而增大W/L，也會導致晶片面積增大。本發明係有鑑於上記課題而研發，目的在於提供一種，不會增大晶片面積就能提高感度的垂直型霍爾元件。

為了解決上記課題，本發明係採用以下手段。

1.在1個態樣中，係為一種垂直型霍爾元件，其特徵為，具有：半導體基板；和N型之半導體層，係被設在前記半導體基板之上；和 N型之嵌入層，係被設在前記半導體層之底部；和第1電流供給端，係被設在前記嵌入層；和一組第2電流供給端，係以前記第1電流供給端為中心，被對稱配置在前記第1電流供給端之兩側，從前記半導體層之表面往內部而被設置；和一組電壓輸出端，係垂直於連結前記一組第2電流供給端之直線的方式，以前記第1電流供給端為中心，對稱配置在前記第1電流供給端之兩側，從前記半導體層之表面往內部而被設置；和內部被填充有絕緣膜的溝渠，係分別被設置在前記第1電流供給端與前記一組電壓輸出端之一方之間，及，前記第1電流供給端與前記一組電壓輸出端之另一方之間的前記半導體層。

2.又，在別的態樣中，係為一種垂直型霍爾元件，其特徵為，具有：半導體基板；和N型之半導體層，係被設在前記半導體基板之上；和N型之嵌入層，係被設在前記半導體層之底部；和第1電流供給端，係被設在前記嵌入層之上方；和一組第2電流供給端，係以前記第1電流供給端為中心，被對稱配置在前記第1電流供給端之兩側，從前記半導體層之表面往內部而被設置；和一組電壓輸出端，係垂直於連結前記一組第2電流供給端之直線的方式，以前記第1電流供給端為中心，對稱 配置在前記第1電流供給端之兩側，從前記半導體層之表面往內部而被設置；和場域絕緣膜，係分別被設置在前記第1電流供給端與前記一組電壓輸出端之一方之間，及，前記第1電流供給端與前記一組電壓輸出端之另一方之間的前記半導體層。

3.再又，在別的態樣中，係為一種垂直型霍爾元件，其特徵為，具有：半導體基板；和N型之半導體層，係被設在前記半導體基板之上；和N型之嵌入層，係被設在前記半導體層之底部；和第1電流供給端，係被設在前記嵌入層之上方；和一組第2電流供給端，係以前記第1電流供給端為中心，被對稱配置在前記第1電流供給端之兩側，從前記半導體層之表面往內部而被設置；和一組電壓輸出端，係垂直於連結前記一組第2電流供給端之直線的方式，以前記第1電流供給端為中心，對稱配置在前記第1電流供給端之兩側，從前記半導體層之表面往內部而被設置；和P型之擴散層，係分別被設置在前記第1電流供給端與前記一組電壓輸出端之一方之間，及，前記第1電流供給端與前記一組電壓輸出端之另一方之間的前記半導體層。

藉由採取上記手段，在本發明的垂直型霍爾元件中，於霍爾元件磁氣感受部中對基板表面垂直通過的電流成分會相對地增加，感度會提升。

11‧‧‧第2電流供給端

12‧‧‧第1電流供給端

13‧‧‧第2電流供給端

14‧‧‧電壓輸出端

15‧‧‧電壓輸出端

100‧‧‧霍爾元件

101‧‧‧電源

102‧‧‧電壓計

103‧‧‧基板(半導體基板)

104‧‧‧半導體層(磊晶層)

106‧‧‧高濃度雜質領域(嵌入層)

107‧‧‧高濃度雜質領域(擴散分離壁)

108‧‧‧溝渠

109‧‧‧局部法所致之場域絕緣膜

110‧‧‧高濃度雜質領域

[圖1]本發明的第1實施形態所述之垂直型霍爾元件的模式圖。(a)係平面圖。(b)係(a)的沿著L1-L1線的剖面圖。(c)係(a)的沿著L2-L2線的剖面圖。

[圖2]本發明的第2實施形態所述之垂直型霍爾元件的模式圖。(a)係平面圖。(b)係(a)的沿著L1-L1線的剖面圖。(c)係(a)的沿著L2-L2線的剖面圖。

[圖3]本發明的第3實施形態所述之垂直型霍爾元件的模式圖。(a)係平面圖。(b)係(a)的沿著L1-L1線的剖面圖。(c)係(a)的沿著L2-L2線的剖面圖。

[圖4]霍爾元件之概略構造的圖示。

[圖5]先前的水平型霍爾元件的模式圖。(a)係概略構造的模式性圖示之平面圖。(b)係(a)的沿著L1-L1線的剖面圖。

[圖6]先前的垂直型霍爾元件的模式圖。(a)係平面圖。(b)係(a)的沿著L1-L1線的剖面圖。(c)係(a)的沿著L2-L2線的剖面圖。

[圖7]本發明的第1實施形態所述之垂直型霍爾元件的工程順序剖面圖。

[圖8]本發明的第4實施形態所述之垂直型霍爾元件 的模式圖。(a)係平面圖。(b)係(a)的沿著L1-L1線的剖面圖。(c)係(a)的沿著L2-L2線的剖面圖。

[圖9]本發明的第5實施形態所述之垂直型霍爾元件的模式圖。(a)係平面圖。(b)係(a)的沿著L1-L1線的剖面圖。(c)係(a)的沿著L2-L2線的剖面圖。

[圖10]本發明的第6實施形態所述之垂直型霍爾元件的模式圖。(a)係平面圖。(b)係(a)的沿著L1-L1線的剖面圖。(c)係(a)的沿著L2-L2線的剖面圖。

以下使用圖式，說明用以實施發明所需之形態。

[實施例1]

圖1係本發明的第1實施形態所述之垂直型霍爾元件的模式圖。圖1(a)係平面圖，圖1(b)係圖1(a)的沿著L1-L1線的剖面圖，圖1(c)係圖1(a)的沿著L2-L2線的剖面圖。

在P型之半導體基板103之上設有會變成磁氣感受部的N型之半導體層也就是磊晶層104。在與P型半導體基板103銜接的底面部係設有，比磊晶層之雜質濃度還濃的N型之雜質層即嵌入層106。供給霍爾電流的電流供給端11-13及偵測霍爾電壓的電壓輸出端14、15係皆為較濃的N型之雜質層，從磊晶層104之表面往內部而被配置，嵌入層106係跨越電流供給端11-13而被設置。亦即，電流 供給端11-13係從嵌入層106之上方的磊晶層104之表面往內部而被配置。又，於平面構造中，一組第2電流供給端11、13係以第1電流供給端12為中心，被對稱配置在第1電流供給端之兩側。同樣地，一組電壓輸出端14、15，係以垂直於連結一組第2電流供給端之直線的方式，以第1電流供給端12為中心，而被對稱配置在第1電流供給端之兩側。因此，如圖1(a)所示，電壓輸出端14、15及電流供給端11-13係呈十字型而被配置。

藉由對十字中央的電流供給端12施加電壓，電流就會從第1電流供給端12透過嵌入層106而往第2電流供給端11、13流動。因此，此時從第1電流供給端12往嵌入層106會流過具有對磊晶層表面垂直之成分的電流。在如此電流流動的狀態下若將磁場往對磊晶層表面水平之方向，亦即，沿著L1-L1線之方向而施加，則上記電流會測知上記磁場，在垂直於上記電流與上記磁場雙方之方向，亦即L2-L2方向上，會產生霍爾電壓。所產生的霍爾電壓係被電壓輸出端14、15所偵測。

再者，在第1電流供給端12與電壓輸出端14、15之間配置有溝渠108，溝渠內部係以絕緣膜而被填充。往電壓輸出端之電流流入係會使得對輸出有所貢獻的電流成分，亦即此處係為對基板表面垂直之電流成分的貢獻會有所減少，而導致感度降低。可是藉由在電流供給端與電壓輸出端之間形成被絕緣膜所填充的溝渠108，就可防止此種往電壓輸出端之電流流入。比方來說，溝渠係會擔任堰 的角色。若總電流相同則對基板表面垂直的電流成分會增加因此感度會增加。又，由於前述之理由，先前必須要使電壓輸出端遠離電流供給端，但藉由形成溝渠108就可相對地不降低感度而使其往電流供給端靠近。這對晶片面積之縮小、降低成本也有所貢獻。

又，在第1電流供給端12的正下方，對基板表面垂直之電流係為最大，隨著從該供給端越遠離而該電流成分會急遽減少。該減少程度較大的領域，係存在於第1電流供給端12的附近，在同領域中會因勞侖茲力導致載子之流出入差也較大，因此容易累積電荷。因此使電壓輸出端靠近電流供給端12，在容易累積電荷的領域中進行電壓偵測，藉此就可獲得較高的霍爾電壓，可促使感度提升。再者，如圖1(c)所示，將從電壓輸出端14、15之基板表面起算之深度，設計成比第1電流供給端12之擴散深度還深。藉由調整該深度，就可在霍爾電壓變高的領域中偵測磁場。然後，溝渠108之深度係為了可以發揮該效果而必須要與電壓輸出端14、15之深度相同或較其為深。

此外，在圖1中作為會變成磁氣感受部的N型之半導體層是利用磊晶層，但亦可取代磊晶層而改為形成阱層來使用。

圖7係第1實施形態所述之垂直型霍爾元件的工程順剖面圖。首先在P型之半導體基板上103上摻雜P(磷)、As(砷)、或Sb(銻)，形成N型濃度5×10¹⁷/cm³~5×10¹⁹/cm³之嵌入層106(圖7(a))。接著，如圖7(b)所示，在 嵌入層106形成後，將會變成磁氣感受部的磊晶層104，以濃度1×10¹⁴/cm³~5×10¹⁷/cm³的方式摻雜P而加以形成之。嵌入層106之厚度係為2μm~10μm，磊晶層之厚度係為2μm~15μm。然後，如圖7(c)所示在磊晶層形成後，藉由乾式蝕刻等而形成溝渠。溝渠係在蝕刻後以CVD等而埋入氧化膜等之絕緣膜。其後一般會藉由CMP而進行平坦化。其後，將會成為電流供給端11-13、及電壓輸出端14、15的雜質層(As或P等)以較濃的濃度進行摻雜，藉由熱處理進行擴散而加以形成之(圖7(d))。針對電壓輸出端14、15係再用不同的能量而摻雜P等以調節深度，就可獲得最佳的感度。

[實施例2]

圖2係本發明的第2實施形態所述之垂直型霍爾元件的模式圖。圖2(a)係平面圖，圖2(b)係圖2(a)的沿著L1-L1線的剖面圖，圖2(c)係圖2(a)的沿著L2-L2線的剖面圖。

與實施例1的不同點在於，被形成在電壓輸出端與電流供給端之間的溝渠之形狀。其他構成係和實施例1相同。於圖2(a)中係在平面構造中呈現溝渠108是包圍著電壓輸出端14、15之周圍的形狀。藉此，可較確實抑制往電壓輸出端之電流流入，可謀求感度提升。在圖2(a)中，雖然設計成溝渠是將電壓輸出端之周圍完全予以包圍的形狀，但亦可為包圍電壓輸出端之一部分的樣態。亦即，亦 可將溝渠108以ㄈ字型或半圓弧型而將電壓輸出端14、15做部分性包圍，而配置在電壓輸出端14、15與電流供給端12之間。

與實施例1同樣地，如圖2(c)所示，將從電壓輸出端14、15之基板表面起算之深度，設計成比第1電流供給端12之擴散深度還深。藉由調整該深度，就可在霍爾電壓變高的領域中偵測磁場。然後，溝渠108之深度係為了可以發揮該效果而必須要與電壓輸出端14、15之深度相同或其以上。

又，於本實施例中也是和實施例1同樣地，亦可取代磊晶層改為形成阱層來使用。

[實施例3]

圖3係本發明的第3實施形態所述之垂直型霍爾元件的模式圖。圖3(a)係平面圖，圖3(b)係圖3(a)的沿著L1-L1線的剖面圖，圖3(c)係圖3(a)的沿著L2-L2線的剖面圖。

本實施例與實施例1不同點在於，具有將3個電流供給端11-13分別予以分離而配置的P型之濃雜質領域所成之擴散分離壁107。其他構成係和實施例1相同。P型擴散分離壁107係將電流供給端11及電流供給端13之周圍分別予以包圍，而且還將電流供給端12、電壓輸出端14及15、以及溝渠108之周圍予以包圍的方式而被配置。其結果為，變成具有三個P型雜質未擴散到的領域也就是 窗的擴散領域。P型擴散分離壁107係在深度方向上其前端會抵達嵌入層106的程度而被深層配置。藉由P型擴散分離壁107之存在，電流供給端彼此會被電性劃分，可較確實地獲得對基板表面垂直的電流成分，可提升感度。在電流供給端11與電流供給端12之間、及電流供給端12與電流供給端13之間所通過的電流，係大部分是往基板之深度方向流動然後透過嵌入層106而流動，可對霍爾電壓之產生有所貢獻。

又，此時即使嵌入層除外的構造也可獲得上記電流成分，可預期嵌入層之定位偏差所致之偏置的降低。

再者，關於溝渠之形狀，係於本實施例中也是和圖2所示的實施例2同樣地，可設計成將電壓輸出端予以包圍的形狀之溝渠，而且也是有效的。

又，此處也是和實施例1同樣地，亦可取代磊晶層而改為形成阱層。

[實施例4]

圖8係本發明的第4實施形態所述之垂直型霍爾元件的模式圖。圖8(a)係平面圖，圖8(b)係圖8(a)的沿著L1-L1線的剖面圖，圖8(c)係圖8(a)的沿著L2-L2線的剖面圖。

如圖8(c)的特徵性圖示所示，本實施例與實施例1不同點在於，實施例1中的電流供給端12與電壓輸出端14、15之間的溝渠108，是被置換成一般用來做元件分離 的局部法所致之後的場域絕緣膜，其他構成係和實施例1相同。

[實施例5]

圖9係本發明的第5實施形態所述之垂直型霍爾元件的模式圖。圖9(a)係平面圖，圖9(b)係圖9(a)的沿著L1-L1線的剖面圖，圖9(c)係圖9(a)的沿著L2-L2線的剖面圖。

本實施例與實施例1不同點在於，電流供給端12與電壓輸出端14、15之間的溝渠，是被置換成P型擴散分離壁107，其他構成係和實施例1相同。電流供給端12與電壓輸出端14、15之間的擴散分離壁之深度係與電壓輸出端14、15同等或較深為理想。

[實施例6]

圖10係本發明的第6實施形態所述之垂直型霍爾元件的模式圖。圖10(a)係平面圖，圖10(b)係圖10(a)的沿著L1-L1線的剖面圖，圖10(c)係圖10(a)的沿著L2-L2線的剖面圖。

本實施例與實施例1不同點在於，第一電流供給端12的從基板表面起算之擴散深度是相較於電壓輸出端14、15之擴散深度而為同等或較深。其他構成係和實施例1相同。藉由調整形成電流供給端12的擴散層之深度，就可獲得最佳的感度。

Claims (18)

1. 一種垂直型霍爾元件，其特徵為，具有：半導體基板；和N型之半導體層，係被設在前記半導體基板之上；和N型之嵌入層，係被設在前記半導體層之底部；和第1電流供給端，係被設在前記嵌入層之上方；和一組第2電流供給端，係以前記第1電流供給端為中心，被對稱配置在前記第1電流供給端之兩側，從前記半導體層之表面往內部而被設置；和一組電壓輸出端，係以垂直於連結前記一組第2電流供給端之直線的方式，以前記第1電流供給端為中心，對稱配置在前記第1電流供給端之兩側，從前記半導體層之表面往內部而被設置；和內部被填充有絕緣膜的溝渠，係分別被設置在前記第1電流供給端與前記一組電壓輸出端之一方之間，及，前記第1電流供給端與前記一組電壓輸出端之另一方之間的前記半導體層。
2. 如請求項1所記載之垂直型霍爾元件，其中，前記溝渠係將前記一組電壓輸出端之各者的至少一部分予以包圍。
3. 如請求項1所記載之垂直型霍爾元件，其中，前記溝渠係將前記一組電壓輸出端之各者的周圍全部予以包圍。
4. 如請求項1至3之任1項所記載之垂直型霍爾元 件，其中，前記溝渠之深度，係與前記一組電壓輸出端的擴散深度同等或較深。
5. 如請求項1至3之任1項所記載之垂直型霍爾元件，其中，前記一組電壓輸出端之深度，係比前記第1電流供給端的擴散深度還深。
6. 如請求項1至3之任1項所記載之垂直型霍爾元件，其中，前記一組電壓輸出端之深度，係與前記第1電流供給端的擴散深度同等或較淺。
7. 一種垂直型霍爾元件，其特徵為，具有：半導體基板；和N型之半導體層，係被設在前記半導體基板之上；和N型之嵌入層，係被設在前記半導體層之底部；和第1電流供給端，係被設在前記嵌入層之上方；和一組第2電流供給端，係以前記第1電流供給端為中心，被對稱配置在前記第1電流供給端之兩側，從前記半導體層之表面往內部而被設置；和一組電壓輸出端，係以垂直於連結前記一組第2電流供給端之直線的方式，以前記第1電流供給端為中心，對稱配置在前記第1電流供給端之兩側，從前記半導體層之表面往內部而被設置；和場域絕緣膜，係分別被設置在前記第1電流供給端與前記一組電壓輸出端之一方之間，及，前記第1電流供給端與前記一組電壓輸出端之另一方之間的前記半導體層。
8. 如請求項7所記載之垂直型霍爾元件，其中，前 記場域絕緣膜係將前記一組電壓輸出端之各者的至少一部分予以包圍。
9. 如請求項7所記載之垂直型霍爾元件，其中，前記場域絕緣膜係將前記一組電壓輸出端之各者的周圍全部予以包圍。
10. 如請求項7至9之任1項所記載之垂直型霍爾元件，其中，前記場域絕緣膜之深度，係與前記一組電壓輸出端的擴散深度同等或較深。
11. 如請求項7至9之任1項所記載之垂直型霍爾元件，其中，前記一組電壓輸出端之深度，係比前記第1電流供給端的擴散深度還深。
12. 如請求項7至9之任1項所記載之垂直型霍爾元件，其中，前記一組電壓輸出端之深度，係與前記第1電流供給端的擴散深度同等或較淺。
13. 一種垂直型霍爾元件，其特徵為，具有：半導體基板；和N型之半導體層，係被設在前記半導體基板之上；和N型之嵌入層，係被設在前記半導體層之底部；和第1電流供給端，係被設在前記嵌入層之上方；和一組第2電流供給端，係以前記第1電流供給端為中心，被對稱配置在前記第1電流供給端之兩側，從前記半導體層之表面往內部而被設置；和一組電壓輸出端，係以垂直於連結前記一組第2電流供給端之直線的方式，以前記第1電流供給端為中心，對 稱配置在前記第1電流供給端之兩側，從前記半導體層之表面往內部而被設置；和P型之擴散層，係分別被設置在前記第1電流供給端與前記一組電壓輸出端之一方之間，及，前記第1電流供給端與前記一組電壓輸出端之另一方之間的前記半導體層。
14. 如請求項13所記載之垂直型霍爾元件，其中，前記P型之擴散層係將前記一組電壓輸出端之各者的至少一部分予以包圍。
15. 如請求項13所記載之垂直型霍爾元件，其中，前記P型之擴散層係將前記一組電壓輸出端之各者的周圍全部予以包圍。
16. 如請求項13至15之任1項所記載之垂直型霍爾元件，其中，前記P型之擴散層之深度，係比前記一組電壓輸出端的擴散深度還深。
17. 如請求項13至15之任1項所記載之垂直型霍爾元件，其中，前記一組電壓輸出端之深度，係比前記第1電流供給端的擴散深度還深。
18. 如請求項13至15之任1項所記載之垂直型霍爾元件，其中，前記一組電壓輸出端之深度，係與前記第1電流供給端的擴散深度同等或較淺。