JP6910150B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6910150B2
JP6910150B2 JP2017006527A JP2017006527A JP6910150B2 JP 6910150 B2 JP6910150 B2 JP 6910150B2 JP 2017006527 A JP2017006527 A JP 2017006527A JP 2017006527 A JP2017006527 A JP 2017006527A JP 6910150 B2 JP6910150 B2 JP 6910150B2
Authority
JP
Japan
Prior art keywords
electrodes
layer
semiconductor layer
semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017006527A
Other languages
English (en)
Other versions
JP2018117036A (ja
Inventor
孝明 飛岡
孝明 飛岡
美香 海老原
美香 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017006527A priority Critical patent/JP6910150B2/ja
Priority to TW106135587A priority patent/TWI726164B/zh
Priority to KR1020170151455A priority patent/KR20180085345A/ko
Priority to US15/814,986 priority patent/US10060991B2/en
Priority to CN201711137111.7A priority patent/CN108336221A/zh
Publication of JP2018117036A publication Critical patent/JP2018117036A/ja
Application granted granted Critical
Publication of JP6910150B2 publication Critical patent/JP6910150B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/077—Vertical Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、半導体装置に関し、特に、水平方向の磁界を検知する縦型ホール素子を有する半導体装置に関する。
ホール素子は、磁気センサとして非接触での位置検知や角度検知が可能であることから様々な用途に用いられている。中でも半導体基板表面に対して垂直な磁界成分を検出する横型ホール素子を用いた磁気センサが一般的に良く知られているが、基板の表面に対して平行な磁界成分を検出する縦型ホール素子を用いた磁気センサも各種提案されている。さらに、横型ホール素子と縦型ホール素子を組み合わせて、２次元、３次元的に磁界を検出する磁気センサも提案されている。
しかし、縦型ホール素子は、横型ホール素子に比べて感度を高くするのが困難である。
そこで、特許文献１（特に、図３参照）では、磁気感受部（Ｎ型半導体ウェハ）の表面に、Ｎ型拡散層からなる複数の電極及び隣接する電極間を分離するＰ型拡散層からなる電極分離拡散層（Ｐ型フィンガ）を設け、さらに、各電極の真下に磁気感受部よりも濃度が高いＮ型の埋込層（Ｎ型ブランケット）を設けた構成が提案されている。かかる構成により、磁気感受部表面の電極と、電極の真下にある低抵抗の埋込層との間に流れる電流成分、つまり、半導体ウェハに垂直な方向へ流れる電流成分を増加させ、感度の向上を図ることが提案されている。
米国特許第９３１２４７３号明細書
しかしながら、特許文献１の構造では、以下のような問題が生じる。
ホール電圧出力電極として機能する電極の両側に配置された駆動電流供給電極として機能する二つの電極間に電流を供給した場合、電流は、磁気感受部表面の一方の電流印加電極からその電極の真下に位置する抵抗が低いＮ型埋込層（下方）へ流れた後、ホール電圧出力電極の真下に位置するＮ型埋込層へ流れ、そこから他方の電流印加電極の真下に位置するＮ型埋込層へ流れ、さらにそこから磁気感受部表面の他方の電極（上方）へ流れる。このとき、各電流印加電極の真下にＮ型埋込層が存在していることにより、磁気感受部表面に対して垂直方向の電流経路は、ホール電圧出力電極からの距離が遠くなる。このようにホール電圧出力電極が電流経路から離れていると、ホール電圧が小さくなる、すなわち、感度が低くなってしまうこととなる。
また、ホール電圧出力電極の真下にも不純物濃度が高いＮ型埋込層が形成されているため、ホール電圧出力電極の下部において基板と平行な方向に流れる電流は、最も抵抗の低い（濃度の高い）領域であるＮ型埋込層を流れることとなる。つまり、移動度が低い領域を流れる。ホール素子の磁気感度は、移動度に比例して高くなることが知られており、したがって、基板と平行な方向に流れる電流による感度も小さくなってしまう。
以上のように、特許文献１の構造では、結果として、感度をあまり向上させることができない。
したがって、本発明は、感度を向上させた縦型ホール素子を有する半導体装置を提供することを目的とする。
本発明の半導体装置は、第１導電型の半導体基板と、前記半導体基板上に設けられた縦型ホール素子とを有する半導体装置であって、前記縦型ホール素子は、前記半導体基板上に設けられた第２導電型の半導体層と、前記半導体層の表面に一直線上に設けられ、前記半導体層よりも高濃度の第２導電型の不純物領域からなる複数の電極と、前記半導体層の表面において、前記複数の電極の各電極間にそれぞれ設けられ、前記複数の電極をそれぞれ分離する複数の第１導電型の電極分離拡散層と、前記電極分離拡散層各々の略真下における前記半導体基板と前記半導体層の間にそれぞれ設けられ、前記半導体層よりも高濃度の第２導電型の不純物領域からなる埋込層とを備えたことを特徴とする。
本発明によれば、複数の電極のうち、ホール電圧出力電極として機能する電極の両側にある電流印加電極として機能する二つの電極間に電流を供給した場合、埋込層が高濃度であり抵抗が低いことから、電流は、半導体層表面の一方の電流印加電極から、その電極に隣接する電極分離拡散層の略真下に位置する埋込層へ流れた後、他方の電流印加電極に隣接する電極分離拡散層の略真下に位置する別の埋込層へ向かって半導体基板と平行に流れ、その後、その埋込層から半導体層表面の他方の電流印加電極へ流れる。
したがって、一方の電流印加電極から埋込層への電流経路及び別の埋込層から他方の電流印加電極への電流経路が上記電流における半導体基板に対する垂直成分（実際には若干斜めではあるが、略垂直成分とみなせる）となり、これら垂直成分のホール電圧出力電極との距離は、上記特許文献１と比べていずれも近くなる。これにより、電流経路の垂直成分から得られるホール電圧を大きくすることができる。
さらに、電流経路の半導体基板と平行な成分は、上述のとおり、隣り合う埋込層間に形成される。すなわち、ホール電圧出力電極の下部においては、半導体基板と平行な電流が不純物濃度の低い半導体層内を流れることとなる。したがって、移動度が高い半導体層を半導体基板に対して平行に流れる電流によって、大きなホール電圧を得ることができる。
このように、半導体基板に垂直な方向に流れる電流によるホール電圧と半導体基板に水平な方向に流れる電流によるホール電圧の両方を効率的に得ることができる。
したがって、縦型ホール素子の磁気感度を高くすることが可能となる。
（ａ）は、本発明の実施形態の縦型ホール素子を有する半導体装置の平面図であり、（ｂ）は、（ａ）のＬ−Ｌ’線に沿った断面図である。 図１（ｂ）の拡大図である。
以下、図面を参照しながら本発明を実施するための形態について詳細に説明する。
図１は、本発明の一実施形態の縦型ホール素子を有する半導体装置を説明するための図であり、図１（ａ）は平面図、図１（ｂ）は、図１（ａ）のＬ−Ｌ’線に沿った断面図である。
図１に示すように、本実施形態の半導体装置は、Ｐ型（第１導電型）の半導体基板１０と、半導体基板１０上に設けられた縦型ホール素子１００と、縦型ホール素子１００の周囲を取り囲むように設けられたＰ型の素子分離拡散層７０とを備えている。
縦型ホール素子１００は、半導体基板１０上に設けられたＮ型（第２導電型）の半導体層２０と、Ｎ型半導体層２０の表面に一直線上に設けられたＮ型半導体層２０よりも高濃度のＮ型不純物領域からなり、駆動電流供給用及びホール電圧出力用の電極となる電極４１〜４５と、Ｎ型半導体層２０の表面において、電極４１〜４５のそれぞれの間に設けられ、電極４１〜４５をそれぞれ分離するＰ型の電極分離拡散層５１〜５４と、電極分離拡散層５１〜５４各々の下部において半導体基板１０と半導体層２０との間に設けられたＮ型半導体層２０よりも高濃度のＮ型の埋込層３１〜３４を備えて構成されている。
さらに、縦型ホール素子１００においては、Ｎ型半導体層２０の表面の電極４１〜４５が設けられている領域を除く領域を覆うように、絶縁膜として、例えばＳｉＯ2膜６０が設けられている。これにより、Ｎ型半導体層２０表面において、半導体基板１０と平行に流れる電流を抑制することができる。
ここで、Ｎ型埋込層３１〜３４のそれぞれは、電極分離拡散層５１〜５４各々の略真下に配置されている。
かかるＮ型埋込層３１〜３４は、例えば、半導体基板１０上にＮ型不純物を選択的に注入した後、その上にＮ型半導体層２０となるエピタキシャル層を形成し、注入したＮ型不純物を拡散させることにより、半導体基板１０とＮ型半導体層２０との間に形成される。
なお、磁気感度を高くするためには、Ｎ型埋込層３１〜３４の厚さは薄いほど好ましく、その濃度は高いほど好ましい。また、Ｎ型埋込層３１〜３４は、駆動電流供給電極に電流を供給したときに、後述する電流経路の垂直成分がホール電圧出力電極にできるだけ近づくようにするために、電極の真下には形成されていないことが望ましい。
また、Ｎ型半導体層２０の厚さは、磁気感度を高くするためには厚いほど好ましく、例えば、６μｍ以上であることが望ましい。
素子分離拡散層７０は、Ｎ型半導体層２０の底よりも深く、Ｐ型の半導体基板１０に達するように形成されている。これにより、縦型ホール素子１００を半導体基板１０上の他の領域（図示せず）から電気的に分離している。
Ｐ型素子分離拡散層７０によって縦型ホール素子１００と電気的に分離された半導体基板１０上の他の領域（図示せず）には、縦型ホール素子１００からの出力信号を処理する、あるいは縦型ホール素子１００へ信号を供給するための回路を構成するトランジスタ等の素子が設けられる。
また、Ｐ型電極分離拡散層５１〜５４は、例えば、Ｎ型半導体層２０内にＰ型の不純物を選択的に拡散することにより形成される。
電極４１〜４５は、例えば、Ｐ型電極分離拡散層５１〜５４形成後に、Ｐ型電極分離拡散層５１〜５４上を覆い、電極４１〜４５を形成する領域を残すようにＳｉＯ2膜６０を例えばＬＯＣＯＳ法により形成し、これをマスクとしてＮ型不純物を導入することにより形成される。このとき、電極４１〜４５の深さは、Ｐ型電極分離拡散層５１〜５４の深さと同等か、より浅くなるように形成される。
次に、本実施形態の半導体装置における縦型ホール素子１００において、半導体基板１０と平行な方向の磁界成分を検知する原理について、図２を参照して説明する。
図２は、図１（ｂ）の断面図を拡大した図であり、電極４３から電極４１及び４５へ電流が流れるように電極４１、４３及び４５に駆動電流を供給したときの電流の流れる様子を模式的に示している。
磁界は、図２においてＢで示すように、半導体基板１０と平行な方向に、紙面の奥側から手前側へかかっているものとする。
かかる構成の縦型ホール素子１００において、電極４３から電極４１及び４５へ電流を流すと、電流は、まず、電極４３から、矢印Ｉｖ1で示すように、高濃度のＮ型埋込層３２及び３３へ向かってＮ型半導体層２０内を流れる。このとき、電流はホール電圧出力電極４２及び４４に近づきながら、半導体基板１０に略垂直（実際には若干斜めではあるが、略垂直成分とみなせる）に、半導体基板１０の裏面方向（下方）へ向かって流れる。
その後、電流は、矢印Ｉｈ1及びＩｈ2で示すように、Ｎ型埋込層３２及び３３を通って、Ｎ型埋込層３１及び３４の方へＮ型半導体層２０内を半導体基板１０と平行な方向（左右方向）に流れる。このとき、半導体基板１０と平行な方向に流れる電流は、電極４３の両側にＰ型電極分離拡散層５２、５３が存在していること、及び低抵抗であるＮ型埋込層３１及び３４がＮ型半導体層２０の底部にあることにより、矢印Ｉｈ1及びＩｈ2で示すように、Ｎ型半導体層２０内の下部を流れることになる。
電流は、その後、矢印Ｉｖ21、Ｉｖ22で示すように、Ｎ型埋込層３１及び３４を通って、半導体基板１０に略垂直に、Ｎ型不純物拡散層３０の表面方向（上方）へ向かってＮ型半導体層２０内を流れ、電極４１及び４５に流れ込む。
このように流れる電流Ｉｖ1、Ｉｖ21、Ｉｖ22、Ｉｈ1、Ｉｈ2それぞれに対し、磁界の作用により、電流と磁界の双方に垂直な方向に起電力が発生する。すなわち、電流Ｉｖ1に対しては、電極４３から電極４２へ向かう方向（左方向）、電流Ｉｖ21に対しては、電極４１から電極４２へ向かう方向（右方向）、電流Ｉｖ22に対しては、電極４５からＰ型電極分離拡散層５４と反対側へ向かう方向（右方向）、電流Ｉｈ1に対しては、Ｎ型半導体層２０から電極４２へ向かう方向（上方向）、電流Ｉｈ2に対しては、Ｎ型半導体層２０から半導体基板１０へ向かう方向（下方向）にそれぞれローレンツ力が発生する。
本実施形態では、半導体基板１０と垂直な方向に流れる電流Ｉｖ1、Ｉｖ21及びＩｖ22と、これに垂直な方向の磁界に対して発生するローレンツ力だけでなく、半導体基板１０と平行な方向に流れる電流Ｉｈ1及びＩｈ2と、これに垂直な方向の磁界に対して発生するローレンツ力の両方によって、電極４２と電極４４とに電位差が生じ、この電位差によって磁界を検知することができる。
また、本実施形態では、上述のとおり、半導体基板１０と平行な方向に流れる電流Ｉｈ1及びＩｈ2と、垂直な方向に流れる電流Ｉｖ1、Ｉｖ21及びＩｖ22は、不純物濃度の低いＮ型半導体層２０内を流れることになる。ホール素子の磁気感度は、移動度に比例して高くなることから、本実施形態によれば、さらに磁気感度を高くすることができる。
さらに、本実施形態では、垂直な方向に流れる電流Ｉｖ1、Ｉｖ21及びＩｖ22は、上述のとおりホール電圧出力電極４２及び４４に近づいて流れる。ローレンツ力により発生する電圧を効率的に得るためには、ホール電圧出力端子に直接電流が流れ込むことがない程度に、電流経路を近づけさせることがよいことが知られており、本実施形態によれば、さらに磁気感度を高くすることができる。
このように、本実施形態によれば、高感度の縦型ホール素子を有する半導体装置を実現することができる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記実施形態においては、第１導電型をＰ型、第２導電型をＮ型として説明したが、導電型を入れ替えて、第１導電型をＮ型、第２導電型をＰ型としても構わない。
また、上記実施形態では、電極の数は５つとしたが、これは、スピニングカレントによるオフセットキャンセル処理を行うために必要となる電極の数である。したがって、スピニングカレントが不要な程度にオフセット電圧が小さくできる場合等には、駆動電流供給用に２つと、ホール電圧出力用に１つの合計３つ以上の電極があればよい。
１０ 半導体基板
２０ 半導体層
３１、３２、３３、３４ 埋込層
４１、４２、４３、４４、４５ 電極
５１、５２、５３、５４ 電極分離拡散層
６０ ＳｉＯ2膜
７０ 素子分離拡散層
１００ 縦型ホール素子

Claims (5)

  1. 第１導電型の半導体基板と、
    前記半導体基板上に設けられた縦型ホール素子とを有する半導体装置であって、
    前記縦型ホール素子は、
    前記半導体基板上に設けられた第２導電型の半導体層と、
    前記半導体層の表面に一直線上に設けられ、前記半導体層よりも高濃度の第２導電型の不純物領域からなる複数の電極と、
    前記半導体層の表面において、前記複数の電極の各電極間にそれぞれ設けられ、前記複数の電極をそれぞれ分離する複数の第１導電型の電極分離拡散層と、
    前記電極分離拡散層各々の真下における前記半導体基板と前記半導体層の間にそれぞれ設けられ、前記半導体層よりも高濃度の第２導電型の不純物領域からなる埋込層とを備え、
    前記埋込層は、前記電極の真下には形成されていないことを特徴とする半導体装置。
  2. 第１導電型の半導体基板と、
    前記半導体基板上に設けられた縦型ホール素子とを有する半導体装置であって、
    前記縦型ホール素子は、
    前記半導体基板上に設けられた第２導電型の半導体層と、
    前記半導体層の表面に一直線上に設けられ、前記半導体層よりも高濃度の第２導電型の不純物領域からなる複数の電極と、
    前記半導体層の表面において、前記複数の電極の各電極間にそれぞれ設けられ、前記複数の電極をそれぞれ分離する複数の第１導電型の電極分離拡散層と、
    前記電極分離拡散層各々の真下における前記半導体基板と前記半導体層の間にそれぞれ設けられ、前記半導体層よりも高濃度の第２導電型の不純物領域からなる埋込層とを備え、
    前記半導体層および前記電極分離拡散層の表面は、前記電極が設けられている領域を除いて絶縁膜で覆われていることを特徴とする半導体装置。
  3. 前記半導体層は、エピタキシャル層であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記半導体層および前記電極分離拡散層の表面は、前記電極が設けられている領域を除いて絶縁膜で覆われていることを特徴とする請求項１に記載の半導体装置。
  5. 前記複数の電極の数は３つ以上である請求項１乃至４のいずれか一項に記載の半導体装置。
JP2017006527A 2017-01-18 2017-01-18 半導体装置 Active JP6910150B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017006527A JP6910150B2 (ja) 2017-01-18 2017-01-18 半導体装置
TW106135587A TWI726164B (zh) 2017-01-18 2017-10-18 半導體裝置
KR1020170151455A KR20180085345A (ko) 2017-01-18 2017-11-14 반도체 장치
US15/814,986 US10060991B2 (en) 2017-01-18 2017-11-16 Semiconductor device
CN201711137111.7A CN108336221A (zh) 2017-01-18 2017-11-16 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017006527A JP6910150B2 (ja) 2017-01-18 2017-01-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2018117036A JP2018117036A (ja) 2018-07-26
JP6910150B2 true JP6910150B2 (ja) 2021-07-28

Family

ID=62840701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017006527A Active JP6910150B2 (ja) 2017-01-18 2017-01-18 半導体装置

Country Status (5)

Country Link
US (1) US10060991B2 (ja)
JP (1) JP6910150B2 (ja)
KR (1) KR20180085345A (ja)
CN (1) CN108336221A (ja)
TW (1) TWI726164B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7266386B2 (ja) * 2018-11-09 2023-04-28 エイブリック株式会社 半導体装置
JP2023015439A (ja) * 2021-07-20 2023-02-01 エイブリック株式会社 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH662905A5 (de) * 1983-12-19 1987-10-30 Landis & Gyr Ag Integrierbares hallelement.
CH668146A5 (de) * 1985-05-22 1988-11-30 Landis & Gyr Ag Einrichtung mit einem hallelement in integrierter halbleitertechnologie.
CH683388A5 (de) * 1991-03-15 1994-02-28 Landis & Gyr Business Support Anordnung zur Eigenschaftsverbesserung von mit P/N-Uebergängen versehenen Halbleiterstrukturen.
JP4696455B2 (ja) * 2004-03-09 2011-06-08 株式会社デンソー ホール素子および磁気センサおよび磁気検出方法
JP4940965B2 (ja) * 2007-01-29 2012-05-30 株式会社デンソー 回転センサ及び回転センサ装置
US9548443B2 (en) * 2013-01-29 2017-01-17 Allegro Microsystems, Llc Vertical Hall Effect element with improved sensitivity
US9312473B2 (en) 2013-09-30 2016-04-12 Allegro Microsystems, Llc Vertical hall effect sensor
JP6695116B2 (ja) * 2014-11-26 2020-05-20 エイブリック株式会社 縦型ホール素子
JP6489840B2 (ja) * 2015-01-20 2019-03-27 エイブリック株式会社 ホール素子

Also Published As

Publication number Publication date
US20180203078A1 (en) 2018-07-19
JP2018117036A (ja) 2018-07-26
CN108336221A (zh) 2018-07-27
TWI726164B (zh) 2021-05-01
KR20180085345A (ko) 2018-07-26
US10060991B2 (en) 2018-08-28
TW201828513A (zh) 2018-08-01

Similar Documents

Publication Publication Date Title
JP6814035B2 (ja) 半導体装置
JP6910150B2 (ja) 半導体装置
JP6962693B2 (ja) 半導体装置
JP6824070B2 (ja) 半導体装置
US10263177B2 (en) Semiconductor device
US11069851B2 (en) Semiconductor device having a vertical hall element with a buried layer
US10971678B2 (en) Semiconductor device
EP3570338B1 (en) Semiconductor device
JP2023015439A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210706

R150 Certificate of patent or registration of utility model

Ref document number: 6910150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350