JP6962693B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関し、特に、水平方向の磁界を検知する縦型ホール素子を有する半導体装置に関する。

ホール素子は、磁気センサとして非接触での位置検知や角度検知が可能であることから様々な用途に用いられている。中でも半導体基板表面に対して垂直な磁界成分（垂直磁場）を検知する横型ホール素子を用いた磁気センサが一般に良く知られているが、基板の表面に対して平行な磁界成分（水平磁場）を検知する縦型ホール素子を用いた磁気センサも各種提案されている。

縦型ホール素子では、基板に垂直な方向へ流れる電流と基板に平行な方向へ流れる電流との両方を利用して、水平磁場を検出するのが一般的である。
これに対し、近年では、例えば特許文献１のように、基板に垂直な方向へ流れる電流を低減し、基板に平行な方向へ流れる電流を多くして、これを積極的に利用し、水平磁場を検知する縦型ホール素子が提案されている。

特許文献１に開示された縦型ホール素子は、半導体基板に形成されたトレンチと、トレンチの内側面に形成された絶縁膜と、絶縁膜を介してトレンチ内に埋め込まれた導電体と、トレンチの底部に導電体と接続されて形成された濃度の高いコンタクト領域とを備えて構成されている。そして、トレンチ内に埋め込まれた導電体とコンタクト領域とが制御電流供給電極として機能する。

かかる構成では、二つの制御電流供給電極間に電流を供給すると、その電流は、トレンチ底部に設けられたコンタクト領域間に流れることとなる。したがって、基板表面と垂直な方向の電流成分をほぼ無くし、電流のほとんど全てを基板表面と平行な方向に流れるようにすることができる。

特許第５９６６０６０号明細書

しかしながら、特許文献１の構造では、以下のような問題が生じる。
上述のとおり、二つの制御電流供給電極間に電流を供給すると、電流のほぼ全てが基板表面と平行な方向に流れるが、この電流は、磁気感受部となる半導体基板内において、コンタクト領域間の最短経路となる部分に特に集中して流れることとなる。したがって、コンタクト領域より下の磁気感受部における基板裏面に近い領域には、電流がほとんど流れない状態となる。また、制御電流供給電極を構成する導電体が埋め込まれたトレンチの内側面には絶縁膜が形成されているため、電流は、二つのトレンチの側壁間の磁気感受部にもほとんど流れない。したがって、基板と平行な方向に流れる電流の基板の深さ方向における幅が狭くなる。

ホール素子の磁気感度は、流れる電流の幅に比例して高くなることが知られているが、特許文献１の構造では、上述のとおり、基板と平行な方向に流れる電流の幅が狭くなってしまうため、結果として、感度をあまり高くすることができないという問題がある。
したがって、本発明は、基板と平行な方向に流れる電流による感度を向上させた縦型ホール素子を有する半導体装置を提供することを目的とする。

本発明の半導体装置は、第１導電型の半導体基板と、前記半導体基板上に設けられた縦型ホール素子とを有する半導体装置であって、前記縦型ホール素子は、前記半導体基板上に設けられた第２導電型の半導体層と、前記半導体層の表面に直線上に設けられ、前記半導体層の濃度よりも高濃度の第２導電型の不純物領域からなる複数の電極と、前記半導体層の表面において、前記複数の電極の各電極間にそれぞれ設けられ、前記複数の電極をそれぞれ分離する複数の第１導電型の電極分離拡散層とを備え、前記複数の電極は、制御電流供給電極として機能する電極と、前記制御電流供給電極と交互に配置されたホール電圧出力電極として機能する電極とを含み、前記ホール電圧出力電極は、第１の深さを有し、前記制御電流供給電極は、前記第１の深さ及び前記電極分離拡散層の深さよりも深い第２の深さを有していることを特徴とする。

本発明によれば、第２導電型の半導体層中に、制御電流供給電極がホール電圧出力電極及び電極分離拡散層よりも深く設けられているため、二つの制御電流供給電極間に電流を流したとき、その電流は、基板と平行な方向に流れ、且つ半導体層内を深さ方向に幅広く、すなわち、電極分離拡散層の底部から駆動電流供給電極の底部までの間の領域全体に亘って流れることとなる。したがって、ホール素子の磁気感度を高くすることが可能となる。

（ａ）は、本発明の第１の実施形態の縦型ホール素子を有する半導体装置の平面図であり、（ｂ）は、（ａ）のＬ１−Ｌ１’線に沿った断面図である。 図１に示す縦型ホール素子の変形例を示す図であり、図１（ａ）のＬ−Ｌ’線に沿った断面図である。 （ａ）は、本発明の第２の実施形態の縦型ホール素子を有する半導体装置の平面図であり、（ｂ）は、（ａ）のＬ２−Ｌ２’線に沿った断面図である。 （ａ）は、本発明の第３の実施形態の縦型ホール素子を有する半導体装置の平面図であり、（ｂ）は、（ａ）のＬ３−Ｌ３’線に沿った断面図である。

以下、図面を参照しながら本発明を実施するための形態について詳細に説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態の縦型ホール素子１００を有する半導体装置を説明するための図であり、図１（ａ）は、平面図、図１（ｂ）は、図１（ａ）のＬ１−Ｌ１’線に沿った断面図である。

図１に示すように、本実施形態の半導体装置は、Ｐ型（第１導電型）の半導体基板１０と、半導体基板１０上に設けられた縦型ホール素子１００と、縦型ホール素子１００の周囲を取り囲むように設けられたＰ型の素子分離拡散層７０とを備えている。

縦型ホール素子１００は、半導体基板１０上に設けられたＮ型（第２導電型）の半導体層２０と、Ｎ型半導体層２０の表面に直線Ｌ１−Ｌ１’上に設けられたＮ型の不純物領域からなる電極３１、３３、３５、４２、４４と、これらの電極をそれぞれ分離するＰ型の電極分離拡散層５１〜５４とを備えて構成されている。

電極３１、３３、３５、４２、４４のうち、電極３１、３３、３５は、駆動電流供給電極として機能する電極であり、電極４２、４４は、ホール電圧出力電極として機能する電極である。駆動電流供給電極３１、３３、３５とホール電圧出力電極４２、４４とは、図示のとおり、直線Ｌ１−Ｌ１’上に交互に配置されている。

駆動電流供給電極３１、３３、３５は、ホール電圧出力電極４２、４４及び電極分離拡散層５１〜５４のいずれの深さよりも深く形成されている。
また、制御電流供給電極３１、３３、３５の濃度とホール電圧出力電極４２、４４の濃度とは、略同等である。

さらに、縦型ホール素子１００においては、Ｎ型半導体層２０の表面の電極３１、３３、３５、４２、４４が設けられている領域を除く領域を覆うように、絶縁膜として、例えばＳｉＯ₂膜６０が設けられている。これにより、Ｎ型半導体層２０表面において、半導体基板１０と平行に流れる電流を抑制することができる。

素子分離拡散層７０は、Ｎ型半導体層２０の底よりも深く、Ｐ型の半導体基板１０に達するように形成されている。これにより、縦型ホール素子１００を半導体基板１０上の他の領域（図示せず）から電気的に分離している。

なお、本縦型ホール素子１００において、Ｐ型電極分離拡散層５１〜５４は、例えば、Ｎ型半導体層２０内にＰ型の不純物を選択的に拡散することにより形成される。
また、駆動電流供給電極３１、３３、３５及びホール電圧出力電極４２、４４は、例えば、以下のようにして形成される。

まず、Ｐ型電極分離拡散層５１〜５４形成後に、Ｐ型電極分離拡散層５１〜５４上を覆い、電極３１、３３、３５、４２、４４を形成する領域を残すように、ＳｉＯ₂膜６０を例えばＬＯＣＯＳ法により形成し、これをマスクとしてＮ型不純物を導入することにより、ホール電圧出力電極４２、４４が形成される。このとき、駆動電流供給電極３１、３３、３５を形成する領域にもホール電圧出力電極４２、４４と同じ深さのＮ型の不純物領域が形成される。ここで、ホール電圧出力電極４２、４４の深さは、Ｐ型電極分離拡散層５１〜５４の深さより浅くなるように形成される。

続いて、駆動電流供給電極３１、３３、３５を形成する領域に開口を有し、ホール電圧出力電極４２、４４上を覆うレジストを形成し、これをマスクとしてＮ型不純物を深く導入することにより、駆動電流供給電極３１、３３、３５が形成される。

次に、本実施形態の半導体装置における縦型ホール素子１００において、半導体基板１０と平行な方向の磁界成分を検知する原理について説明する。
磁界は、半導体基板１０と平行な方向に、図１（ｂ）において、紙面の奥側から手前側へかかっているものとする。

駆動電流供給電極３３から駆動電流供給電極３１及び３５へ電流が流れるように駆動電流供給電極３１、３３及び３５に駆動電流を供給すると、電流は、磁気感受部となるＮ型半導体層２０において、駆動電流供給電極３３から駆動電流供給電極３１及び３５へ向かって、それぞれ半導体基板１０と平行な方向（左右方向）に流れる。

このとき、電流は、図１（ｂ）に点線で示しているＰ型電極分離拡散層５１〜５４の底部から、駆動電流供給電極３１、３３、３５の底部までの間の領域に亘って流れることとなる。すなわち、電流は、深さ方向に幅広く流れることとなる。
このように流れる電流に対し、磁界の作用により、電流と磁界の双方に垂直な方向に起電力が発生する。

すなわち、本実施形態では、駆動電流供給電極３３から３１へ向かって半導体基板１０と平行な方向に流れる電流に対しては、半導体基板１０からホール電圧出力電極４２へ向かう方向（上方向）に、駆動電流供給電極３３から３５へ向かって半導体基板１０と平行な方向に流れる電流に対しては、ホール電圧出力電極４４から半導体基板１０へ向かう方向（下方向）にそれぞれローレンツ力が発生する。

これにより、ホール電圧出力電極４２と４４との間に電位差が生じ、この電位差によって磁界を検知することができる。
このように、本実施形態によれば、半導体基板と平行な方向に流れる電流の深さ方向における幅を広くすることができる。

ホール素子の磁気感度は、流れる電流の幅に比例することから、本実施形態によれば、高い磁気感度を得ることが可能となる。このため、Ｎ型半導体層２０の厚さは、厚いほど好ましい。

なお、本実施形態においては、図１（ｂ）に破線で示した領域全体に亘って電流が均一に流れることが望ましい。そのため、Ｎ型半導体層２０は、濃度分布が一定であることが好ましい。Ｎ型半導体層２０の濃度分布を一定にするには、例えば、Ｎ型半導体層２０をエピタキシャル層とすることで実現できる。

さらに、ホール素子の磁気感度は、移動度にも比例して高くなることが知られていることから、磁気感受部であるＮ型半導体層２０の濃度は低いほど好ましく、例えば、１×１０¹⁵〜１×１０¹⁷ａｔｏｍｓ／ｃｍ³程度であることが好ましい。
以上のとおり、本実施形態では、半導体基板と平行な方向に流れる電流の深さ方向における幅を広くすることにより磁気感度を高くすることを可能としている。

次に、図２に、本実施形態の縦型ホール素子１００の変形例を示す。図２は、図１（ａ）のＬ１−Ｌ１’線に沿った断面図である。
図２に示すように、本変形例では、駆動電流供給電極３１、３３、３５の深さをＮ型半導体層２０の深さと略同等としている。これにより、電流が半導体層２０と半導体基板との界面付近まで流れられるようになり、図１（ｂ）に示す例よりも、半導体基板と平行な方向に流れる電流の深さ方向における幅を広くすることができる。

また、本変形例では、電極分離拡散層５１〜５４の深さをホール電圧出力電極４２、４４の深さと略同等としている。これにより、電流がホール電圧出力電極４２、４４の近傍まで流れられるようになり、電流の深さ方向における幅をさらに広くすることができる。

このように、駆動電流供給電極３１、３３、３５は、半導体層２０の厚さの範囲内で深いほど好ましく、電極分離拡散層５１〜５４は、各電極間を分離できる範囲において浅いほど好ましい。
このように、本変形例によれば、磁気感度をさらに向上させることが可能となる。

［第２の実施形態］
ホール素子においては、磁界が印加されていないときでも、いわゆるオフセット電圧が出力されることが知られている。オフセット電圧を除去することが不要な程度に小さい場合は問題ないが、磁気センサとして高い精度が求められる場合等は、オフセット電圧は除去する必要がある。

オフセット電圧を除去する方法として、スピニングカレント法が知られている。
縦型ホール素子において、スピニングカレント法によりオフセットキャンセルを行うには、直線上に並べられた複数の電極を、交互に制御電流供給電極とホール電圧出力電極との役割を入れ替えて使用できるようにし、且つ、電流を流す方向を切り替える必要がある。

しかし、上記第１の実施形態では、制御電流供給電極がホール電圧出力電極よりも深く形成されていることから、制御電流供給電極とホール電圧出力電極の役割を入れ替えて使用することはできない。

そこで、本発明の第２の実施形態として、スピニングカレント法によりオフセットキャンセルを行うことが可能な縦型ホール素子を備えた半導体装置について説明する。
図３（ａ）は、本発明の第２の実施形態の縦型ホール素子を有する半導体装置の平面図であり、図３（ｂ）は、図３（ａ）のＬ２−Ｌ２’線に沿った断面図である。
なお、図１に示す縦型ホール素子１００を有する半導体装置と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。

本実施形態の半導体装置は、同一半導体基板１０上に、二つの縦型ホール素子１００及び２００を備えて構成されている。
縦型ホール素子１００は、図１に示す縦型ホール素子１００と同一の構成である。
一方、縦型ホール素子２００は、図３（ａ）の下側に示す平面形状を有し、Ｌ２−Ｌ２'線に沿った断面図である図３（ｂ）に示す断面形状を有している。

縦型ホール素子２００は、半導体基板１０上に設けられたＮ型の半導体層２０と、Ｎ型半導体層２０の表面に直線Ｌ２−Ｌ２'上に設けられたＮ型の不純物領域からなる電極３２、３４、４１、４３、４５と、これらの電極をそれぞれ分離するＰ型の電極分離拡散層５１〜５４とを備えて構成されている。よって、縦型ホール素子２００は、縦型ホール素子１００と同数の５つの電極を有している。

電極３２、３４、４１、４３、４５のうち、電極３２、３４は、駆動電流供給電極として機能する電極であり、電極４１、４３、４５は、ホール電圧出力電極として機能する電極である。駆動電流供給電極３２、３４とホール電圧出力電極４１、４３、４５とは、図示のとおり、直線Ｌ２−Ｌ２'上に交互に配置されている。

図３（ｂ）に示すように、駆動電流供給電極３２、３４は、ホール電圧出力電極４１、４３、４５及び電極分離拡散層５１〜５４のいずれの深さよりも深く形成されている。
また、制御電流供給電極３２、３４の濃度とホール電圧出力電極４１、４３、４５の濃度とは、略同等である。

さらに、縦型ホール素子２００においても、縦型ホール素子１００と同様、Ｎ型半導体層２０の表面の電極３２、３４、４１、４３、４５が設けられている領域を除く領域を覆うように、絶縁膜として、例えばＳｉＯ₂膜６０が設けられている。これにより、Ｎ型半導体層２０表面において、半導体基板１０と平行に流れる電流を抑制することができる。

このように、縦型ホール素子２００は、縦型ホール素子１００における駆動電流供給電極３１、３３、３５をホール電圧出力電極４１、４３、４５に置き換え、縦型ホール素子１００におけるホール電圧出力電極４２、４４を駆動電流供給電極３２、３４に置き換えた構成となっている。

したがって、縦型ホール素子１００においては、直線Ｌ１−Ｌ１’上の両端に位置する電極が制御電流供給電極（３１、３５）であり、縦型ホール素子２００においては、直線Ｌ２−Ｌ２’上の両端に位置する電極がホール電圧出力電極（４１、４５）である。
また、縦型ホール素子１００と縦型ホール素子２００とは、直線Ｌ１−Ｌ１’と直線Ｌ２−Ｌ２’とが平行となるように配置されている。

ここで、図３（ａ）においては、縦型ホール素子１００を紙面上側に、縦型ホール素子２００を紙面下側に並べて配置した例を示しているが、これに限らず、横に並べて配置する等、直線Ｌ１−Ｌ１'と直線Ｌ２−Ｌ２'とが平行になるよう配置されれば、どのような配置であっても構わない。
縦型ホール素子１００と縦型ホール素子２００とは、素子分離拡散層７０によって分離されている。

なお、縦型ホール素子１００、２００からの出力信号を処理する、あるいは縦型ホール素子１００、２００へ信号を供給するための回路を構成するトランジスタ等の素子も素子分離拡散層７０によって分離された領域（図示せず）に形成されるが、かかる領域を例えば、図３（ａ）において、縦型ホール素子１００と縦型ホール素子２００との間に設けても構わない。

かかる構成の二つの縦型ホール素子１００及び２００を備えた半導体装置において、スピニングカレント法により、オフセットキャンセルを行う方法について、以下に説明する。

縦型ホール素子１００においては、制御電流供給電極３３から制御電流供給電極３１及び３５へ電流を流したときに、ホール電圧出力電極４２と４４との間の電圧を出力電圧Ｖｏｕｔ１として得る。また、電流を流す方向を逆方向にする、すなわち、制御電流供給電極３１及び３５から制御電流供給電極３３へ電流を流した時のホール電圧出力電極４２と４４との間の電圧を出力電圧Ｖｏｕｔ２として得る。

一方、縦型ホール素子２００においては、制御電流供給電極３２から制御電流供給電極３４へ電流を流したときに、ホール電圧出力電極４３とホール電圧出力電極４１及び４５との間の電圧を出力電圧Ｖｏｕｔ３として得る。また、電流を流す方向を逆方向にする、すなわち、制御電流供給電極３４から制御電流供給電極３２へ電流を流したときに、ホール電圧出力電極４３とホール電圧出力電極４１及び４５との間の電圧を出力電圧Ｖｏｕｔ４として得る。

そして、縦型ホール素子１００の出力電圧Ｖｏｕｔ１およびＶｏｕｔ２と縦型ホール素子２００の出力電圧Ｖｏｕｔ３及びＶｏｕｔ４を加減算することにより、オフセット電圧を除去することができる。

このように、制御電流供給電極とホール電圧出力電極とで深さが異なってしまい、一直線上に配置された複数の電極を、交互に制御電流供給電極とホール電圧出力電極として入れ替えて使用することができなくなってしまった場合においても、深さの深い制御電流供給電極と浅いホール電圧出力電極を入れ替えた２つの縦型ホール素子１００及び２００を同一半導体基板１０上に形成することにより、等価的に、電流を流す方向を切り替え、且つ制御電流供給電極とホール電圧出力電極との役割を入れ替えるスピニングカレント法を用いることができ、オフセット電圧を除去することが可能となる。

また、縦型ホール素子１００及び２００において、同じタイミングで電流を流すことができるため、一つの縦型ホール素子においてスピニングカレントを行うよりも、オフセット電圧除去を行う処理が短縮できる。したがって、磁場検知の高速化も可能となる。

［第３の実施形態］
上記第１及び第２の実施形態においては、制御電流供給電極３１〜３５の濃度がホール電圧出力電極４１〜４５の濃度と略同等であり、深さが異なる例を示した。
本実施形態では、制御電流供給電極を上記第１及び第２の実施形態の制御電流供給電極とは異なる構成とした例について説明する。

説明をわかりやすくするために、図１に示す第１の実施形態の縦型ホール素子１００において、制御電流供給電極３１、３３、３５を本実施形態による構成の制御電流供給電極に置き換えた例を説明する。

図４は、本発明の第３の実施形態の縦型ホール素子３００を有する半導体装置を説明するための図であり、図４（ａ）は、平面図、図４（ｂ）は、図４（ａ）のＬ３−Ｌ３’線に沿った断面図である。
なお、図１に示す縦型ホール素子１００を有する半導体装置と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。

縦型ホール素子３００は、半導体基板１０上に設けられたＮ型の半導体層２０と、Ｎ型半導体層２０の表面に直線Ｌ３−Ｌ３’上に設けられたＮ型の不純物領域からなる電極３３１、３３３、３３５、４２、４４と、これらの電極をそれぞれ分離するＰ型の電極分離拡散層５１〜５４とを備えて構成されている。

電極３３１、３３３、３３５、４２、４４のうち、電極３３１、３３３、３３５は、駆動電流供給電極として機能する電極であり、電極４２、４４は、ホール電圧出力電極として機能する電極である。駆動電流供給電極３３１、３３３、３３５とホール電圧出力電極４２、４４とは、図示のとおり、直線Ｌ３−Ｌ３’上に交互に配置されている。

駆動電流供給電極３３１、３３３、３３５は、それぞれ、Ｎ型不純物層３３１ａ及び３３１ｂ、Ｎ型不純物層３３３ａ及び３３３ｂ、Ｎ型不純物層３３５ａ及び３３５ｂによって構成されている。

Ｎ型不純物層３３１ａ、３３３ａ、３３５ａは、Ｎ型不純物層３３１ｂ、３３３ｂ、３３５ｂの表面に設けられ、ホール電圧出力電極４２、４４と略同一濃度且つ略同一深さを有している。

Ｎ型不純物層３３１ｂ、３３３ｂ、３３５ｂは、ホール電圧出力電極４２、４４及び電極分離拡散層５１〜５４のいずれの深さよりも深く形成されている。また、Ｎ型不純物層３３１ｂ、３３３ｂ、３３５ｂは、Ｎ型不純物層３３１ａ、３３３ａ、３３５ａよりも濃度が低く、且つ広い幅を有している。

一方、Ｐ型素子分離拡散層７０によって縦型ホール素子３００と電気的に分離された半導体基板１０上の他の領域（図示せず）には、縦型ホール素子３００からの出力信号を処理する、あるいは縦型ホール素子３００へ信号を供給するための回路を構成するトランジスタ等の素子が設けられる。かかる素子を形成するために、当該領域の少なくとも一部には、Ｎウェルが形成される。

したがって、Ｎ型不純物層３３１ｂ、３３３ｂ、３３５ｂは、上記Ｎウェルと共通の工程で形成することができる。これにより、当該Ｎウェルは、Ｎ型不純物層３３１ｂ、３３３ｂ、３３５ｂと略同一の深さ及び略同一の濃度分布を有することとなる。

このように、本実施形態によれば、製造プロセスを増加させることなく、Ｎ型不純物層３３１ａ、３３３ａ、３３５ａ及びＮ型不純物層３３１ｂ、３３３ｂ、３３５ｂからなる駆動電流供給電極３３１、３３３、３３５を形成することができる。

本実施形態に示した駆動電流供給電極の構成は、図１に示す第１の実施形態だけでなく、その変形例を示した図２の例や、図３に示す第２の実施形態における駆動電流供給電極にも適用することが可能である。

また、本実施形態における駆動電流供給電極３３１、３３３、３３５も、電流の深さ方向における幅をさらに広くするために、図２に示した第１の実施形態の縦型ホール素子１００の変形例における駆動電流供給電極３１、３３、３５と同様、深いほど好ましい。この場合、Ｎ型不純物層３３１ａ、３３３ａ、３３５ａの深さは変えずに、Ｎ型不純物層３３１ｂ、３３３ｂ、３３５ｂの深さを深くすることが好ましい。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記実施形態においては、第１導電型をＰ型、第２導電型をＮ型として説明したが、導電型を入れ替えて、第１導電型をＮ型、第２導電型をＰ型としても構わない。

また、上記実施形態では、電極の数は５つとしたが、これは、スピニングカレント法によるオフセットキャンセル処を行うために必要となる電極の数である。したがって、スピニングカレント法によるオフセットキャンセルが不要な程度にオフセット電圧が小さくできる場合等には、駆動電流供給電極２つとホール電圧出力電圧１つの合計３つ以上の電極があればよい。

また、上記第２の実施形態においては、縦型ホール素子１００及び２００がそれぞれ５つの電極を備える例を示したが、スピニングカレント法は、電極の数は５つに限らず、５つ以上の電極があれば実施することが可能である。

１０ 半導体基板
２０ Ｎ型半導体層
３１、３２、３３、３４、３５ 駆動電流供給電極
４１、４２、４３、４４、４５ ホール電圧出力電極
５１、５２、５３、５４ 電極分離拡散層
６０ 絶縁膜
７０ 素子分離拡散層
１００、２００、３００ 縦型ホール素子

Claims (11)

1. 第１導電型の半導体基板と、
   前記半導体基板上に設けられた縦型ホール素子とを有する半導体装置であって、
   前記縦型ホール素子は、
   前記半導体基板上に設けられた第２導電型の半導体層と、
   前記半導体層の表面に直線上に設けられ、前記半導体層の濃度よりも高濃度の第２導電型の不純物領域からなる複数の電極と、
   前記半導体層の表面において、前記複数の電極の各電極間にそれぞれ設けられ、前記複数の電極をそれぞれ分離する複数の第１導電型の電極分離拡散層とを備え、
   前記複数の電極は、制御電流供給電極として機能する電極と、前記制御電流供給電極と交互に配置されたホール電圧出力電極として機能する電極とを含み、
   前記ホール電圧出力電極は、前記半導体基板と垂直な深さ方向において、前記半導体層の表面から第１の深さを有し、
   前記制御電流供給電極は、前記半導体基板と垂直な深さ方向において、前記第１の深さ及び前記電極分離拡散層の深さよりも深い第２の深さを有し、少なくとも前記電極分離拡散層の底面の深さから前記第２の深さまでの全域で前記半導体層と直接接触していることを特徴とする半導体装置。
2. 前記制御電流供給電極の不純物の濃度は、前記ホール電圧出力電極の不純物の濃度と略同等であることを特徴とする請求項１に記載の半導体装置。
3. 前記制御電流供給電極は、前記第２の深さを有する第２導電型の第１の不純物層と、前記第１の不純物層の表面に設けられ、前記第１の深さを有し、前記第１の不純物層よりも高濃度の第２導電型の第２の不純物層とを含むことを特徴とする請求項１に記載の半導体装置。
4. 前記第２の不純物層の不純物の濃度は、前記ホール電圧出力電極の不純物の濃度と略同等であることを特徴とする請求項３に記載の半導体装置。
5. 前記電極分離拡散層の深さは、前記第１の深さと略同等であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
6. 前記制御電流供給電極の深さは、前記半導体層と略同等であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
7. 前記半導体層は、エピタキシャル層であることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
8. 前記半導体層および前記電極分離拡散層の表面は、前記電極が設けられている領域を除いて絶縁膜で覆われていることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
9. 前記制御電流供給電極の数は２つ以上であり、前記ホール電圧出力電極の数は１つ以上であることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
10. 前記縦型ホール素子が前記半導体基板上に二つ設けられ、
    前記二つの縦型ホール素子の一方における前記電極の数と前記二つの縦型ホール素子の他方における前記電極の数とが同数であり、
    前記二つの縦型ホール素子の一方においては、前記直線上の両端に位置する電極が前記制御電流供給電極であり、
    前記二つの縦型ホール素子の他方においては、前記直線上の両端に位置する電極が前記ホール電圧出力電極であり、
    前記二つの縦型ホール素子の一方における前記直線と前記二つの縦型ホール素子の他方における前記直線とが平行であることを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置。
11. 前記縦型ホール素子を囲み、前記縦型ホール素子を周囲から電気的に分離する第１導電型の素子分離拡散層と、
    前記素子分離拡散層の周囲に設けられ、前記縦型ホール素子からの出力信号を処理する、あるいは前記縦型ホール素子へ信号を供給するための回路を構成する素子が形成された素子形成領域とをさらに備え、
    前記素子形成領域は、第２導電型のウェルを有し、
    前記ウェルは、前記第１の不純物層と略同等の深さ及び略同等の濃度分布を有していることを特徴とする請求項３又は４に記載の半導体装置。

Images