JP6824070B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6824070B2
JP6824070B2 JP2017039669A JP2017039669A JP6824070B2 JP 6824070 B2 JP6824070 B2 JP 6824070B2 JP 2017039669 A JP2017039669 A JP 2017039669A JP 2017039669 A JP2017039669 A JP 2017039669A JP 6824070 B2 JP6824070 B2 JP 6824070B2
Authority
JP
Japan
Prior art keywords
electrode
current supply
depth
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017039669A
Other languages
English (en)
Other versions
JP2018147968A (ja
Inventor
孝明 飛岡
孝明 飛岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2017039669A priority Critical patent/JP6824070B2/ja
Priority to TW107100795A priority patent/TW201833579A/zh
Priority to KR1020180008612A priority patent/KR20200067234A/ko
Priority to CN201810078228.0A priority patent/CN108539011A/zh
Priority to EP18155988.1A priority patent/EP3373350B1/en
Priority to US15/901,480 priority patent/US10615333B2/en
Publication of JP2018147968A publication Critical patent/JP2018147968A/ja
Application granted granted Critical
Publication of JP6824070B2 publication Critical patent/JP6824070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/101Semiconductor Hall-effect devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07Hall effect devices
    • G01R33/077Vertical Hall-effect devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07Hall effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Description

本発明は、半導体装置に関し、特に、水平方向の磁界を検知する縦型ホール素子を有する半導体装置に関する。
ホール素子は、磁気センサとして非接触での位置検知や角度検知が可能であることから様々な用途に用いられている。中でも半導体基板表面に対して垂直な磁界成分(垂直磁場)を検知する横型ホール素子を用いた磁気センサが一般に良く知られているが、基板の表面に対して平行な磁界成分(水平磁場)を検知する縦型ホール素子を用いた磁気センサも各種提案されている。
縦型ホール素子では、基板に垂直な方向へ流れる電流と基板に平行な方向へ流れる電流との両方を利用して、水平磁場を検出するのが一般的である。
これに対し、近年では、例えば特許文献1のように、基板に垂直な方向へ流れる電流を低減し、基板に平行な方向へ流れる電流を多くして、これを積極的に利用し、水平磁場を検知する縦型ホール素子が提案されている。
特許文献1に開示された縦型ホール素子は、半導体基板に形成されたトレンチと、トレンチの内側面に形成された絶縁膜と、絶縁膜を介してトレンチ内に埋め込まれた導電体と、トレンチの底部に導電体と接続されて形成された濃度の高いコンタクト領域とを備えて構成されている。そして、トレンチ内に埋め込まれた導電体とコンタクト領域とが制御電流供給電極として機能する。
かかる構成では、二つの制御電流供給電極間に電流を供給すると、その電流は、トレンチ底部に設けられたコンタクト領域間に流れることとなる。したがって、基板表面と垂直な方向の電流成分をほぼ無くし、電流のほとんど全てを基板表面と平行な方向に流れるようにすることができる。
特許第5966060号明細書
しかしながら、特許文献1の構造では、以下のような問題が生じる。
上述のとおり、二つの制御電流供給電極間に電流を供給すると、電流のほぼ全てが基板表面と平行な方向に流れるが、この電流は、磁気感受部となる半導体基板内において、コンタクト領域間の最短経路となる部分に特に集中して流れることとなる。したがって、コンタクト領域より下の磁気感受部における基板裏面に近い領域には、電流がほとんど流れない状態となる。また、制御電流供給電極を構成する導電体が埋め込まれたトレンチの内側面には絶縁膜が形成されているため、電流は、二つのトレンチの側壁間の磁気感受部にもほとんど流れない。したがって、基板と平行な方向に流れる電流の基板の深さ方向における幅が狭くなる。
ホール素子の磁気感度は、流れる電流の幅に比例して高くなることが知られているが、特許文献1の構造では、上述のとおり、基板と平行な方向に流れる電流の幅が狭くなってしまうため、結果として、感度をあまり高くすることができないという問題がある。
また、ホール素子においては、磁界が印加されていないときでも、いわゆるオフセット電圧が出力されることが知られており、磁気センサとして用いる場合には、オフセット電圧を除去する必要がある。
オフセット電圧を除去する方法として知られているスピニングカレント法を用いて、縦型ホール素子においてオフセット電圧の除去(オフセットキャンセル)を行うには、直線上に並べられた複数の電極を、制御電流供給電極とホール電圧出力電極との役割を交互に入れ替えて使用できるようにし、且つ、電流を流す方向を切り替える必要がある。
しかし、特許文献1の構造では、制御電流供給電極は、上述のとおり、トレンチ内に絶縁膜を介して埋め込まれた導電体とその底部に接続されたコンタクト領域とから構成されている一方、ホール電圧出力電極は、半導体基板の表面に形成されたコンタクト領域により構成されている。
かかる構成では、制御電流供給電極とホール電圧出力電極との役割を交互に入れ替えて使用しようとすると、半導体基板の表面に形成されたコンタクト領域である二つの制御電流供給電極間には、トレンチ内に絶縁膜を介して埋め込まれた導電体とその底部に接続されたコンタクト領域とから構成されホール電圧出力電極のトレンチ部分が存在することになる。このトレンチの内側面には絶縁膜が形成されていることから、半導体基板の表面の制御電極間に電流を流そうとしても、トレンチ内の絶縁膜によって電流の流れが阻止されてしまう。したがって、特許文献1の構造では、スピニングカレント法によるオフセットキャンセルを行うことは非常に困難である。
したがって、本発明は、基板と平行な方向に流れる電流による感度を向上させるとともに、スピニングカレント法によるオフセットキャンセルが可能な縦型ホール素子を有する半導体装置を提供することを目的とする。
本発明の半導体装置は、第1導電型の半導体基板と、前記半導体基板上に設けられた縦型ホール素子とを有する半導体装置であって、前記縦型ホール素子は、前記半導体基板上に設けられた第2導電型の半導体層と、前記半導体層の表面において、第1の制御電流供給電極と、ホール電圧出力電極と、第2の制御電流供給電極とが第1の方向に延びる直線上にこの順に配置された第1の電極セットと、前記第1の電極セットと同一の構成を有し、前記第1の方向に垂直な第2の方向に伸びる直線上に前記第1の電極セットに並んで設けられた第2乃至第5の電極セットと、前記半導体層の表面において前記第1乃至第5の電極セットの内の隣接する電極セット間をそれぞれ分離するように設けられた四つの第1導電型の電極分離拡散層とを備え、前記ホール電圧出力電極は、第1の深さを有し、前記第1及び第2の制御電流供給電極は、前記第1の深さ及び前記電極分離拡散層の深さよりも深い第2の深さを有していることを特徴とする。
本発明によれば、第2導電型の半導体層中に、制御電流供給電極がホール電圧出力電極及び電極分離拡散層よりも深く設けられているため、二つの制御電流供給電極間に電流を流したとき、その電流は、基板と平行な方向に流れ、且つ半導体層内を深さ方向に幅広く、すなわち、電極分離拡散層の底部から駆動電流供給電極の底部までの間の領域全体に亘って流れることとなる。したがって、ホール素子の磁気感度を高くすることが可能となる。
また、第2の方向に延びる直線上に並んで設けられた第1乃至第5の電極セットの各々が、第1の制御電流供給電極と、ホール電圧出力電極と、第2の制御電流供給電極とが第2の方向と垂直な第1の方向に延びる直線上にこの順に配置された構成となっていることにより、例えば、以下のようにして、スピニングカレント法により、オフセットキャンセルを行うことができる。
すなわち、中央の電極セットの第1及び第2の制御電流供給電極と両端に位置する二つの電極セットそれぞれの第1及び第2の制御電流供給電極との間に一方向と反対方向に電流を供給したときに、端から2番目の電極セットのホール電圧出力電極と当該端から4番目の電極セットのホール電圧出力電極との間に発生する一方向と反対方向の電流それぞれに対応する電圧を二つの出力電圧として得、さらに、端から2番目の電極セットの第1及び第2の制御電流供給電極と当該端から4番目の電極セットの第1及び第2の制御電流供給電極との間に一方向と反対方向に電流を供給したときに、中央の電極セットのホール電圧出力電極と両端に位置する二つの電極セットのホール電圧出力電極との間に発生する一方向と反対方向の電流それぞれに対応する電圧を二つの出力電圧として得ることができる。こうして得られた四つの出力電圧を加減算することにより、オフセット電圧を除去することが可能となる。
このように、高感度且つオフセットキャンセルが可能な縦型ホール素子を有する半導体装置を提供することができる。
(a)は、本発明の第1の実施形態の縦型ホール素子を有する半導体装置の平面図であり、(b)は、(a)のL−L’線に沿った断面図、(c)は、(a)のM−M’線に沿った断面図である。 (a)は、図1(a)のN−N’線に沿った断面図、(b)は、本発明の第1の実施形態の縦型ホール素子を有する半導体装置に電流を流した場合に流れる電流の様子の一例を表した模式図である。 (a)は、図1(a)のO−O’線に沿った断面図、(b)は、本発明の第1の実施形態の縦型ホール素子を有する半導体装置に電流を流した場合に、(a)の断面図に流れる電流を含む電流の流れる様子の別のの例を表した模式図である。 本発明の第1の実施形態の縦型ホール素子を有する半導体装置の変形例を示す図であり、(a)は、図2(a)に対応した断面図であり、(b)は、図3(a)に対応した断面図である。 (a)は、本発明の第2の実施形態の縦型ホール素子を有する半導体装置の平面図であり、(b)は、(a)のL2−L2’線に沿った断面図、(c)は、(a)のM2−M2’線に沿った断面図である。である。
以下、図面を参照しながら本発明を実施するための形態について詳細に説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態の縦型ホール素子100を有する半導体装置を説明するための図であり、図1(a)は、平面図、図1(b)は、図1(a)のL−L’線に沿った断面図、(c)は、(a)のM−M’線に沿った断面図である。
図1に示すように、本実施形態の半導体装置は、P型(第1導電型)の半導体基板10と、半導体基板10上に設けられた縦型ホール素子100と、縦型ホール素子100の周囲を取り囲むように設けられたP型の素子分離拡散層70とを備えている。
縦型ホール素子100は、半導体基板10上に設けられたN型(第2導電型)の半導体層20と、N型半導体層20の表面に設けられ、X方向(「第2の方向」ともいう)に延びる直線上に順に並べられたN型の不純物領域からなる制御電流供給電極及びホール電圧出力電極をそれぞれ含む電極セットES1〜ES5と、電極セットES1〜ES5の内の隣接する電極セット間をそれぞれ分離するP型の電極分離拡散層51〜54とを備えて構成されている。
電極セットES1においては、制御電流供給電極311と、ホール電圧出力電極41と、制御電流供給電極312とがY方向(「第1の方向」ともいう)に延びる直線上にこの順に配置されている。
なお、制御電流供給電極311と制御電流供給電極312とには、動作時、同一の電圧が印加されて一つの制御電流供給電極31として機能するため、以下の説明では、まとめて制御電流供給電極31とも呼ぶ。
制御電流供給電極31は、図1(b)及び(c)に示すように、ホール電圧出力電極41及び電極分離拡散層51〜54のいずれの深さよりも深く形成されている。
また、制御電流供給電極31の濃度とホール電圧出力電極41の濃度とは、略同等である。
電極セットES2〜ES5については、いずれも電極セットES1と同一の構成を有しているため、詳細な説明は省略する。
さらに、縦型ホール素子100においては、N型半導体層20の表面の制御電流供給電極電極31〜35及びホール電圧出力電極41〜45が設けられている領域を除く領域を覆うように、絶縁膜として、例えばSiO2膜60が設けられている。これにより、N型半導体層20表面において、半導体基板10と平行に流れる電流を抑制することができる。
素子分離拡散層70は、N型半導体層20の底よりも深く、P型の半導体基板10に達するように形成されている。これにより、縦型ホール素子100を半導体基板10上の他の領域(図示せず)から電気的に分離している。
なお、本縦型ホール素子100において、P型電極分離拡散層51〜54は、例えば、N型半導体層20内にP型の不純物を選択的に拡散することにより形成される。
また、駆動電流供給電極31〜35及びホール電圧出力電極41〜45は、例えば、以下のようにして形成される。
まず、P型電極分離拡散層51〜54形成後に、P型電極分離拡散層51〜54上を覆い、駆動電流供給電極31〜35及びホール電圧出力電極41〜45を形成する領域を残すように、SiO2膜60を例えばLOCOS法により形成し、これをマスクとしてN型不純物を導入することにより、ホール電圧出力電極41〜45が形成される。このとき、駆動電流供給電極31〜35を形成する領域にもホール電圧出力電極41〜45と同じ深さのN型の不純物領域が形成される。ここで、ホール電圧出力電極41〜45の深さは、P型電極分離拡散層51〜54の深さより浅くなるように形成される。
続いて、駆動電流供給電極31〜35を形成する領域に開口を有し、ホール電圧出力電極41〜45上を覆うレジストを形成し、これをマスクとしてN型不純物を深く導入することにより、駆動電流供給電極31〜35が形成される。
次に、本実施形態の半導体装置における縦型ホール素子100において、半導体基板10と平行な方向の磁界成分を検知する原理について、図2及び図3を用いて説明する。
図2(a)は、図1(a)のN−N’線に沿った断面図であり、図2(b)は、本実施形態の縦型ホール素子100において、駆動電流供給電極33から駆動電流供給電極31及び35へ電流が流れるように、駆動電流供給電極31、33及び35に駆動電流を供給したときに流れる電流のうち、ホール電圧出力電極42と44の下部及びその近辺に流れる電流の様子を模式的に表した図である。
磁界は、半導体基板10と平行な方向に、図2(a)において、紙面の奥側から手前側へかかっているものとする。
駆動電流供給電極33から駆動電流供給電極31及び35へ電流が流れるように駆動電流供給電極31、33及び35に駆動電流を供給すると、電流は、磁気感受部となるN型半導体層20において、駆動電流供給電極33(331、332)から駆動電流供給電極31(311、312)及び35(351、352)へ向かって、それぞれ半導体基板10と平行な方向に流れる。
このとき、ホール電圧出力電極42と44の下部及びその近辺においては、電流は、図2(a)に点線で示しているP型電極分離拡散層51〜54の底部から、駆動電流供給電極31、33、35の底部までの間の領域に亘って流れることとなる。すなわち、電流は、深さ方向に幅広く流れることとなる。
さらに図2(b)を参照して説明すると、駆動電流供給電極33から駆動電流供給電極31及び35へ電流が流れるように駆動電流を供給した場合、電流は、駆動電流供給電極331から311へ、331から312へ、332から311へ、332から312へ、及び駆動電流供給電極331から351へ、331から352へ、332から351へ、332から352へと流れる。これら各方向に流れる電流成分のうち、主に、ホール電圧出力電極42と44それぞれの下部及びその近辺に流れる図2(b)に破線矢印IP1で示すような電流成分に対し、磁界の作用により、電流と磁界の双方に垂直な方向に起電力が発生する。
詳細には、駆動電流供給電極33から31へ向かって半導体基板10と平行な方向に流れる電流に対しては、半導体基板10からホール電圧出力電極42へ向かう方向(上方向)に、駆動電流供給電極33から35へ向かって半導体基板10と平行な方向に流れる電流に対しては、ホール電圧出力電極44から半導体基板10へ向かう方向(下方向)にそれぞれローレンツ力が発生する。
これにより、ホール電圧出力電極42と44との間に電位差が生じ、この電位差によって磁界を検知することができる。
また、電流を流す方向を逆方向にした場合、つまり、制御電流供給電極31及び35から制御電流供給電極33へ電流が流れるように駆動電流を供給した場合にも、上記と同様にして、磁界を検知することができる。
すなわち、主に、図2(b)の破線矢印IP1と反対方向に流れる電流成分に対し、磁界の作用により、電流と磁界の双方に垂直な方向に起電力が発生し、これにより、ホール電圧出力電極42と44との間に、図2(b)の場合と反対の電位差が生じ、この電位差によって、磁界を検知することができる。
図3(a)は、図1(a)のO−O’線に沿った断面図であり、図3(b)は、本実施形態の縦型ホール素子100において、駆動電流供給電極32から駆動電流供給電極34へ電流が流れるように、駆動電流供給電極32及び34に駆動電流を供給したときに流れる電流のうち、ホール電圧出力電極43の下部及びその近辺に流れる電流の様子を模式的に表した図である。
磁界は、半導体基板10と平行な方向に、図3(a)において、紙面の奥側から手前側へかかっているものとする。
また、ホール電圧出力電極41、45は、いずれも基準電圧に接続されているものとする。
駆動電流供給電極32から駆動電流供給電極34へ電流が流れるように駆動電流供給電極32及び34に駆動電流を供給すると、電流は、磁気感受部となるN型半導体層20において、駆動電流供給電極32(321、322)から駆動電流供給電極34(341、342)へ向かって、半導体基板10と平行な方向に下部を流れる。
このとき、ホール電圧出力電極43のの下部及びその近辺においては、電流は、図3(a)に点線で示しているP型電極分離拡散層52、53の底部から、駆動電流供給電極32、34の底部までの間の領域に亘って流れることとなる。すなわち、電流は、深さ方向に幅広く流れることとなる。
さらに図3(b)を参照して説明すると、駆動電流供給電極32から駆動電流供給電極34へ電流が流れるように駆動電流を供給した場合、電流は、駆動電流供給電極321から341へ、321から342へ、322から341へ、322から342へと流れる。これら各方向に流れる電流成分のうち、主に、ホール電圧出力電極43の下部及びその近辺に流れる図3(b)に破線矢印IP2で示すような電流成分に対し、磁界の作用により、電流と磁界の双方に垂直な方向に起電力が発生する。
詳細には、駆動電流供給電極32から34へ向かって半導体基板10と平行な方向に流れる電流に対しては、ホール電圧出力電極43から半導体基板10へ向かう方向(下方向)にローレンツ力が発生する。
これにより、ホール電圧出力電極43とホール電圧出力電極41及び45との間に電位差が生じ、この電位差によって磁界を検知することができる。
また、電流を流す方向を逆方向にした場合、つまり、制御電流供給電極34から制御電流供給電極32へ電流が流れるように駆動電流を供給した場合にも、上記と同様にして、磁界を検知することができる。
すなわち、主に、図3(b)の破線矢印IP2と反対方向に流れる電流成分に対し、磁界の作用により、電流と磁界の双方に垂直な方向に起電力が発生し、これにより、ホール電圧出力電極43とホール電圧出力電極41及び45との間に、図3(b)の場合と反対の電位差が生じ、この電位差によって、磁界を検知することができる。
このように、本実施形態によれば、駆動電流供給電極33と駆動電流供給電極31及び35へ電流との間に電流を流した場合にも、駆動電流供給電極32と駆動電流供給電極34との間に電流を流した場合にも、半導体基板10と平行な方向に流れる電流の深さ方向における幅を広くすることができる。
ホール素子の磁気感度は、流れる電流の幅に比例することから、本実施形態によれば、高い磁気感度を得ることが可能となる。このため、N型半導体層20の厚さは、厚いほど好ましい。
なお、本実施形態においては、図2(a)及び図3(a)に破線で示した領域全体に亘って電流が均一に流れることが望ましい。そのため、N型半導体層20は、濃度分布が一定であることが好ましい。N型半導体層20の濃度分布を一定にするには、例えば、N型半導体層20をエピタキシャル層とすることで実現できる。
さらに、ホール素子の磁気感度は、移動度にも比例して高くなることが知られていることから、磁気感受部であるN型半導体層20の濃度は低いほど好ましく、例えば、1×1015〜1×1017atoms/cm3程度であることが好ましい。
以上のとおり、本実施形態によれば、磁気感度を高くすることが可能となる。
次に、本実施形態の縦型ホール素子100を有する半導体装置において、スピニングカレント法によりオフセット電圧を除去する方法について説明する。
まず、図2を用いて説明したように、駆動電流供給電極33から駆動電流供給電極31及び35へ電流が流れるように駆動電流を供給することにより、ホール電圧出力電極42と44との間に生じた電圧を出力電圧Vout1として得る。また、電流を流す方向を逆方向にする、すなわち、制御電流供給電極31及び35から制御電流供給電極33へ電流が流れるように駆動電流を供給することにより、ホール電圧出力電極42と44との間に生じた電圧を出力電圧Vout2として得る。
次に、図3を用いて説明したように、制御電流供給電極32から制御電流供給電極34へ電流が流れるように駆動電流を供給することにより、ホール電圧出力電極43とホール電圧出力電極41及び45との間の電圧を出力電圧Vout3として得る。また、電流を流す方向を逆方向にする、すなわち、制御電流供給電極34から制御電流供給電極32へ電流が流れるように駆動電流を供給することにより、ホール電圧出力電極43とホール電圧出力電極41及び45との間の電圧を出力電圧Vout4として得る。
そして、これら出力電圧Vout1〜Vout4を加減算することにより、オフセット電圧を除去することができる。
このように、本実施形態によれば、制御電流供給電極間に流す電流の幅を広くすることができ、これにより、縦型ホール素子100の磁気感度を向上させることが可能となるとともに、スピニングカレント法によるオフセットキャンセルを行うことも可能となる。
したがって、本実施形態の縦型ホール素子100を用いることにより、高精度な磁気センサを提供することが可能となる。
次に、図4に、本実施形態の縦型ホール素子100の変形例を示す。図4(a)は、図2(a)の断面図に対応した図であり、図4(b)は、図3(a)の断面図に対応した図である。
図4(a)及び(b)に示すように、本変形例では、駆動電流供給電極31〜35の深さをN型半導体層20の深さと略同等としている。これにより、電流が半導体層20と半導体基板との界面付近まで流れられるようになり、図2(a)及び図3(a)に示す例よりも、半導体基板と平行な方向に流れる電流の深さ方向における幅を広くすることができる。
また、本変形例では、電極分離拡散層51〜54の深さをホール電圧出力電極41〜45の深さと略同等としている。これにより、電流がホール電圧出力電極42〜44の近傍まで流れられるようになり、電流の深さ方向における幅をさらに広くすることができる。
このように、駆動電流供給電極31〜35は、半導体層20の厚さの範囲内で深いほど好ましく、電極分離拡散層51〜54は、各電極間を分離できる範囲において浅いほど好ましい。
このように、本変形例によれば、磁気感度をさらに向上させることが可能となる。
[第2の実施形態]
上記第1の実施形態においては、制御電流供給電極31〜35の濃度がホール電圧出力電極41〜45の濃度と略同等であり、深さが異なる例を示した。
本実施形態では、制御電流供給電極を上記第1の実施形態の制御電流供給電極とは異なる構成とした例について説明する。
説明をわかりやすくするために、図1に示す第1の実施形態の縦型ホール素子100において、制御電流供給電極31〜35を本実施形態による構成の制御電流供給電極に置き換えた例を説明する。
図5は、本発明の第2の実施形態の縦型ホール素子200を有する半導体装置を説明するための図であり、図5(a)は、平面図、図5(b)は、図5(a)のL2−L2’線に沿った断面図、図5(c)は、図5(a)のM2−M2’線に沿った断面図である。
なお、図1に示す縦型ホール素子100を有する半導体装置と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
図5(b)に示すように、縦型ホール素子200においては、駆動電流供給電極311〜351は、それぞれ、N型不純物層311a及び311b、N型不純物層321a及び321b、N型不純物層331a及び331b、N型不純物層341a及び341b、N型不純物層351a及び351bによって構成されている。図示しないが、駆動電流供給電極312〜352も同様である。
N型不純物層311a〜351aは、N型不純物層311b〜351bの表面に設けられ、ホール電圧出力電極41(及び42〜45)と略同一濃度且つ略同一深さを有している。
N型不純物層311b〜351bは、ホール電圧出力電極41(及び42〜45)及び電極分離拡散層51〜54のいずれの深さよりも深く形成されている。
また、N型不純物層311b〜351bは、N型不純物層311a〜351aよりも濃度が低く、且つ広い幅を有している。
一方、P型素子分離拡散層70によって縦型ホール素子200と電気的に分離された半導体基板10上の他の領域(図示せず)には、縦型ホール素子200からの出力信号を処理する、あるいは縦型ホール素子200へ信号を供給するための回路を構成するトランジスタ等の素子が設けられる。かかる素子を形成するために、当該領域の少なくとも一部には、Nウェルが形成される。
したがって、N型不純物層311b〜351b(及び312b〜352b)は、上記Nウェルと共通の工程で形成することができる。これにより、当該Nウェルは、N型不純物層311b〜351b(及び312b〜352b)と略同一の深さ及び略同一の濃度分布を有することとなる。
このように、本実施形態によれば、製造プロセスを増加させることなく、N型不純物層311a〜351a(及び312a〜352a)及びN型不純物層311b〜351b(及び312b〜352b)からなる駆動電流供給電極31〜35を形成することができる。
なお、本実施形態における駆動電流供給電極31〜35も、電流の深さ方向における幅をさらに広くするために、図4に示した第1の実施形態の縦型ホール素子100の変形例における駆動電流供給電極31〜35と同様、深いほど好ましい。この場合、N型不純物層311a〜351a(及び312a〜352a)の深さは変えずに、N型不純物層311b〜351b(及び312b〜352b)の深さを深くすることが好ましい。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記実施形態においては、第1導電型をP型、第2導電型をN型として説明したが、導電型を入れ替えて、第1導電型をN型、第2導電型をP型としても構わない。
また、上記実施形態においては、縦型ホール素子100及び200がそれぞれ5つの駆動電流供給電極31〜35及び5つのホール電圧出力電極41〜45を備える例を示したが、スピニングカレント法は、駆動電流供給電極とホール電圧出力電極の数はそれぞれ5つに限らず、それぞれ5つ以上の電極があれば実施することが可能である。
10 半導体基板
20 N型半導体層
31、32、33、34、35 駆動電流供給電極
41、42、43、44、45 ホール電圧出力電極
51、52、53、54 電極分離拡散層
60 絶縁膜
70 素子分離拡散層
100、200 縦型ホール素子

Claims (9)

  1. 第1導電型の半導体基板と、
    前記半導体基板上に設けられ、前記半導体基板と平行な方向に電流を流すことにより前記半導体基板の表面と平行な磁界成分を検知すると、前記半導体基板の表面と垂直な方向に起電力を発生させる縦型ホール素子とを有する半導体装置であって、
    前記縦型ホール素子は、
    前記半導体基板上に設けられた第2導電型の半導体層と、
    前記半導体層の表面において、第1の制御電流供給電極と、ホール電圧出力電極と、第2の制御電流供給電極とが第1の方向に延びる直線上にこの順に配置された第1の電極セットと、
    前記第1の電極セットと同一の構成を有し、前記第1の方向に垂直な第2の方向に伸びる直線上に前記第1の電極セットに並んで設けられた第2乃至第5の電極セットと、
    前記半導体層の表面において、前記第1乃至第5の電極セットの内の隣接する電極セット間をそれぞれ分離するように設けられた四つの第1導電型の電極分離拡散層とを備え、
    前記ホール電圧出力電極は、第1の深さを有し、
    前記第1及び第2の制御電流供給電極は、前記半導体層に対する面の全域で前記半導体層と接触し、前記第1の深さ及び前記電極分離拡散層の深さよりも深い第2の深さを有していることを特徴とする半導体装置。
  2. 前記制御電流供給電極の濃度は、前記ホール電圧出力電極の濃度と略同等であることを特徴とする請求項1に記載の半導体装置。
  3. 前記制御電流供給電極は、前記第2の深さを有する第2導電型の第1の不純物層と、第1の不純物層の表面に設けられ、前記第1の深さを有し、前記第1の不純物層よりも高濃度の第2の不純物層とを含むことを特徴とする請求項1に記載の半導体装置。
  4. 前記第2の不純物層の濃度は、前記ホール電圧出力電極の濃度と略同等であることを特徴とする請求項3に記載の半導体装置。
  5. 前記電極分離拡散層の深さは、前記第1の深さと略同等であることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
  6. 前記制御電流供給電極の深さは、前記半導体層と略同等であることを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置。
  7. 前記半導体層は、エピタキシャル層であることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。
  8. 前記半導体層および前記電極分離拡散層の表面は、前記第1及び第2の制御電流供給電極及び前記ホール電圧出力電極が設けられている領域を除いて絶縁膜で覆われていることを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。
  9. 前記縦型ホール素子を囲み、前記縦型ホール素子を周囲から電気的に分離する第1導電型の素子分離拡散層と、
    前記素子分離拡散層の周囲に設けられ、前記縦型ホール素子からの出力信号を処理する、あるいは前記縦型ホール素子へ信号を供給するための回路を構成する素子が形成された素子形成領域とをさらに備え、
    前記素子形成領域は、第2導電型のウェルを有し、
    前記ウェルは、前記第1の不純物層と略同等の深さ及び略同等の濃度分布を有していることを特徴とする請求項3又は4に記載の半導体装置。
JP2017039669A 2017-03-02 2017-03-02 半導体装置 Active JP6824070B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017039669A JP6824070B2 (ja) 2017-03-02 2017-03-02 半導体装置
TW107100795A TW201833579A (zh) 2017-03-02 2018-01-09 半導體裝置
KR1020180008612A KR20200067234A (ko) 2017-03-02 2018-01-24 반도체 장치
CN201810078228.0A CN108539011A (zh) 2017-03-02 2018-01-26 半导体装置
EP18155988.1A EP3373350B1 (en) 2017-03-02 2018-02-09 Semiconductor device
US15/901,480 US10615333B2 (en) 2017-03-02 2018-02-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017039669A JP6824070B2 (ja) 2017-03-02 2017-03-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2018147968A JP2018147968A (ja) 2018-09-20
JP6824070B2 true JP6824070B2 (ja) 2021-02-03

Family

ID=61189293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017039669A Active JP6824070B2 (ja) 2017-03-02 2017-03-02 半導体装置

Country Status (6)

Country Link
US (1) US10615333B2 (ja)
EP (1) EP3373350B1 (ja)
JP (1) JP6824070B2 (ja)
KR (1) KR20200067234A (ja)
CN (1) CN108539011A (ja)
TW (1) TW201833579A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184439A (ja) * 2020-05-22 2021-12-02 ローム株式会社 ホール素子、および電子部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4674578B2 (ja) * 2006-01-13 2011-04-20 株式会社デンソー 磁気センサ及び磁気検出方法
US7647071B2 (en) * 2007-03-29 2010-01-12 Broadcom Corporation Communication devices with integrated gyrators and methods for use therewith
CH699933A1 (de) * 2008-11-28 2010-05-31 Melexis Technologies Sa Vertikaler Hallsensor.
US8896303B2 (en) * 2011-02-08 2014-11-25 Infineon Technologies Ag Low offset vertical Hall device and current spinning method
US9548443B2 (en) * 2013-01-29 2017-01-17 Allegro Microsystems, Llc Vertical Hall Effect element with improved sensitivity
DE102013018370A1 (de) * 2013-10-29 2015-04-30 Micronas Gmbh Hallsensorvorrichtung
KR102103608B1 (ko) * 2014-07-16 2020-04-23 매그나칩 반도체 유한회사 수직형 홀 센서, 홀 센서 모듈 및 그 제조 방법
US9599682B2 (en) * 2014-11-26 2017-03-21 Sii Semiconductor Corporation Vertical hall element
US9714991B2 (en) * 2015-03-18 2017-07-25 The United States Of America, As Represented By The Secretary Of Commerce Susceptometer and process for determining magnetic susceptibility

Also Published As

Publication number Publication date
EP3373350A1 (en) 2018-09-12
KR20200067234A (ko) 2020-06-12
JP2018147968A (ja) 2018-09-20
US20180254407A1 (en) 2018-09-06
US10615333B2 (en) 2020-04-07
EP3373350B1 (en) 2019-10-16
CN108539011A (zh) 2018-09-14
TW201833579A (zh) 2018-09-16

Similar Documents

Publication Publication Date Title
TWI728196B (zh) 半導體裝置
JP6962693B2 (ja) 半導体装置
JP6824070B2 (ja) 半導体装置
KR20160063262A (ko) 종형 홀 소자
JP6910150B2 (ja) 半導体装置
CN108574040B (zh) 半导体装置
JP7133968B2 (ja) 半導体装置
US20230026157A1 (en) Semiconductor device and manufacturing method thereof
JP6865579B2 (ja) 半導体装置
EP3570338B1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210112

R150 Certificate of patent or registration of utility model

Ref document number: 6824070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350