JP2018147968A

JP2018147968A - 半導体装置

Info

Publication number: JP2018147968A
Application number: JP2017039669A
Authority: JP
Inventors: 孝明飛岡; Takaaki Tobioka
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2017-03-02
Filing date: 2017-03-02
Publication date: 2018-09-20
Anticipated expiration: 2037-03-02
Also published as: EP3373350A1; JP6824070B2; CN108539011A; TW201833579A; US20180254407A1; US10615333B2; EP3373350B1; KR20200067234A

Abstract

【課題】高感度且つオフセットキャンセルが可能な縦型ホール素子を提供する。
【解決手段】第１導電型の半導体基板上に設けられた第２導電型の半導体層と、半導体層の表面において、第１の制御電流供給電極と、ホール電圧出力電極と、第２の制御電流供給電極とが第１の方向に延びる直線上にこの順に配置された第１の電極セットと、第１の電極セットと同一の構成を有し、第１の方向に垂直な第２の方向に伸びる直線上に第１の電極セットに並んで設けられた第２乃至第５の電極セットと、半導体層の表面において第１乃至第５の電極セットの内の隣接する電極セット間をそれぞれ分離するように設けられた四つの第１導電型の電極分離拡散層とを備え、ホール電圧出力電極は、第１の深さを有し、第１及び第２の制御電流供給電極は、第１の深さ及び電極分離拡散層の深さよりも深い第２の深さを有している。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、水平方向の磁界を検知する縦型ホール素子を有する半導体装置に関する。

ホール素子は、磁気センサとして非接触での位置検知や角度検知が可能であることから様々な用途に用いられている。中でも半導体基板表面に対して垂直な磁界成分（垂直磁場）を検知する横型ホール素子を用いた磁気センサが一般に良く知られているが、基板の表面に対して平行な磁界成分（水平磁場）を検知する縦型ホール素子を用いた磁気センサも各種提案されている。

縦型ホール素子では、基板に垂直な方向へ流れる電流と基板に平行な方向へ流れる電流との両方を利用して、水平磁場を検出するのが一般的である。
これに対し、近年では、例えば特許文献１のように、基板に垂直な方向へ流れる電流を低減し、基板に平行な方向へ流れる電流を多くして、これを積極的に利用し、水平磁場を検知する縦型ホール素子が提案されている。

特許文献１に開示された縦型ホール素子は、半導体基板に形成されたトレンチと、トレンチの内側面に形成された絶縁膜と、絶縁膜を介してトレンチ内に埋め込まれた導電体と、トレンチの底部に導電体と接続されて形成された濃度の高いコンタクト領域とを備えて構成されている。そして、トレンチ内に埋め込まれた導電体とコンタクト領域とが制御電流供給電極として機能する。

かかる構成では、二つの制御電流供給電極間に電流を供給すると、その電流は、トレンチ底部に設けられたコンタクト領域間に流れることとなる。したがって、基板表面と垂直な方向の電流成分をほぼ無くし、電流のほとんど全てを基板表面と平行な方向に流れるようにすることができる。

特許第５９６６０６０号明細書

しかしながら、特許文献１の構造では、以下のような問題が生じる。
上述のとおり、二つの制御電流供給電極間に電流を供給すると、電流のほぼ全てが基板表面と平行な方向に流れるが、この電流は、磁気感受部となる半導体基板内において、コンタクト領域間の最短経路となる部分に特に集中して流れることとなる。したがって、コンタクト領域より下の磁気感受部における基板裏面に近い領域には、電流がほとんど流れない状態となる。また、制御電流供給電極を構成する導電体が埋め込まれたトレンチの内側面には絶縁膜が形成されているため、電流は、二つのトレンチの側壁間の磁気感受部にもほとんど流れない。したがって、基板と平行な方向に流れる電流の基板の深さ方向における幅が狭くなる。

ホール素子の磁気感度は、流れる電流の幅に比例して高くなることが知られているが、特許文献１の構造では、上述のとおり、基板と平行な方向に流れる電流の幅が狭くなってしまうため、結果として、感度をあまり高くすることができないという問題がある。

また、ホール素子においては、磁界が印加されていないときでも、いわゆるオフセット電圧が出力されることが知られており、磁気センサとして用いる場合には、オフセット電圧を除去する必要がある。

オフセット電圧を除去する方法として知られているスピニングカレント法を用いて、縦型ホール素子においてオフセット電圧の除去（オフセットキャンセル）を行うには、直線上に並べられた複数の電極を、制御電流供給電極とホール電圧出力電極との役割を交互に入れ替えて使用できるようにし、且つ、電流を流す方向を切り替える必要がある。

しかし、特許文献１の構造では、制御電流供給電極は、上述のとおり、トレンチ内に絶縁膜を介して埋め込まれた導電体とその底部に接続されたコンタクト領域とから構成されている一方、ホール電圧出力電極は、半導体基板の表面に形成されたコンタクト領域により構成されている。

かかる構成では、制御電流供給電極とホール電圧出力電極との役割を交互に入れ替えて使用しようとすると、半導体基板の表面に形成されたコンタクト領域である二つの制御電流供給電極間には、トレンチ内に絶縁膜を介して埋め込まれた導電体とその底部に接続されたコンタクト領域とから構成されホール電圧出力電極のトレンチ部分が存在することになる。このトレンチの内側面には絶縁膜が形成されていることから、半導体基板の表面の制御電極間に電流を流そうとしても、トレンチ内の絶縁膜によって電流の流れが阻止されてしまう。したがって、特許文献１の構造では、スピニングカレント法によるオフセットキャンセルを行うことは非常に困難である。

したがって、本発明は、基板と平行な方向に流れる電流による感度を向上させるとともに、スピニングカレント法によるオフセットキャンセルが可能な縦型ホール素子を有する半導体装置を提供することを目的とする。

本発明の半導体装置は、第１導電型の半導体基板と、前記半導体基板上に設けられた縦型ホール素子とを有する半導体装置であって、前記縦型ホール素子は、前記半導体基板上に設けられた第２導電型の半導体層と、前記半導体層の表面において、第１の制御電流供給電極と、ホール電圧出力電極と、第２の制御電流供給電極とが第１の方向に延びる直線上にこの順に配置された第１の電極セットと、前記第１の電極セットと同一の構成を有し、前記第１の方向に垂直な第２の方向に伸びる直線上に前記第１の電極セットに並んで設けられた第２乃至第５の電極セットと、前記半導体層の表面において前記第１乃至第５の電極セットの内の隣接する電極セット間をそれぞれ分離するように設けられた四つの第１導電型の電極分離拡散層とを備え、前記ホール電圧出力電極は、第１の深さを有し、前記第１及び第２の制御電流供給電極は、前記第１の深さ及び前記電極分離拡散層の深さよりも深い第２の深さを有していることを特徴とする。

本発明によれば、第２導電型の半導体層中に、制御電流供給電極がホール電圧出力電極及び電極分離拡散層よりも深く設けられているため、二つの制御電流供給電極間に電流を流したとき、その電流は、基板と平行な方向に流れ、且つ半導体層内を深さ方向に幅広く、すなわち、電極分離拡散層の底部から駆動電流供給電極の底部までの間の領域全体に亘って流れることとなる。したがって、ホール素子の磁気感度を高くすることが可能となる。

また、第２の方向に延びる直線上に並んで設けられた第１乃至第５の電極セットの各々が、第１の制御電流供給電極と、ホール電圧出力電極と、第２の制御電流供給電極とが第２の方向と垂直な第１の方向に延びる直線上にこの順に配置された構成となっていることにより、例えば、以下のようにして、スピニングカレント法により、オフセットキャンセルを行うことができる。

すなわち、中央の電極セットの第１及び第２の制御電流供給電極と両端に位置する二つの電極セットそれぞれの第１及び第２の制御電流供給電極との間に一方向と反対方向に電流を供給したときに、端から２番目の電極セットのホール電圧出力電極と当該端から４番目の電極セットのホール電圧出力電極との間に発生する一方向と反対方向の電流それぞれに対応する電圧を二つの出力電圧として得、さらに、端から２番目の電極セットの第１及び第２の制御電流供給電極と当該端から４番目の電極セットの第１及び第２の制御電流供給電極との間に一方向と反対方向に電流を供給したときに、中央の電極セットのホール電圧出力電極と両端に位置する二つの電極セットのホール電圧出力電極との間に発生する一方向と反対方向の電流それぞれに対応する電圧を二つの出力電圧として得ることができる。こうして得られた四つの出力電圧を加減算することにより、オフセット電圧を除去することが可能となる。
このように、高感度且つオフセットキャンセルが可能な縦型ホール素子を有する半導体装置を提供することができる。

（ａ）は、本発明の第１の実施形態の縦型ホール素子を有する半導体装置の平面図であり、（ｂ）は、（ａ）のＬ−Ｌ’線に沿った断面図、（ｃ）は、（ａ）のＭ−Ｍ’線に沿った断面図である。（ａ）は、図１（ａ）のＮ−Ｎ’線に沿った断面図、（ｂ）は、本発明の第１の実施形態の縦型ホール素子を有する半導体装置に電流を流した場合に流れる電流の様子の一例を表した模式図である。（ａ）は、図１（ａ）のＯ−Ｏ’線に沿った断面図、（ｂ）は、本発明の第１の実施形態の縦型ホール素子を有する半導体装置に電流を流した場合に、（ａ）の断面図に流れる電流を含む電流の流れる様子の別のの例を表した模式図である。本発明の第１の実施形態の縦型ホール素子を有する半導体装置の変形例を示す図であり、（ａ）は、図２（ａ）に対応した断面図であり、（ｂ）は、図３（ａ）に対応した断面図である。（ａ）は、本発明の第２の実施形態の縦型ホール素子を有する半導体装置の平面図であり、（ｂ）は、（ａ）のＬ２−Ｌ２’線に沿った断面図、（ｃ）は、（ａ）のＭ２−Ｍ２’線に沿った断面図である。である。

以下、図面を参照しながら本発明を実施するための形態について詳細に説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態の縦型ホール素子１００を有する半導体装置を説明するための図であり、図１（ａ）は、平面図、図１（ｂ）は、図１（ａ）のＬ−Ｌ’線に沿った断面図、（ｃ）は、（ａ）のＭ−Ｍ’線に沿った断面図である。

図１に示すように、本実施形態の半導体装置は、Ｐ型（第１導電型）の半導体基板１０と、半導体基板１０上に設けられた縦型ホール素子１００と、縦型ホール素子１００の周囲を取り囲むように設けられたＰ型の素子分離拡散層７０とを備えている。

縦型ホール素子１００は、半導体基板１０上に設けられたＮ型（第２導電型）の半導体層２０と、Ｎ型半導体層２０の表面に設けられ、Ｘ方向（「第２の方向」ともいう）に延びる直線上に順に並べられたＮ型の不純物領域からなる制御電流供給電極及びホール電圧出力電極をそれぞれ含む電極セットＥＳ１〜ＥＳ５と、電極セットＥＳ１〜ＥＳ５の内の隣接する電極セット間をそれぞれ分離するＰ型の電極分離拡散層５１〜５４とを備えて構成されている。

電極セットＥＳ１においては、制御電流供給電極３１₁と、ホール電圧出力電極４１と、制御電流供給電極３１₂とがＹ方向（「第１の方向」ともいう）に延びる直線上にこの順に配置されている。

なお、制御電流供給電極３１₁と制御電流供給電極３１₂とには、動作時、同一の電圧が印加されて一つの制御電流供給電極３１として機能するため、以下の説明では、まとめて制御電流供給電極３１とも呼ぶ。

制御電流供給電極３１は、図１（ｂ）及び（ｃ）に示すように、ホール電圧出力電極４１及び電極分離拡散層５１〜５４のいずれの深さよりも深く形成されている。
また、制御電流供給電極３１の濃度とホール電圧出力電極４１の濃度とは、略同等である。
電極セットＥＳ２〜ＥＳ５については、いずれも電極セットＥＳ１と同一の構成を有しているため、詳細な説明は省略する。

さらに、縦型ホール素子１００においては、Ｎ型半導体層２０の表面の制御電流供給電極電極３１〜３５及びホール電圧出力電極４１〜４５が設けられている領域を除く領域を覆うように、絶縁膜として、例えばＳｉＯ₂膜６０が設けられている。これにより、Ｎ型半導体層２０表面において、半導体基板１０と平行に流れる電流を抑制することができる。

素子分離拡散層７０は、Ｎ型半導体層２０の底よりも深く、Ｐ型の半導体基板１０に達するように形成されている。これにより、縦型ホール素子１００を半導体基板１０上の他の領域（図示せず）から電気的に分離している。

なお、本縦型ホール素子１００において、Ｐ型電極分離拡散層５１〜５４は、例えば、Ｎ型半導体層２０内にＰ型の不純物を選択的に拡散することにより形成される。
また、駆動電流供給電極３１〜３５及びホール電圧出力電極４１〜４５は、例えば、以下のようにして形成される。

まず、Ｐ型電極分離拡散層５１〜５４形成後に、Ｐ型電極分離拡散層５１〜５４上を覆い、駆動電流供給電極３１〜３５及びホール電圧出力電極４１〜４５を形成する領域を残すように、ＳｉＯ₂膜６０を例えばＬＯＣＯＳ法により形成し、これをマスクとしてＮ型不純物を導入することにより、ホール電圧出力電極４１〜４５が形成される。このとき、駆動電流供給電極３１〜３５を形成する領域にもホール電圧出力電極４１〜４５と同じ深さのＮ型の不純物領域が形成される。ここで、ホール電圧出力電極４１〜４５の深さは、Ｐ型電極分離拡散層５１〜５４の深さより浅くなるように形成される。

続いて、駆動電流供給電極３１〜３５を形成する領域に開口を有し、ホール電圧出力電極４１〜４５上を覆うレジストを形成し、これをマスクとしてＮ型不純物を深く導入することにより、駆動電流供給電極３１〜３５が形成される。

次に、本実施形態の半導体装置における縦型ホール素子１００において、半導体基板１０と平行な方向の磁界成分を検知する原理について、図２及び図３を用いて説明する。

図２（ａ）は、図１（ａ）のＮ−Ｎ’線に沿った断面図であり、図２（ｂ）は、本実施形態の縦型ホール素子１００において、駆動電流供給電極３３から駆動電流供給電極３１及び３５へ電流が流れるように、駆動電流供給電極３１、３３及び３５に駆動電流を供給したときに流れる電流のうち、ホール電圧出力電極４２と４４の下部及びその近辺に流れる電流の様子を模式的に表した図である。
磁界は、半導体基板１０と平行な方向に、図２（ａ）において、紙面の奥側から手前側へかかっているものとする。

駆動電流供給電極３３から駆動電流供給電極３１及び３５へ電流が流れるように駆動電流供給電極３１、３３及び３５に駆動電流を供給すると、電流は、磁気感受部となるＮ型半導体層２０において、駆動電流供給電極３３（３３₁、３３₂）から駆動電流供給電極３１（３１₁、３１₂）及び３５（３５₁、３５₂）へ向かって、それぞれ半導体基板１０と平行な方向に流れる。

このとき、ホール電圧出力電極４２と４４の下部及びその近辺においては、電流は、図２（ａ）に点線で示しているＰ型電極分離拡散層５１〜５４の底部から、駆動電流供給電極３１、３３、３５の底部までの間の領域に亘って流れることとなる。すなわち、電流は、深さ方向に幅広く流れることとなる。

さらに図２（ｂ）を参照して説明すると、駆動電流供給電極３３から駆動電流供給電極３１及び３５へ電流が流れるように駆動電流を供給した場合、電流は、駆動電流供給電極３３₁から３１₁へ、３３₁から３１₂へ、３３₂から３１₁へ、３３₂から３１₂へ、及び駆動電流供給電極３３₁から３５₁へ、３３₁から３５₂へ、３３₂から３５₁へ、３３₂から３５₂へと流れる。これら各方向に流れる電流成分のうち、主に、ホール電圧出力電極４２と４４それぞれの下部及びその近辺に流れる図２（ｂ）に破線矢印ＩＰ１で示すような電流成分に対し、磁界の作用により、電流と磁界の双方に垂直な方向に起電力が発生する。

詳細には、駆動電流供給電極３３から３１へ向かって半導体基板１０と平行な方向に流れる電流に対しては、半導体基板１０からホール電圧出力電極４２へ向かう方向（上方向）に、駆動電流供給電極３３から３５へ向かって半導体基板１０と平行な方向に流れる電流に対しては、ホール電圧出力電極４４から半導体基板１０へ向かう方向（下方向）にそれぞれローレンツ力が発生する。
これにより、ホール電圧出力電極４２と４４との間に電位差が生じ、この電位差によって磁界を検知することができる。

また、電流を流す方向を逆方向にした場合、つまり、制御電流供給電極３１及び３５から制御電流供給電極３３へ電流が流れるように駆動電流を供給した場合にも、上記と同様にして、磁界を検知することができる。

すなわち、主に、図２（ｂ）の破線矢印ＩＰ１と反対方向に流れる電流成分に対し、磁界の作用により、電流と磁界の双方に垂直な方向に起電力が発生し、これにより、ホール電圧出力電極４２と４４との間に、図２（ｂ）の場合と反対の電位差が生じ、この電位差によって、磁界を検知することができる。

図３（ａ）は、図１（ａ）のＯ−Ｏ’線に沿った断面図であり、図３（ｂ）は、本実施形態の縦型ホール素子１００において、駆動電流供給電極３２から駆動電流供給電極３４へ電流が流れるように、駆動電流供給電極３２及び３４に駆動電流を供給したときに流れる電流のうち、ホール電圧出力電極４３の下部及びその近辺に流れる電流の様子を模式的に表した図である。

磁界は、半導体基板１０と平行な方向に、図３（ａ）において、紙面の奥側から手前側へかかっているものとする。
また、ホール電圧出力電極４１、４５は、いずれも基準電圧に接続されているものとする。

駆動電流供給電極３２から駆動電流供給電極３４へ電流が流れるように駆動電流供給電極３２及び３４に駆動電流を供給すると、電流は、磁気感受部となるＮ型半導体層２０において、駆動電流供給電極３２（３２₁、３２₂）から駆動電流供給電極３４（３４₁、３４₂）へ向かって、半導体基板１０と平行な方向に下部を流れる。

このとき、ホール電圧出力電極４３のの下部及びその近辺においては、電流は、図３（ａ）に点線で示しているＰ型電極分離拡散層５２、５３の底部から、駆動電流供給電極３２、３４の底部までの間の領域に亘って流れることとなる。すなわち、電流は、深さ方向に幅広く流れることとなる。

さらに図３（ｂ）を参照して説明すると、駆動電流供給電極３２から駆動電流供給電極３４へ電流が流れるように駆動電流を供給した場合、電流は、駆動電流供給電極３２₁から３４₁へ、３２₁から３４₂へ、３２₂から３４₁へ、３２₂から３４₂へと流れる。これら各方向に流れる電流成分のうち、主に、ホール電圧出力電極４３の下部及びその近辺に流れる図３（ｂ）に破線矢印ＩＰ２で示すような電流成分に対し、磁界の作用により、電流と磁界の双方に垂直な方向に起電力が発生する。

詳細には、駆動電流供給電極３２から３４へ向かって半導体基板１０と平行な方向に流れる電流に対しては、ホール電圧出力電極４３から半導体基板１０へ向かう方向（下方向）にローレンツ力が発生する。
これにより、ホール電圧出力電極４３とホール電圧出力電極４１及び４５との間に電位差が生じ、この電位差によって磁界を検知することができる。

また、電流を流す方向を逆方向にした場合、つまり、制御電流供給電極３４から制御電流供給電極３２へ電流が流れるように駆動電流を供給した場合にも、上記と同様にして、磁界を検知することができる。

すなわち、主に、図３（ｂ）の破線矢印ＩＰ２と反対方向に流れる電流成分に対し、磁界の作用により、電流と磁界の双方に垂直な方向に起電力が発生し、これにより、ホール電圧出力電極４３とホール電圧出力電極４１及び４５との間に、図３（ｂ）の場合と反対の電位差が生じ、この電位差によって、磁界を検知することができる。

このように、本実施形態によれば、駆動電流供給電極３３と駆動電流供給電極３１及び３５へ電流との間に電流を流した場合にも、駆動電流供給電極３２と駆動電流供給電極３４との間に電流を流した場合にも、半導体基板１０と平行な方向に流れる電流の深さ方向における幅を広くすることができる。

ホール素子の磁気感度は、流れる電流の幅に比例することから、本実施形態によれば、高い磁気感度を得ることが可能となる。このため、Ｎ型半導体層２０の厚さは、厚いほど好ましい。

なお、本実施形態においては、図２（ａ）及び図３（ａ）に破線で示した領域全体に亘って電流が均一に流れることが望ましい。そのため、Ｎ型半導体層２０は、濃度分布が一定であることが好ましい。Ｎ型半導体層２０の濃度分布を一定にするには、例えば、Ｎ型半導体層２０をエピタキシャル層とすることで実現できる。

さらに、ホール素子の磁気感度は、移動度にも比例して高くなることが知られていることから、磁気感受部であるＮ型半導体層２０の濃度は低いほど好ましく、例えば、１×１０¹⁵〜１×１０¹⁷ａｔｏｍｓ／ｃｍ³程度であることが好ましい。
以上のとおり、本実施形態によれば、磁気感度を高くすることが可能となる。

次に、本実施形態の縦型ホール素子１００を有する半導体装置において、スピニングカレント法によりオフセット電圧を除去する方法について説明する。
まず、図２を用いて説明したように、駆動電流供給電極３３から駆動電流供給電極３１及び３５へ電流が流れるように駆動電流を供給することにより、ホール電圧出力電極４２と４４との間に生じた電圧を出力電圧Ｖｏｕｔ１として得る。また、電流を流す方向を逆方向にする、すなわち、制御電流供給電極３１及び３５から制御電流供給電極３３へ電流が流れるように駆動電流を供給することにより、ホール電圧出力電極４２と４４との間に生じた電圧を出力電圧Ｖｏｕｔ２として得る。

次に、図３を用いて説明したように、制御電流供給電極３２から制御電流供給電極３４へ電流が流れるように駆動電流を供給することにより、ホール電圧出力電極４３とホール電圧出力電極４１及び４５との間の電圧を出力電圧Ｖｏｕｔ３として得る。また、電流を流す方向を逆方向にする、すなわち、制御電流供給電極３４から制御電流供給電極３２へ電流が流れるように駆動電流を供給することにより、ホール電圧出力電極４３とホール電圧出力電極４１及び４５との間の電圧を出力電圧Ｖｏｕｔ４として得る。
そして、これら出力電圧Ｖｏｕｔ１〜Ｖｏｕｔ４を加減算することにより、オフセット電圧を除去することができる。

このように、本実施形態によれば、制御電流供給電極間に流す電流の幅を広くすることができ、これにより、縦型ホール素子１００の磁気感度を向上させることが可能となるとともに、スピニングカレント法によるオフセットキャンセルを行うことも可能となる。
したがって、本実施形態の縦型ホール素子１００を用いることにより、高精度な磁気センサを提供することが可能となる。

次に、図４に、本実施形態の縦型ホール素子１００の変形例を示す。図４（ａ）は、図２（ａ）の断面図に対応した図であり、図４（ｂ）は、図３（ａ）の断面図に対応した図である。

図４（ａ）及び（ｂ）に示すように、本変形例では、駆動電流供給電極３１〜３５の深さをＮ型半導体層２０の深さと略同等としている。これにより、電流が半導体層２０と半導体基板との界面付近まで流れられるようになり、図２（ａ）及び図３（ａ）に示す例よりも、半導体基板と平行な方向に流れる電流の深さ方向における幅を広くすることができる。

また、本変形例では、電極分離拡散層５１〜５４の深さをホール電圧出力電極４１〜４５の深さと略同等としている。これにより、電流がホール電圧出力電極４２〜４４の近傍まで流れられるようになり、電流の深さ方向における幅をさらに広くすることができる。

このように、駆動電流供給電極３１〜３５は、半導体層２０の厚さの範囲内で深いほど好ましく、電極分離拡散層５１〜５４は、各電極間を分離できる範囲において浅いほど好ましい。
このように、本変形例によれば、磁気感度をさらに向上させることが可能となる。

［第２の実施形態］
上記第１の実施形態においては、制御電流供給電極３１〜３５の濃度がホール電圧出力電極４１〜４５の濃度と略同等であり、深さが異なる例を示した。
本実施形態では、制御電流供給電極を上記第１の実施形態の制御電流供給電極とは異なる構成とした例について説明する。

説明をわかりやすくするために、図１に示す第１の実施形態の縦型ホール素子１００において、制御電流供給電極３１〜３５を本実施形態による構成の制御電流供給電極に置き換えた例を説明する。

図５は、本発明の第２の実施形態の縦型ホール素子２００を有する半導体装置を説明するための図であり、図５（ａ）は、平面図、図５（ｂ）は、図５（ａ）のＬ２−Ｌ２’線に沿った断面図、図５（ｃ）は、図５（ａ）のＭ２−Ｍ２’線に沿った断面図である。
なお、図１に示す縦型ホール素子１００を有する半導体装置と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。

図５（ｂ）に示すように、縦型ホール素子２００においては、駆動電流供給電極３１₁〜３５₁は、それぞれ、Ｎ型不純物層３１₁ａ及び３１₁ｂ、Ｎ型不純物層３２₁ａ及び３２₁ｂ、Ｎ型不純物層３３₁ａ及び３３₁ｂ、Ｎ型不純物層３４₁ａ及び３４₁ｂ、Ｎ型不純物層３５₁ａ及び３５₁ｂによって構成されている。図示しないが、駆動電流供給電極３１₂〜３５₂も同様である。

Ｎ型不純物層３１₁ａ〜３５₁ａは、Ｎ型不純物層３１₁ｂ〜３５₁ｂの表面に設けられ、ホール電圧出力電極４１（及び４２〜４５）と略同一濃度且つ略同一深さを有している。
Ｎ型不純物層３１₁ｂ〜３５₁ｂは、ホール電圧出力電極４１（及び４２〜４５）及び電極分離拡散層５１〜５４のいずれの深さよりも深く形成されている。
また、Ｎ型不純物層３１₁ｂ〜３５₁ｂは、Ｎ型不純物層３１₁ａ〜３５₁ａよりも濃度が低く、且つ広い幅を有している。

一方、Ｐ型素子分離拡散層７０によって縦型ホール素子２００と電気的に分離された半導体基板１０上の他の領域（図示せず）には、縦型ホール素子２００からの出力信号を処理する、あるいは縦型ホール素子２００へ信号を供給するための回路を構成するトランジスタ等の素子が設けられる。かかる素子を形成するために、当該領域の少なくとも一部には、Ｎウェルが形成される。

したがって、Ｎ型不純物層３１₁ｂ〜３５₁ｂ（及び３１₂ｂ〜３５₂ｂ）は、上記Ｎウェルと共通の工程で形成することができる。これにより、当該Ｎウェルは、Ｎ型不純物層３１₁ｂ〜３５₁ｂ（及び３１₂ｂ〜３５₂ｂ）と略同一の深さ及び略同一の濃度分布を有することとなる。

このように、本実施形態によれば、製造プロセスを増加させることなく、Ｎ型不純物層３１₁ａ〜３５₁ａ（及び３１₂ａ〜３５₂ａ）及びＮ型不純物層３１₁ｂ〜３５₁ｂ（及び３１₂ｂ〜３５₂ｂ）からなる駆動電流供給電極３１〜３５を形成することができる。

なお、本実施形態における駆動電流供給電極３１〜３５も、電流の深さ方向における幅をさらに広くするために、図４に示した第１の実施形態の縦型ホール素子１００の変形例における駆動電流供給電極３１〜３５と同様、深いほど好ましい。この場合、Ｎ型不純物層３１₁ａ〜３５₁ａ（及び３１₂ａ〜３５₂ａ）の深さは変えずに、Ｎ型不純物層３１₁ｂ〜３５₁ｂ（及び３１₂ｂ〜３５₂ｂ）の深さを深くすることが好ましい。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記実施形態においては、第１導電型をＰ型、第２導電型をＮ型として説明したが、導電型を入れ替えて、第１導電型をＮ型、第２導電型をＰ型としても構わない。

また、上記実施形態においては、縦型ホール素子１００及び２００がそれぞれ５つの駆動電流供給電極３１〜３５及び５つのホール電圧出力電極４１〜４５を備える例を示したが、スピニングカレント法は、駆動電流供給電極とホール電圧出力電極の数はそれぞれ５つに限らず、それぞれ５つ以上の電極があれば実施することが可能である。

１０半導体基板
２０Ｎ型半導体層
３１、３２、３３、３４、３５駆動電流供給電極
４１、４２、４３、４４、４５ホール電圧出力電極
５１、５２、５３、５４電極分離拡散層
６０絶縁膜
７０素子分離拡散層
１００、２００縦型ホール素子

Claims

第１導電型の半導体基板と、
前記半導体基板上に設けられた縦型ホール素子とを有する半導体装置であって、
前記縦型ホール素子は、
前記半導体基板上に設けられた第２導電型の半導体層と、
前記半導体層の表面において、第１の制御電流供給電極と、ホール電圧出力電極と、第２の制御電流供給電極とが第１の方向に延びる直線上にこの順に配置された第１の電極セットと、
前記第１の電極セットと同一の構成を有し、前記第１の方向に垂直な第２の方向に伸びる直線上に前記第１の電極セットに並んで設けられた第２乃至第５の電極セットと、
前記半導体層の表面において、前記第１乃至第５の電極セットの内の隣接する電極セット間をそれぞれ分離するように設けられた四つの第１導電型の電極分離拡散層とを備え、
前記ホール電圧出力電極は、第１の深さを有し、
前記第１及び第２の制御電流供給電極は、前記第１の深さ及び前記電極分離拡散層の深さよりも深い第２の深さを有していることを特徴とする半導体装置。
前記制御電流供給電極の濃度は、前記ホール電圧出力電極の濃度と略同等であることを特徴とする請求項１に記載の半導体装置。
前記制御電流供給電極は、前記第２の深さを有する第２導電型の第１の不純物層と、第１の不純物層の表面に設けられ、前記第１の深さを有し、前記第１の不純物層よりも高濃度の第２の不純物層とを含むことを特徴とする請求項１に記載の半導体装置。
前記第２の不純物層の濃度は、前記ホール電圧出力電極の濃度と略同等であることを特徴とする請求項３に記載の半導体装置。
前記電極分離拡散層の深さは、前記第１の深さと略同等であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
前記制御電流供給電極の深さは、前記半導体層と略同等であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
前記半導体層は、エピタキシャル層であることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
前記半導体層および前記電極分離拡散層の表面は、前記第１及び第２の制御電流供給電極及び前記ホール電圧出力電極が設けられている領域を除いて絶縁膜で覆われていることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
前記縦型ホール素子を囲み、前記縦型ホール素子を周囲から電気的に分離する第１導電型の素子分離拡散層と、
前記素子分離拡散層の周囲に設けられ、前記縦型ホール素子からの出力信号を処理する、あるいは前記縦型ホール素子へ信号を供給するための回路を構成する素子が形成された素子形成領域とをさらに備え、
前記素子形成領域は、第２導電型のウェルを有し、
前記ウェルは、前記第１の不純物層と略同等の深さ及び略同等の濃度分布を有していることを特徴とする請求項３又は４に記載の半導体装置。