JP2007212435A - 磁気センサ及び磁気検出方法 - Google Patents

Abstract

【課題】オフセット電圧を低減することができる磁気センサ及び磁気検出方法を提供すること。
【解決手段】縦型のホール素子１０を用いた磁気センサ１００であって、半導体領域１２の表面には、２つの電極１５ａ，１５ｃからなる第１の電極群と、電極１５ａを間に挟む電極１５ｅ，１５ｆの対、電極１５ｃを間に挟む電極１５ｂ，１５ｄの対からなる第２の電極群が形成され、第２の電極群は、異なる電極対において、第１の電極１５ａ，１５ｃがなす直線を挟む関係にある電極１５ｆと電極１５ｂ、電極１５ｅと電極１５ｂが、基板上に設けられた配線１６ａ，１６ｂによってそれぞれ電気的に接続されている。そして、第１の電極群を構成する電極対と第２の電極群を構成する一方の電極対のうち、一方が駆動電流を供給するための駆動電流用電極対とされ、他方がホール電圧を検出するためのホール電圧用電極対とされる。
【選択図】図１

Description

本発明は、縦型ホール素子を用いた磁気センサ及び磁気検出方法に関するものである。

近年、基板の表面に対して水平な磁界成分を検出する縦型ホール素子を用いた磁気センサが提案されている（非特許文献１参照）。図２６は、従来の縦型ホール素子の一例を示す概略構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ１１−Ｌ１１線に沿う断面図である。

図２６（ａ），（ｂ）に示されるように、縦型のホール素子３０は、例えばＰ型のシリコンからなる半導体基板３１と、この表面にＮ型の不純物を導入して形成された埋込層３６の上に例えばエピタキシャル成長にて形成されたＮ型のシリコンからなる半導体層３２を有している。なお、埋込層３６は、半導体層３２よりも濃度の高いＮ型からなる。また半導体層３２の上には、駆動電流供給用の電極３５ａ〜３５ｃや、ホール電圧検出用の電極３５ｄおよび３５ｅが配設されている。ここで、電極３５ａは、電極３５ｂおよび３５ｃと、これら電極に直交するかたちで配設された電極３５ｄおよび３５ｅとの双方に挟まれるかたちで配設されている。また半導体層３２の表面には、これら電極３５ａ〜３５ｅとオーミック接触を形成すべく、半導体層３２よりも濃度の高いＮ型からなるＮ⁺拡散層３３ａ〜３３ｅが形成されている。また半導体層３２には、電極３５ａ〜３５ｅの全ての周囲を囲繞するかたちでＰ型の拡散領域３４が形成されるとともに、さらにこの内側に電極３５ａ、電極３５ｄ、及び電極３５ｅの周囲を囲繞するかたちでＰ型の拡散領域３４ａ，３４ｂが形成されている。ここで、拡散領域３４ａ，３４ｂは、半導体層３２の底面に形成される埋込層３６に接続される態様で、また拡散領域３４は、半導体基板３１に接続される態様でそれぞれ延設されている。そしてこのホール素子３０においては、それら拡散領域３４ａ，３４ｂおよび埋込層３６によって区画される部分が、所謂磁気検出部ＨＰとなっている。すなわちこのホール素子３０では、この磁気検出部ＨＰに作用する磁気（磁界）を検出するようになっている。例えば電極３５ａと電極３５ｂとの間、および電極３５ａと電極３５ｃとの間にそれぞれ一定の電流を流すと、電極３５ａから埋込層３６へ基板表面に垂直な成分を含む電流が流れることとなる。このとき、このホール素子３０に、基板表面に対して水平な成分を含む磁界が作用すると、ホール効果によって電極３５ｄと電極３５ｅとの間にホール電圧が発生する。このため、そのホール電圧をそれら電極３５ｄおよび３５ｅを通じて検出することで、水平な磁界成分を求めることができる。
前中一介、他３名、「集積化三次元磁気センサ」、電気学会論文 Ｃ、平成元年、第１０９巻、第７号、ｐ４８３−４９０

ところで、上述した縦型のホール素子３０は、公知の横型ホール素子に比べて構造が複雑である。したがって、アライメントずれや素子の形状等の影響により電位分布のアンバランス（不平衡）が引き起こされ、オフセット電圧（不平衡電圧）が生じ易くなっている。なお、オフセット電圧とは、磁界が印加されていないときの出力電圧に相当するものである。

また、図２７（ａ），（ｂ）に示されるように、横型のホール素子４０においては、半導体層４２上に、駆動電流供給用の電極４５ａ，４５ｂと、ホール電圧検出用の電極４５ｃ，４５ｄがそれぞれ対向するかたちで、拡散領域４３に囲繞される部分の４隅に配設されている。なお、各電極４５ａ〜４５ｄには、端子Ｓ，Ｇ，Ｖａ，Ｖｂがそれぞれ電気的に接続されている。したがって、図２７（ｃ）に示すように、駆動電流供給用の端子Ｓ，Ｇ（電極４５ａ，４５ｂ）と、ホール電圧検出用の端子Ｖａ，Ｖｂ（電極４５ｃ，４５ｄ）を入れ替えて、駆動電流の流れ方向をＩ方向とＩＩ方向で切り替えつつ（すなわちスピニングカレント法を適用させつつ）、基板表面に対して垂直な磁界成分を検出することで、オフセット電圧を低減（打ち消す）ことができる。なお、図２７は、従来の横型のホール素子４０の一例を示す概略構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ１２−Ｌ１２線に沿う断面図、（ｃ）はスピニングカレント法を説明するための模式図である。図２７中の符号４１は、例えばＰ型（第１の導電型）のシリコンからなる半導体基板、符号４２は、例えばエピタキシャル成長にて形成されたＮ型（第２の導電型）のシリコンからなる半導体層、符号４３は、ホール素子４０を他の素子と素子分離するＰ型の拡散領域、符号４４は、電極４５ａ〜４５ｄとオーミック接触を形成すべく、半導体層４２の表面に形成されたコンタクト領域４４ａ〜４４ｄである。

しかしながら、上述した縦型のホール素子３０の場合、図２６（ａ）に示されるように、一方の電流供給用の電極３５ａを間に挟むようにホール電圧検出用の電極３５ｄ，３５ｅが配置されている、すなわち電流供給用の電極３５ａ，３５ｂ（乃至３５ｃ）及びホール電圧検出用の電極３５ｄ，３５ｅの４つの電極が非対称的に配置されている。したがって、スピニングカレントしたとしても、上述した横型のホール素子４０のように、オフセット電圧を低減することができない。

本発明は上記問題点に鑑み、縦型のホール素子を用いる構成において、オフセット電圧を低減することができる磁気センサ及び磁気検出方法を提供することを目的とする。

上記目的を達成する為に、請求項１の発明は、基板に所定導電型の半導体領域が形成されてなり、半導体領域内の磁気検出部に駆動電流が供給された状態で、基板の表面に水平な磁界成分が磁気検出部に作用すると、磁界成分に応じたホール電圧を生じる縦型のホール素子を用いた磁気センサであって、半導体領域の表面には、２つの電極からなる第１の電極群と、電極をそれぞれ間に挟む２つの電極対からなる第２の電極群が形成され、第２の電極群は、異なる電極対において、第１の電極群を構成する電極がなす直線を挟む関係にある電極同士が、基板上に設けられた配線によってそれぞれ電気的に接続され、第１の電極群を構成する電極対と第２の電極群を構成する一方の電極対のうち、一方が駆動電流を供給するための駆動電流用電極対とされ、他方がホール電圧を検出するためのホール電圧用電極対とされていることを特徴とする。

このように本発明によれば、第２の電極群が、第１の電極群を構成する電極をそれぞれ間に挟む２つの電極対からなり、異なる電極対において、第１の電極群を構成する電極がなす直線を挟む関係にある電極同士が、基板上に設けられた配線によってそれぞれ電気的に接続されている。したがって、第１の電極群を構成する電極対と第２の電極群を構成する一方の電極対を、例えば駆動電流用電極対とホール電圧用電極対として入れ替えつつ基板表面に水平方向の磁界成分を検出することで、オフセット電圧を低減することができる。

なお、縦型のホール素子においては、ホール素子の形状（電極の配置）が理想的な形状（例えば図２７（ａ）に示す横型ホール素子）に対して変形した形状となっている。このように変形形状においては、電極付近のローレンツ効果が偏向し、電極付近のホール電界が弱まる領域が増加するため、磁界による電流通路に曲がりが生じる。そして、その結果、抵抗が増加することとなり、理想形状に対して感度が低下する。これに対し、請求項２に記載のように、基板の平面方向において、第２の電極群を構成する電極のうち、第１の電極群を構成する電極がなす直線に対して同一側に位置する電極間の距離（以下、距離Ｂと示す）が、第１の電極群を構成する電極間の距離（以下、距離Ａと示す）よりも短く設定された構成とすると良い。このような構成とすれば、例えば距離Ａ，Ｂが等しい構成に比べて、上述した素子の形状効果の影響を小さくする（すなわち、感度を向上する）ことができる。

請求項３に記載のように、半導体領域の表面には、第１の電極群を構成する１つの電極と当該電極を間に挟む電極対とを間に挟む補助電極対が、第１の電極群を構成する各電極に対して少なくとも１つ形成され、対応する第１の電極群の電極が異なり、その間に挟む電極の数が等しい補助電極対において、第１の電極群を構成する電極がなす直線を挟む関係にある電極同士が、基板上に設けられた配線によってそれぞれ電気的に接続され、第１の電極群を構成する電極対と、第２の電極群を構成する一方の電極対及び電極の数が等しい補助電極対の一方とのうち、一方が駆動電流を供給するための駆動電流用電極対とされ、他方がホール電圧を検出するためのホール電圧用電極対とされた構成としても良い。このような構成とすると、補助電極対のない構成と比べて、電極の形状や大きさのばらつきが平均化され、オフセット電圧（不平衡電圧）が平均化されつつ低減される。したがって、磁気センサとしての磁気検出精度が高く維持されるようになる。

また、請求項４に記載のように、半導体領域の表面には、第１の電極群を構成する１つの電極と当該電極を間に挟む電極対とを間に挟む補助電極対が、第１の電極群を構成する各電極に対して少なくとも１つ形成され、第１の電極群を構成する電極は、当該電極とは別の第１の電極群を構成する電極を間に挟む補助電極対とそれぞれ電気的に接続された構成としても良い。このような構成としても、補助電極対のない構成に比べて、電極の形状や大きさのばらつきが平均化され、オフセット電圧（不平衡電圧）が平均化されつつ低減される。したがって、磁気センサとしての磁気検出精度が高く維持されるようになる。

請求項５に記載の発明は、基板に所定導電型の半導体領域が形成されてなり、半導体領域内の磁気検出部に駆動電流が供給された状態で、基板の表面に水平な磁界成分が磁気検出部に作用すると、磁界成分に応じたホール電圧を生じる縦型のホール素子を用いた磁気センサであって、半導体領域の表面には、３つの電極を一直線状に配置してなる第１の電極群と、電極をそれぞれ間に挟む３つの電極対からなる第２の電極群が形成され、第１の電極群は、両端の電極が基板上に形成された配線によって電気的に接続され、第２の電極群は、両端の電極対における第１の電極群を構成する電極がなす直線に対して同一側の電極が、両端の電極対に挟まれた中央の電極対における直線に対して同一側の電極とは逆側の電極を介して、基板上に形成された配線により電気的に接続され、第１の電極群のうち、両端の電極の一方と両端の電極に挟まれる中央の電極からなる電極対と、第２の電極群のうち、両端の電極対の一方との、いずれか一方の電極対が駆動電流を供給するための駆動電流用電極対とされ、他方がホール電圧を検出するホール電圧用電極対とされていることを特徴とする。

このように本発明によれば、第２の電極群が、第１の電極群を構成する電極をそれぞれ間に挟む３つの電極対からなり、両端の電極対における第１の電極群がなす直線に対して同一側の電極が、両端の電極対に挟まれた中央の電極対における直線に対して同一側の電極とは逆側の電極を介して、基板上に形成された配線により電気的に接続されている。したがって、第１の電極対と第２の電極対を、例えば駆動電流用電極対とホール電圧用電極対として入れ替えつつ基板表面に水平方向の磁界成分を検出することで、オフセット電圧を低減することができる。

請求項６に記載のように、第２の電極群において、電極対をなす電極を、第１の電極群を構成する電極がなす直線に対して線対称の関係を有するものとすることが好ましい。このような対称配置とすれば、オフセット電圧をより低減することができる。

具体的には、請求項７に記載のように、基板として、第１の導電型からなる半導体基板を含み、半導体領域が、半導体基板に第１の導電型とは別の第２の導電型不純物を添加、拡散してなる拡散層として構成され、半導体領域内には、第２の電極群を構成する１つの電極対と当該電極対の間に配置された第１の電極群を構成する１つの電極を含む領域をそれぞれ電気的に区画するように、半導体領域よりも浅い深さをもつ電位障壁が形成された構成を採用することができる。

こうした構成によれば、基板の表面に水平な磁界成分を検出するという縦型ホール素子としての機能を確保することができる。また、この構造は、一般的なＣＭＯＳプロセスで形成することができる。したがって、周辺回路との集積化（１チップ化）が容易であり、製造コストを低減することができる。

電位障壁としては、請求項８に記載のように、第１の導電型からなる拡散分離壁を採用しても良い。こうした構造とすることで、電位障壁を容易に実現することができる。

また、電位障壁として、請求項９に記載のように、トレンチ内に絶縁膜が埋設されてなるトレンチ分離領域を採用することもできる。こうした構造とすることで、電位障壁によって絶縁区画される領域に好適な磁気検出部を構成することができる。なお、請求項１０に記載のように、トレンチ分離領域の表面が、第１の導電型からなる拡散層によって被覆された構成とすると、ＰＮ接合分離によって、第２の導電型の半導体領域に流れるキャリアのゆらぎを抑制することができる。

請求項７〜１０いずれかに記載の磁気センサにおいては、基板として、第１の導電型からなる半導体基板のみからなるものを採用することもできるし、請求項１１に記載のように、支持基板上に絶縁層を介して半導体基板が配置され、半導体基板における絶縁層との接続面の裏面に、半導体領域が構成されたもの（例えばＳＯＩ構造の基板）を採用することもできる。

なお、請求項１１に記載の磁気センサにおいては、請求項１２に記載のように、支持基板を所定電位に固定した構成とすると良い。これによれば、基板下方からのノイズを遮蔽（シールド）してホール素子をノイズから保護することも可能になる。

請求項１３に記載のように、基板として、半導体基板上に、半導体基板とは別の導電型である所定導電型の半導体層が配置されたものを用い、半導体層内には、第１の電極群及び第２の電極群の周囲を囲繞して半導体領域を区画する第１の電位障壁が形成され、半導体領域内には、第２の電極群を構成する１つの電極対と当該電極対の間に配置された第１の電極群を構成する１つの電極を含む領域をそれぞれ電気的に区画するように、第１の電位障壁と連結し、半導体層の底面近傍に選択的に電流通路を構成する第２の電位障壁が形成された構成を採用することもできる。

こうした構成によっても、基板の表面に水平な磁界成分を検出するという縦型ホール素子としての機能を確保することができる。また、この構造は、一般的なバイポーラプロセスで形成することができる。バイポーラプロセスはセンサの駆動回路として通常用いられるアナログ回路の作成に適したプロセスであるため、センサを周辺回路と集積化することができる。また、低ノイズな回路との組合せにより、低ノイズで高精度なセンサとすることも可能である。

その際、請求項１４に記載のように、半導体層の底面には、選択的に形成される電流通路として、半導体層よりも濃度の高い所定導電型の埋込層が形成され、第２の電位障壁が埋込層に接続される態様で延設された構成とすると良い。

こうした構成により、半導体層の底面近傍に電流経路を形成することができ、適切に駆動電流を流すことができるようになる。すなわち、縦型ホール素子の構造として好適である。

また、請求項１５に記載のように、基板は、支持基板上に、絶縁層を介して所定導電型からなる半導層が配置されたものであり、半導体層内には、第１の電極群及び第２の電極群の周囲を囲繞して半導体領域を区画する第１の電位障壁が形成され、半導体領域内には、第２の電極群を構成する１つの電極対と当該電極対の間に配置された第１の電極群を構成する１つの電極を含む領域をそれぞれ電気的に区画するように、第１の電位障壁と連結し、半導体層の底面近傍に選択的に電流通路を構成する第２の電位障壁が形成された構成を採用することもできる。

このように、支持基板上に絶縁層を介して所定導電型からなる半導層が配置された基板（例えばＳＯＩ構造の基板）に対しても、請求項１３に記載の発明と同様の構成とするともともに同様の効果を期待することができる。なお、請求項１６に記載の発明の作用効果は、請求項１０に記載の発明の作用効果と同様であるので、その記載を省略する。

第２の電位障壁としては、請求項１７に記載のように、所定導電型とは別の導電型からなる拡散領域を採用しても良い。こうした構造とすることで、第２の電位障壁を容易に実現することができる。

また、第２の電位障壁として、請求項１８に記載のように、トレンチ内に絶縁膜が埋設されてなるトレンチ分離領域を採用することもできる。こうした構造とすることで、第２の電位障壁によって絶縁区画される領域に好適な磁気検出部を構成することができる。なお、請求項１９に記載の発明の作用効果は、請求項８に記載の発明の作用効果と同様であるので、その記載を省略する。

請求項１３〜１８いずれか１項に記載の磁気センサにおいては、請求項２０に記載のように、第１の電位障壁の深さが、第２の電位障壁の深さよりも深く設定された構成としても良い。このような構造とすると、第１の電位障壁によって、駆動電流の流れる方向や範囲をより絞ることができるので、駆動電流が磁気検出部において縦方向に流れやすくなり、磁気センサの高精度化を期待することができる。

請求項１〜２０いずれか１項に記載の磁気センサにおいて、請求項２１に記載のように、基板の表面上に、絶縁膜を介して平板状の電極材が配置された構成とすると良い。このような構造とすると、平板状の電極材を利用して、基板の電位分布を固定したり、また可変したりすることが可能となる。

具体的には、例えば請求項２２に記載のように、電極材を、少なくとも半導体領域を被覆し、配線を介して所定電位に固定された構成とすると良い。

ところで、縦型ホール素子にあって素子表面に形成される層間絶縁膜内などには、ナトリウム（Ｎａ）等の可動イオンが存在する。このため、ホール素子への通電や温度変化等に伴ってこの可動イオンが動くことによって、基板表面における電圧出力端付近の電位が不安定となり、当該ホール素子から出力される極微小なホール電圧信号をふらつかせることがある。これは経時変動またはドリフトと呼ばれ、同電圧に基づく磁界の検出に誤差を生じさせ、特にホール素子を角度検出センサとして用いた場合にはそのセンサ特性の劣化は避けられず、深刻である。

これに対し、請求項２２に記載の構造によれば、少なくとも半導体領域における表面の電位は固定され、その周囲も安定した電位環境におかれるようになる。このため、層間絶縁膜内の可動イオンの動きが抑制されるとともに、この可動イオンに起因する経時変動等が小さくなり、磁気センサとしての検出精度が高く維持されるようになる。また、基板上方からのノイズを遮蔽（シールド）してホール素子をノイズから保護することも可能になる。

請求項１〜２２いずれか１項に記載の磁気センサにおいては、請求項２３に記載のように、基板の表面上に、ＬＯＣＯＳ構造をとるフィールド酸化膜が少なくとも半導体領域を覆うように配置された構成とすると良い。

素子表面の層間絶縁膜内などに含まれる可動イオンの挙動がホール素子の検出精度に影響を及ぼすことは上述した。これに対し、請求項２３に記載の構造によれば、ＬＯＣＯＳ膜によって素子表面が覆われることでこれが保護され、可動イオンによる影響、すなわち検出精度の低下が抑制されるようになる。しかも、ＬＯＣＯＳ膜によって素子表面が保護されることで、同素子を形成した後に、例えばその周辺回路の製造工程としてイオン注入（イオンインプランテーション）処理やプラズマ処理等を基板全面に施したとしても、これによるホール素子へのダメージは軽減されるようになる。

また、請求項１〜２２のいずれか１項に記載の磁気センサにおいては、請求項２４に記載のように、基板の表面に、所定導電型とは別の導電型からなる不純物層が、少なくとも半導体領域を覆うように形成された構成としても良い。

この場合も、例えば不純物層と半導体領域との間に逆バイアスの電圧を印加した状態にホール素子がおかれることで、その電圧の印加により形成されるｐｎ接合付近の空乏層によってホール素子表面が保護されることとなる。そうして、可動イオンによる影響、すなわち検出精度の低下が抑制されるようになる。また、基板上方からのノイズを遮蔽（シールド）してホール素子をノイズから保護することも可能になる。

請求項１〜２４いずれか１項に記載の磁気センサにおいては、請求項２５に記載のように、同一の基板上に複数のホール素子が設けられ、各素子がオフセット電圧を低減すべく電気的に並列接続されて磁気センサが構成されると良い。

このように複数のホール素子を並列に接続することで、センサ全体としての出力電圧（ホール電圧用電極対となる電極対から出力される電圧）が平均化される。またオフセット電圧（不平衡電圧）が平均化されつつ低減される。したがって、磁気センサとしての磁気検出精度が高く維持されるようになる。

また、請求項２６に記載のように、同一の基板上に設けられた複数のホール素子の少なくとも一部が、対向配置された構成としても良い。このような構造とすることで、対向配置された素子同士の出力電圧を平均化することができ、磁気センサの高精度化が期待できる。

また、請求項２７に記載のように、対向配置されるホール素子を、チップとして切り出された基板の側面に対して略４５度傾けて配置された構成としても良い。通常、ホール電圧はキャリア移動度に比例する。このため、本発明のように応力の影響を受けにくい面方位にホール素子を配置することにより、磁気センサのさらなる高精度化が期待できる。

また、請求項２８に記載のように、同一の基板上に設けられた複数のホール素子の少なくとも一部が、直交配置された構成としても良い。このような構造とすることで、直交する２軸方向の磁界成分を検出することができるようになり、磁気センサが所謂２次元磁気センサとして機能することとなる。

さらに、請求項２９に記載のように、基板上には、直交配置された２つの縦型ホール素子とともに、基板に垂直な磁界成分を検出する横型のホール素子が集積化され、各素子が互いに直交する３軸方向の磁界成分を検出する構成としても良い。このような構造とすることで、直交する３軸方向の磁界成分を検出することができるようになり、磁気センサが所謂３次元磁気センサとして機能するようになる。

なお、請求項２８又は請求項２９に記載の磁気センサにおいては、請求項３０に記載のように、直交配置された２つのホール素子において、第１の電極群を構成する電極の１つが互いに兼用された構成としても良い。このような構造を採用すると、兼用されない構成に比べて、平面方向における基板の大きさ（センサ体格）を小型化することができる。

請求項３１に記載の発明は、基板に所定導電型の半導体領域が形成されてなり、半導体領域内の磁気検出部に駆動電流が供給された状態で、基板の表面に水平な磁界成分が磁気検出部に作用すると、磁界成分に応じたホール電圧を生じる縦型のホール素子を用いた磁気検出方法であって、半導体領域の表面には、２つの電極からなる第１の電極群と、この電極をそれぞれ間に挟む２つの電極対からなる第２の電極群が形成され、第２の電極群は、異なる電極対において、第１の電極群を構成する電極がなす直線を挟む関係にある電極同士が、基板上に設けられた配線によってそれぞれ電気的に接続され、第１の電極群を構成する電極対と第２の電極群を構成する一方と電極対のうち、いずれか一方を駆動電流を供給するための駆動電流用電極対とし、他方をホール電圧を検出するためのホール電圧用電極対とし、駆動電流用電極対とホール電圧用電極対とを入れ替えつつ基板の表面に水平な磁界成分を検出することを特徴とする。

このように本発明によれば、第１の電極群を構成する電極対と第２の電極群を構成する一方の電極対を、駆動電流用電極対とホール電圧用電極対として入れ替えつつ基板表面に水平方向の磁界成分を検出するので、オフセット電圧を低減することができる。

また、請求項３２に記載の発明は、基板に所定導電型の半導体領域が形成されてなり、半導体領域内の磁気検出部に駆動電流が供給された状態で、基板の表面に水平な磁界成分が前記磁気検出部に作用すると、磁界成分に応じたホール電圧を生じる縦型のホール素子を用いた磁気検出方法であって、半導体領域の表面には、３つの電極を一直線状に配置してなる第１の電極群と、電極をそれぞれ間に挟む３つの電極対からなる第２の電極群が形成され、第１の電極群は、両端の電極が基板上に形成された配線によって電気的に接続され、第２の電極群は、両端の電極対における第１の電極群を構成する電極がなす直線に対して同一側の電極が、両端の電極対に挟まれた中央の電極対における同一側の電極とは逆側の電極を介して、基板上に形成された配線により電気的に接続され、第１の電極群のうち、両端の電極の一方と両端の電極に挟まれる中央の電極からなる電極対と、第２の電極群のうち、両端の電極対の一方との、いずれか一方の電極対を駆動電流を供給するための駆動電流用電極対とし、他方をホール電圧を検出するためのホール電圧用電極対とし、駆動電流用電極対とホール電圧用電極対とを入れ替えつつ基板の表面に水平な磁界成分を検出することを特徴とする。

このように本発明によれば、第１の電極群を構成する電極対と第２の電極群を構成する両端の電極対の一方を、駆動電流用電極対とホール電圧用電極対として入れ替えつつ基板表面に水平方向の磁界成分を検出するので、オフセット電圧を低減することができる。

また、請求項３３に記載のように、駆動電流として、一定の電流を供給しつつ基板の表面に水平な磁界成分を検出すると良い。これにより、オフセット電圧を好適にキャンセルすることができる。

なお、請求項３１〜３３いずれか１項に記載の磁気検出方法は、請求項３４に記載のように、第２の電極群において、電極対をなす電極が、第１の電極対がなす直線に対して線対称の関係を有するものに適用すると特に効果的である。

以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
図１は、本発明の第1実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿う断面図である。

図１（ａ），（ｂ）に示すように、本実施形態に係る磁気センサ１００は、縦型のホール素子１０を単一の導電型からなる基板（半導体基板）１１に形成してなるものであり、ホール素子１０はＣＭＯＳプロセスを利用して形成されている。このような構成の磁気センサ１００（縦型ホール素子１０）として、本出願人は先に特開２００５−３３３１０３号公報を開示している。したがって、以下には本実施形態の特徴部分を中心に説明する。

縦型のホール素子１０は、例えば（１００）面をカット面とする基板１１としてのＰ型のシリコン基板（Ｐ−ｓｕｂ）と、基板表面にＮ型の導電型不純物が導入されて拡散層（ウェル）として形成されたＮ型の半導体領域（Ｎウェル）１２とを有して構成されている。この半導体領域１２は、基板１１に囲繞されるかたちで形成されている。

基板１１には、ホール素子１０を他の素子と素子分離すべくＰ型からなる拡散層（Ｐ型拡散分離壁）１３が形成されている。そして、半導体領域１２の表面にあってこの拡散層１３にて囲まれる領域（活性領域）には、同表面の不純物濃度（Ｎ型）が選択的に高められるかたちでコンタクト領域（Ｎ⁺拡散層）１４ａ〜１４ｆが形成されている。これにより、これら各コンタクト領域１４ａ〜１４ｆとそこに配設される電極１５ａ〜１５ｆとの間に良好なオーミックコンタクトが形成されることになる。

６つの電極１５ａ〜１５ｆのうち、Ｌ１−Ｌ１線に沿って形成された２つの電極１５ａ，１５ｃが、特許請求の範囲に示した第１の電極群に相当するものであり、第１の電極対である。第１の電極対を構成する一方の電極１５ａは２つの電極１５ｅ，１５ｆの間に配置されており、他方の電極１５ｃは２つの電極１５ｂ，１５ｄの間に配置されている。すなわち、電極１５ｂ，１５ｄ〜１５ｆが、特許請求の範囲に示す第２の電極群に相当する。そして、電極１５ｂ，１５ｄからなる電極対と電極１５ｅ，１５ｆからなる電極対において、第１の電極対を構成する２つの電極１５ａ，１５ｃがなす直線（Ｌ１−Ｌ１線）を挟む関係にある電極１５ｂと電極１５ｆ、及び、電極１５ｄと電極１５ｅが、基板１１上に設けられた配線１６ａ，１６ｂによってそれぞれ電気的に接続されている。

なお、本実施形態においては、第２の電極群を構成する電極１５ｂ，１５ｄ〜１５ｆにおいて、電極対をなす電極１５ｅと電極１５ｆ、及び、電極１５ｂと電極１５ｄが、それぞれ第１の電極対を構成する２つの電極１５ａ，１５ｃがなす直線（Ｌ１−Ｌ１線）に対して線対称の関係を有するように設けられている。また、配線１６ａ，１６ｂは、配線抵抗が互いに略等しくなるように設定されている。本実施形態においては、同一の材料（例えばアルミニウム）からなり、断面及び配線長が互いに略等しくなるように設定されている。

また、拡散層１３にて囲まれる領域（活性領域）は、図１（ａ）に示されるように、各拡散層によるｐｎ接合分離を通じて、Ｐ型の拡散層（Ｐ型拡散分離壁）１３ａを隔てた領域１２ａ，１２ｂに分割されている。ここで、拡散層１３ａは、特許請求の範囲に示す電位障壁に相当するものであり、半導体領域１２よりも浅い拡散深さをもち、半導体領域１２の底面近傍を選択的に狭めて電流通路を形成している。そして、図１（ｂ）に示されるように、領域１２ａ，１２ｂにおいては、基板内部においても電気的に区画された領域が形成されている。この領域１２ａ，１２ｂの基板内部に電気的に区画される領域が、いわゆる磁気検出部（ホールプレート）ＨＰとなっている。なお、領域１２ａ，１２ｂにおいては、領域１２ａにコンタクト領域１４ａ，１４ｅ，１４ｆ（電極１５ａ，１５ｅ，１５ｆ）が、領域１２ｂにコンタクト領域１４ｂ〜１４ｄ（電極１５ｂ〜１５ｄ）がそれぞれ形成されている。

このように構成されるホール素子１０は、一般的なＣＭＯＳプロセスで形成することができる。したがって、周辺回路との集積化（１チップ化）が容易であり、バイポーラプロセスに比べて製造コストを低減することができる。

次に、本実施形態に係る磁気センサ１００（ホール素子１０）の動作について説明する。図１（ａ），（ｂ）に示す端子Ｖ１、端子Ｖ２、端子Ｖ３、及び端子Ｖ４は、それぞれ電極１５ａ、電極１５ｂ、電極１５ｃ、及び電極１５ｄに電気的に接続された端子である。これら４つの端子Ｖ１〜Ｖ４のうち、端子Ｖ１と端子Ｖ３が対をなし、端子Ｖ２と端子Ｖ４が対をなしている。

例えば対をなす端子Ｖ１と端子Ｖ３との間に電圧を印加して電極１５ａから半導体領域１２に一定の駆動電流を供給すると、コンタクト領域１４ａから磁気検出部ＨＰ、そして拡散層１３ａの下方を通じて、コンタクト領域１４ｃへと流れる。すなわちこの場合、磁気検出部ＨＰには、基板表面に垂直な成分を含む電流が流れることになる。このため、この駆動電流を流した状態において、基板表面に平行な成分を含む磁界（例えば図１（ａ）中に矢印Ｂで示される磁界）がホール素子１０の磁気検出部ＨＰに印加されたとすると、ホール効果によって、対をなす端子Ｖ２と端子Ｖ４との間にその磁界に対応するホール電圧Ｖ_Hが発生する。したがって、それら端子Ｖ２及びＶ４を通じてその発生したホール電圧信号を検出することで、検出対象とする磁界成分が、すなわちホール素子１０に用いられる基板の表面に平行な磁界成分が求められることとなる。また、このホール素子１０において駆動電流を流す方向は任意であり、上記駆動電流の方向を反対にして磁界（磁気）の検出を行うこともできる。また、駆動電流を流す端子対とホール電圧を検出する端子対を逆にして、磁界（磁気）の検出を行うこともできる。

次に、図２を用いて、本実施形態に係る磁気センサ１００（ホール素子１０）の駆動態様について説明する。図２（ａ）はホール素子１０の平面図であり、図２（ｂ）はホール素子１０の等価回路である。

ホール電圧は、物質中を運動するキャリアが磁場（磁界）によるローレンツ力を受けて偏在した結果、そのローレンツ力とつり合うように発生する電場（電界）に起因するものである。したがって、図２に示すようなホール素子１０に例えば端子Ｖ１から端子Ｖ３へ一定の駆動電流を流した状態で矢印Ｂにて示す方向の磁界が印加されると、端子Ｖ２の電位が端子Ｖ４の電位に対してホール電圧Ｖ_H２４の分だけ高くなる。また、端子Ｖ２から端子Ｖ４へ一定の駆動電流を流した状態で矢印Ｂにて示す方向の磁界が印加されると、端子Ｖ３の電位が端子Ｖ１の電位に対してホール電圧Ｖ_H３１の分だけ高くなる。このとき、ホール素子１０が端子Ｖ１〜Ｖ４間で完全に対称に作られていれば、端子Ｖ２と端子Ｖ４との間および端子Ｖ１と端子Ｖ３との間にそれぞれ出力される電圧Ｖ２４およびＶ３１は、それぞれ「Ｖ２４＝Ｖ_H２４」、「Ｖ３１＝Ｖ_H３１」となる。

しかし、電極１５Ａ〜１５ｆの配置位置に関する制約やデバイス作製時のマスク合わせ誤差による位置ずれ（アライメントずれ）等があるため、ホール素子１０を端子Ｖ１〜Ｖ４間で完全に対称に作ることは極めて困難である。そのため、実際に出力される電圧には、ホール電圧とともにオフセット電圧（不平衡電圧）が含まれる。すなわち、出力電圧Ｖ２４およびＶ３１は、それぞれ「Ｖ２４＝Ｖ_H２４＋ΔＶ２４」、「Ｖ３１＝Ｖ_H３１＋ΔＶ３１」となる。そして、このように出力電圧にオフセット電圧が含まれると、オフセット電圧に起因する温度特性の悪化等が生じ易く、磁気検出精度の低下が懸念される。ちなみに、ここでいうオフセット電圧も、磁界が印加されていないときの出力電圧に相当する。

ここで、図２（ｂ）に示すような抵抗ブリッジとしてホール素子１０を考えると、端子Ｖ１から端子Ｖ３へ一定の駆動電流Ｉ１３を流した時のオフセット電圧ΔＶ２４は、ΔＶ２４＝Ｉ１３×（Ｒ２３×Ｒ４１−Ｒ１２×Ｒ３４）／（Ｒ１２＋Ｒ２３＋Ｒ３４＋Ｒ４１）となる。

また、端子Ｖ２から端子Ｖ４へ一定の駆動電流Ｉ２４を流した時のオフセット電圧ΔＶ３１は、ΔＶ３１＝Ｉ２４×（Ｒ１２×Ｒ３４−Ｒ２３×Ｒ４１）／（Ｒ１２＋Ｒ２３＋Ｒ３４＋Ｒ４１）となる。すなわち、これらオフセット電圧ΔＶ２４およびΔＶ３１は、「ΔＶ２４×Ｉ２４＝−ΔＶ３１×Ｉ１３」の関係を有することとなる。

また本実施形態においては、駆動電流供給用の端子対（電極対）とホール電圧検出用の端子対（電極対）とを所定周期で入れ替えつつ磁界の検出を行うようにする。すなわち、端子Ｖ１と端子Ｖ３との間に駆動電流を流しての端子Ｖ２およびＶ４による電圧検出と、端子Ｖ２と端子Ｖ４との間に駆動電流を流しての端子Ｖ１およびＶ３による電圧検出とを所定周期で繰り返し行い、いわばスピニングカレント法によってホール素子１０は駆動されることとなる。

またホール素子１０では、第２の電極群を構成する電極１５ｅ，１５ｆが、第１の電極対を構成する一方の電極１５ａを間に挟みつつ、電極１５ａ，１５ｃがなす直線（Ｌ１−Ｌ１線）に対して線対称の関係を有している。また、第２の電極群を構成する電極１５ｂ，１５ｄが、第１の電極対を構成する一方の電極１５ｃを間に挟みつつ、電極１５ａ，１５ｃがなす直線（Ｌ１−Ｌ１線）に対して線対称の関係を有している。そして、電極１５ａ，１５ｃがなす直線（Ｌ１−Ｌ１線）を挟む関係にある電極１５ｂと電極１５ｆ、及び、電極１５ｄと電極１５ｅが、基板１１上に設けられた配線１６ａ，１６ｂによってそれぞれ電気的に接続されている（図１（ａ）参照）。したがって、端子Ｖ１及び端子Ｖ３の端子対（電極１５ａ及び電極１５ｃによる第１の電極対）、および、端子Ｖ２及び端子Ｖ４の端子対（電極１５ｃ及び電極１５ｄの第２の電極対）のいずれをホール電圧検出用の端子対（電極対）として用いても同様にホール電圧を検出することができる。すなわち、端子Ｖ２と端子Ｖ４との間および端子Ｖ１と端子Ｖ３との間にそれぞれ出力される電圧Ｖ２４およびＶ３１は、「Ｖ２４≒Ｖ３１」の関係を有することとなる。

またこのとき、端子Ｖ１と端子Ｖ３との間に供給する駆動電流の大きさと、端子Ｖ２と端子Ｖ４との間に供給する駆動電流の大きさとが等しくなるようにする。すなわち「Ｉ１３＝Ｉ２４」となり、ここでＶ２４とＶ３１との和をとると、Ｖ２４＋Ｖ３１＝Ｖ_H２４＋Ｖ_H３１のように、オフセット電圧は原理的に完全に打ち消される（キャンセルされる）こととなる。そして、こうして所定周期で検出されるホール電圧からこれに対応する磁気（磁界）を算出することで、オフセット電圧を抑制して例えば格子欠陥成長等による抵抗分変化の影響や抵抗の温度変化の影響等を緩和することができるようになり、より高い精度での磁界検出を行うことができるようになる。

このように、本実施形態に係る磁気センサ１００においては、上記構造および駆動方法を通じてオフセット電圧を打ち消しつつ磁気（磁界）を検出することができるようになっている。

なお、本実施形態においては、駆動態様の説明において、端子Ｖ１から端子Ｖ３へ駆動電流を流しての端子Ｖ２およびＶ４による電圧検出と、端子Ｖ２から端子Ｖ４へ駆動電流を流しての端子Ｖ３およびＶ１による電圧検出とを所定周期で繰り返し行い、オフセット電圧を低減（キャンセル）する例を示した。しかしながら、本実施形態に係る磁気センサ１００においては、端子Ｖ３から端子Ｖ１へ駆動電流を流しての端子Ｖ４およびＶ２による電圧検出と、端子Ｖ４から端子Ｖ２へ駆動電流を流しての端子Ｖ１およびＶ３による電圧検出も可能に構成されている。この２つの組合せによってもオフセット電圧を打ち消しつつ磁気（磁界）を検出することができる。すなわち、駆動電流用の端子対（電極対）と駆動電流の流れ方向を切り替える（スピニングカレントする）ことで、オフセット電圧を低減（キャンセル）しつつ磁気（磁界）を検出することができる駆動態様であれば採用が可能である。例えば、図３に示すように４通りで駆動電流を流し、ホール電圧を平均化しつつオフセット電圧を低減（キャンセル）するようにしても良い。図３は、スピニングカレント法の例を示す図である。

また、本実施形態においては、拡散層１３を、半導体領域１２を囲繞するように設ける例を示した。しかしながら、拡散層１３のうち、拡散層１３ａのみ有する構造としても良い。

また、本実施形態においては、電位障壁としてＰ型の拡散層１３ａを採用し、半導体領域１２をＰ型の拡散層１３が囲繞する例を示した。しかしながら、図４（ａ），（ｂ）に示すように、拡散層１３，１３ａに代えて、絶縁膜の埋設されたトレンチ１９，１９ａ（特許請求の範囲に示すトレンチ分離領域に相当）を採用しても良い。なお、トレンチ１９，１９ａとしては、アスペクト比の高いトレンチでも良いし、浅い溝のシャロートレンチでも良い。このような構成としても、拡散層１３ａを電位障壁として用いた場合と同様に磁気検出を行うことができる。図４は、変形例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ２−Ｌ２線に沿う断面図である。

（第２実施形態）
次に、本発明の第２実施形態を、図５に基づいて説明する。図５は、本発明の第２実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ３−Ｌ３線に沿う断面図である。

第２実施形態に係る磁気センサは、第１実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

本実施形態に係る磁気センサ１００において、縦型のホール素子１０は、バイポーラプロセスを利用して形成されている。動作、駆動態様については、第１実施形態と同様である。

図５（ａ），（ｂ）に示すように、基板１１は、例えばＰ型（第１の導電型）のシリコンからなる半導体基板１１ａと、当該半導体基板１１ａ上に例えばエピタキシャル成長にて形成されたＮ型（第２の導電型）のシリコンからなる半導体層１１ｂとにより構成されている。一般に、Ｎ型のシリコンはＰ型のシリコンよりもキャリア移動度が大きいため、半導体層１１ｂの材料としてはＮ型のシリコンが特に適している。

また、半導体層１１ｂの上には、第１実施形態同様、６つの電極１５ａ〜１５ｆが形成されている。Ｌ３−Ｌ３線に沿って形成された第１の電極対（第１の電極群）を構成する一方の電極１５ａは、第２の電極群の一方の電極対を構成する電極１５ｅ，１５ｆの間に配置されており、他方の電極１５ｃは第２の電極群の他方の電極対を構成する電極１５ｂ，１５ｄの間に配置されている。そして、電極１５ｂ，１５ｄからなる電極対と電極１５ｅ，１５ｆからなる電極対において、第１の電極対を構成する２つの電極１５ａ，１５ｃがなす直線（Ｌ３−Ｌ３線）を挟む関係にある電極１５ｂと電極１５ｆ、及び、電極１５ｄと電極１５ｅが、基板１１上に設けられた配線１６ａ，１６ｂによってそれぞれ電気的に接続されている。

なお、本実施形態においても、第２の電極群を構成する電極１５ｂ，１５ｄ〜１５ｆにおいて、それぞれの電極対をなす電極１５ｂと電極１５ｆ、及び、電極１５ｄと電極１５ｅを、それぞれ第１の電極対を構成する２つの電極１５ａ，１５ｃがなす直線（Ｌ３−Ｌ３線）に対して線対称の関係を有している。また、配線１６ａ，１６ｂは、配線抵抗が互いに略等しくなるように設定されている。

また半導体層１１ｂには、電極１５ａ〜１５ｆの全ての周囲を囲繞するかたちでＰ型（第１の導電型）の拡散領域１７が形成されるとともに、さらにその内側に電極１５ａ，１５ｅ，１５ｆと電極１５ｂ〜１５ｄとの間をそれぞれ仕切るかたちで拡散領域１７と接続されるＰ型（第１の導電型）の拡散領域１７ａが形成されている。この拡散領域１７が特許請求の範囲に示す第１の電位障壁であり、拡散領域１７ａが第２の電位障壁に相当する。なお、拡散領域１７ａは、半導体層１１ｂの底面に形成されて半導体層１１ｂよりも濃度の高いＮ型（第２の導電型）からなる埋込層１８に接続される態様で延設され、拡散領域１７はそれぞれ半導体基板１１ａに接続される態様で延設されている。

これら拡散領域１７，１７ａ、半導体基板１１ａ、埋込層１８によって、区画される部分が、半導体層１１ｂにおける半導体領域１２であり、半導体領域１２は拡散領域１７ａによって２つの領域１２ａ，１２ｂに電気的に区画されている。また、この半導体領域１２が磁気検出部ＨＰとなっている。なお、半導体層１１ｂの表面には、電極１５ａ〜１５ｆとオーミック接触を形成すべく、コンタクト領域１４ａ〜１４ｆが形成されている。

このように構成されるホール素子１０においては、例えば端子Ｖ１と端子Ｖ３との間に電圧を印加して電極１５ａから半導体層１１ｂに一定の駆動電流を供給すると、その電流は領域１２ａを埋込層１８に向かって流れて、電位障壁となる拡散領域１７ａによって半導体層１１ｂの底面近傍に選択的に形成される電流通路、すなわち埋込層１８を通じて電極１５ｃの下方に至る。その後、この電流は、領域１２ｂを通じて電極１５ｃに流れ込む。このとき、磁気検出部ＨＰには基板表面に対して垂直な成分を含む電流が流れることとなるため、基板表面に対して水平な成分を含む磁界が印加されると、ホール効果によって電極１５ｂと電極１５ｄとの間にホール電圧が発生することとなる。したがって、端子Ｖ２及びＶ４を通じてその発生したホール電圧信号を検出することで、基板１１の表面に水平な磁界成分が求められることとなる。また、このホール素子１０において駆動電流を流す方向は任意であり、上記駆動電流の方向を反対にして磁界（磁気）の検出を行うこともできる。また、駆動電流を流す端子対とホール電圧を検出する端子対を逆にして、磁界（磁気）の検出を行うこともできる。また、駆動電流の方向を反対にした場合、例えば電極１５ｃから電極１５ａへ駆動電流を流す場合も同様に、磁界（磁気）を検出することができる。

このように本実施形態に係る磁気センサ１００においても、第１実施形態同様に６つの電極１５ａ〜１５ｆが形成されており、第１実施形態と同様の効果を期待することができる。

また、本実施形態においては、ホール素子１０を、一般的なバイポーラプロセスを用いて形成することができる。一般にバイポーラプロセスは、センサの駆動回路として通常用いられるアナログ回路の作製に適したプロセスであるため、ホール素子１０と周辺回路の集積化を容易に行うことができる。

また、本実施形態においては、第１、第２の電位障壁として、Ｐ型の拡散領域１７，１７ａを採用する例を示した。こうすることで、ホール素子１０をより容易に製造することができるようになり、磁気センサ１００のコストを低減することができる。

また、本実施形態においては、第１，第２の電位障壁として、Ｐ型の拡散領域１７，１７ａを採用する例を示した。しかしながら、図６（ａ），（ｂ）に示すように、Ｐ型の拡散領域１７，１７ａに代えて、絶縁膜の埋設されたトレンチ１９，１９ａを採用しても良い。なお、トレンチ１９ａは、埋込層１８に接続される態様で配設され、トレンチ１９はそれぞれ半導体基板１１ａに接続される態様で延設されている。このような構成としても、Ｐ型の拡散領域１７，１７ａを第１，第２の電位障壁として用いた場合と同様に磁気検出を行うことができる。図６は、変形例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ４−Ｌ４線に沿う断面図である。

（第３実施形態）
次に、本発明の第３実施形態を、図７に基づいて説明する。図７は、本発明の第３実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ５−Ｌ５線に沿う断面図である。

第３実施形態に係る磁気センサは、第１，第２実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

図７（ａ），（ｂ）に示すように、本実施形態に係る磁気センサ１００は、基本的には、第１実施形態に示した磁気センサ１００とほぼ同じ構造を有しており、その動作態様も上述したとおりである。本実施形態においては、基板１１上に例えばＰＳＧや酸化シリコン等からなる絶縁膜２０を介して、例えばアルミニウムや多結晶シリコン等からなる平板状の電極材２１が、半導体領域１２を含む素子表面を覆うかたちで設けられている。また、電極材２１は、拡散層１３，１３ａと共に、配線を介して所定の電位（例えばグランド（ＧＮＤ）電位）に固定されている。

ところで、素子表面に形成される層間絶縁膜（例えば絶縁膜２０）内などには、ナトリウム（Ｎａ）等の可動イオンが存在する。このため、ホール素子１０への通電や温度変化等に伴ってこの可動イオンが動くことによって、基板表面における電圧出力端付近の電位が不安定になり、ホール素子１０から出力される極微小なホール電圧信号をふらつかせることがある。これは経時変動またはドリフトと呼ばれ、同電圧に基づく磁界の検出に誤差を生じさせ、特に磁気センサ１００を角度検出センサとして用いた場合にはそのセンサ特性の劣化は避けられず、深刻である。

これに対し、本実施形態に係る磁気センサ１００では、電極材２１を設けて、拡散層１３，１３ａとともに所定の電位に固定するようにしており、素子表面の電位が固定され、その周囲も安定した電位環境におかれることとなる。これにより、可動イオンの動きが抑制されるとともに、この可動イオンに起因する経時変動等が小さくなり、磁気センサ１００としての検出精度が高く維持されるようになる。さらに、電極材２１は、素子上方からのノイズに対するシールドとしても機能するため、ホール素子１０のノイズ耐性が高められることにもなる。

このように本実施形態に係る磁気センサ１００によれば、第１実施形態に記載の効果に加え、可動イオンによる影響、すなわち検出精度の低下を好適に抑制することができる。また、ホール素子１０のノイズ耐性を高めることができる。

なお、本実施形態においては、電極材２１をグランド電位に固定するようにしたが、これに限られることなく、例えば電源電位にこれを固定することもできる。

また、本実施形態においては、電位の固定をより強固なものとするために、拡散層１３，１３ａについてもこれを所定の電位に固定することとしたが、これは必須の構成ではなく、少なくとも電極材２１さえ所定の電位に固定されれば、上述の効果と同様の効果を得ることができる。

また、本実施形態においては、第１実施形態に示す構成に対して、電極材２１を配置する例を示した。しかしながら、第２実施形態に示す構成に対しても、電極材２１を配置することで、上述の効果と同様の効果を得ることができる。

（第４実施形態）
次に、本発明の第４実施形態を、図８に基づいて説明する。図８は、本発明の第４実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ６−Ｌ６線に沿う断面図である。

第４実施形態に係る磁気センサは、第１〜第３の各実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

図８（ａ），（ｂ）に示すように、本実施形態に係る磁気センサ１００は、基本的には、第１実施形態に示した磁気センサ１００とほぼ同じ構造を有しており、その動作態様も上述したとおりである。本実施形態においては、基板１１上に、素子表面のコンタクト領域１４ａ〜１４ｆを除く略全面を覆うかたちでＬＯＣＯＳ酸化膜２２を設けるようにしている。

ところで、素子表面に形成される層間絶縁膜など含まれる可動イオンの挙動がホール素子１０の検出精度に影響を及ぼすことは上述したとおりである。これに対し、本実施形態においては、ＬＯＣＯＳ酸化膜２２によって素子表面（半導体領域１２等）が覆われることでこれが保護され、可動イオンによる影響、すなわち検出精度の低下が抑制されるようになる。しかもこのＬＯＣＯＳ酸化膜２２は、磁気センサ１００の周辺回路において素子分離に用いるＬＯＣＯＳ酸化膜と共に（同時に）形成することができる。そして、当該ホール素子を形成した後に、例えばその周辺回路の製造工程としてイオン注入処理やプラズマ処理等を基板全面に施したとしても、ＬＯＣＯＳ酸化膜ＨＬ１によって素子表面が保護され、これによる当該ホール素子へのダメージは軽減されるようになる。

このように本実施形態に係る磁気センサ１００によれば、第１実施形態に記載の効果に加え、可動イオンによる影響、すなわち検出精度の低下を好適に抑制することができる。

なお、ＬＯＣＯＳ酸化膜２２は、周辺回路において素子分離に用いるＬＯＣＯＳ酸化膜と同時に形成することができる。したがって、ホール素子１０を形成した後に、例えばその周辺回路の製造工程としてイオン注入処理やプラズマ処理等を基板全面に施したとしても、ＬＯＣＯＳ酸化膜２２によって素子表面が保護され、これによるホール素子１０へのダメージを軽減することもできる。

なお、本実施形態においては、素子表面のコンタクト領域１４ａ〜１４ｆを除く略全面を覆うかたちでＬＯＣＯＳ酸化膜２２を設ける例を示した。しかしながら、少なくとも半導体領域１２を覆うようにＬＯＣＯＳ酸化膜２２を設ければ、上述と同様の効果を得ることができる。

また、本実施形態においては、第１実施形態に示す構成に対して、ＬＯＣＯＳ酸化膜２２を設ける例を示した。しかしながら、第２，第３実施形態に示す構成に対しても、ＬＯＣＯＳ酸化膜２２を配置することで、上述の効果と同様の効果を得ることができる。

（第５実施形態）
次に、本発明の第５実施形態を、図９に基づいて説明する。図９は、本発明の第５実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ７−Ｌ７線に沿う断面図である。

第５実施形態に係る磁気センサは、第１〜第３の各実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

図９（ａ），（ｂ）に示すように、本実施形態に係る磁気センサ１００は、基本的には、第１実施形態に示した磁気センサ１００とほぼ同じ構造を有しており、その動作態様も上述したとおりである。本実施形態においては、基板１１に、半導体領域１２とは異なる導電型であるＰ型不純物（例えばボロン）を導入して、素子表面のコンタクト領域１４ａ〜１４ｆを除く略全面を覆うかたちでＰ型の不純物層２３を形成するようにしている。

ところで、素子表面の層間絶縁膜内などに含まれる可動イオンの挙動がホール素子１０の検出精度に影響を及ぼすことは上述したとおりである。これに対し、本実施形態に係る磁気センサ１００によれば、例えば不純物層２３と半導体領域１２との間に逆バイアスの電圧を印加した状態にホール素子１０がおかれることで、その電圧の印加により形成されるｐｎ接合付近の空乏層によって素子表面が保護されることとなる。これにより可動イオンによる影響、すなわち検出精度の低下が抑制されるようになる。

このように本実施形態に係る磁気センサ１００によれば、第１実施形態に記載の効果に加え、可動イオンによる影響、すなわち検出精度の低下を好適に抑制することができる。

なお、本実施形態においては、素子表面のコンタクト領域１４ａ〜１４ｆを除く略全面を覆うかたちで不純物層２３を設ける例を示した。しかしながら、少なくとも半導体領域１２を覆うように不純物層２３を設ければ、上述と同様の効果を得ることができる。

また、本実施形態においては、第１実施形態に示す構成に対して、不純物層２３を設ける例を示した。しかしながら、第２，第３実施形態に示す構成に対しても、不純物層２３を設けることで、上述の効果と同様の効果を得ることができる。

（第６実施形態）
次に、本発明の第６実施形態を、図１０に基づいて説明する。図１０は、本発明の第６実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は各素子間の接続を示す模式図である。なお、図１０（ｂ）においては、各ホール素子１０を簡略化して、端子Ｖ１〜Ｖ４のみを図示している。

第６実施形態に係る磁気センサは、第１〜第５の各実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

図１０（ａ），（ｂ）に示すように、本実施形態に係る磁気センサ１００は、４個のホール素子１０（１０ａ〜１０ｄ）が、オフセット電圧を低減するように電気的に並列に接続され、１チップに集積化されて磁気センサ１００を構成している。なお、ホール素子１０としては、上述した各実施形態に係る磁気センサ１００の構造を採用することができる。本実施形態においては、第１実施形態に示した構造（図１参照）のホール素子１０を４つ採用している。

具体的には、同一基板１１上に同一配置で形成された４つのホール素子１０ａ〜１０ｄにおいて、駆動電流を供給する端子対のうち、電位が高い側の端子同士が配線を介して電気的に接続されて端子Ｄ１にまとめられ、電位が低い側の端子同士が配線を介して電気的に接続されて端子Ｄ２にまとめられている。また、ホール電圧を検出する端子対のうち、電位が高い側の端子同士が配線を介して電気的に接続されて端子Ｈ１にまとめられ、電位が低い側の端子同士が配線を介して電気的に接続されて端子Ｈ２にまとめられている。すなわち、本実施形態に係る磁気センサ１００においては、端子Ｄ１から端子Ｄ２に駆動電流が流れ、これにより生じるホール電圧を端子Ｈ１，Ｈ２で検出するように構成されている。

ところで、ホール素子１０を大量生産したり、あるいは同一基板１１上にホール素子１０を多数形成したりすると、これらの製造条件等のばらつきに起因して、これら素子間で、出力電圧（ホール電圧）やオフセット電圧（不平衡電圧）にばらつきが生じるようになる。これに対し、本実施形態においては、複数のホール素子１０を並列に接続して磁気センサ１００を形成しているため、センサ全体としての出力電圧（ホール電圧信号）、さらにはオフセット電圧（不平衡電圧）が平均化され、磁気センサ１００としての磁気検出精度が高く維持されるようになる。

また、本実施形態においては、ホール素子１０ａ〜１０ｄにおいて、駆動電流を供給する端子対のうち、電位が高い側の端子Ｄ１、低い側の端子Ｄ２、ホール電圧を検出する端子対のうち、電位が高い側の端子Ｈ１、低い側の端子Ｈ２に、それぞれ異なる端子が接続されている。具体的には、端子Ｄ１に対して、ホール素子１０ａの端子Ｖ１、ホール素子１０ｂの端子Ｖ２、ホール素子１０ｃの端子Ｖ３、ホール素子１０ｄの端子Ｖ４が接続されている。また、端子Ｄ２に対して、ホール素子１０ａの端子Ｖ３、ホール素子１０ｂの端子Ｖ４、ホール素子１０ｃの端子Ｖ１、ホール素子１０ｄの端子Ｖ２が接続されている。端子Ｈ１に対して、ホール素子１０ａの端子Ｖ２、ホール素子１０ｂの端子Ｖ３、ホール素子１０ｃの端子Ｖ４、ホール素子１０ｄの端子Ｖ１が接続されている。端子Ｈ２に対して、ホール素子１０ａの端子Ｖ３、ホール素子１０ｂの端子Ｖ１、ホール素子１０ｃの端子Ｖ２、ホール素子１０ｄの端子Ｖ３が接続されている。すなわち、４つのホール素子１０ａ〜１０ｄにおいて、それぞれ駆動電流の流れる方向が異なり、ホール素子１０ａとホール素子１０ｂの組で、それぞれに生じるオフセット電圧が打ち消され、ホール素子１０ｃとホール素子１０ｄの組で、それぞれに生じるオフセット電圧が打ち消される。すなわち、複数のホール素子１０ａ〜１０ｄにより、第１実施形態に示した１つのホール素子１０でのスピニングカレント法と同様の効果を得るようにしている。

このように本実施形態に係る磁気センサ１００によれば、複数のホール素子１０ａ〜１０ｄを並列に接続することで、センサ全体としての出力電圧を平均化することができる。またオフセット電圧（不平衡電圧）を平均化しつつ低減することができるので、１つのホール素子１０においてスピニングカレントすることによりオフセット電圧を低減する場合よりも、オフセット電圧をより低減することができる。したがって、磁気センサ１００としての磁気検出精度が高く維持されるようになる。

なお、本実施形態においては、４つのホール素子１０ａ〜１０ｄにより、オフセット電圧を平均化されつつ低減される例を示した。しかしながら、ホール素子１０の個数は４つに限定されるものではない。オフセット電圧をキャンセルできる個数であれば良い。偶数個であれば好適である。図１１に示すように、例えば２個のホール素子１０ｅ，１０ｆによっても、同様の効果を期待することができる。この場合、４つのホール素子１０を採用する場合より、体格を小型化することができる。しかしながら、ホール素子１０の個数を増やした方が、平均化の効果は大きくなる。図１１は変形例を示す模式図である。なお、２個のホール素子１０ｅ，１０ｆによるオフセット電圧を打ち消すことのできる態様は、図１１の例に限定されるものではない。

（第７実施形態）
次に、本発明の第７実施形態を、図１２に基づいて説明する。図１２は、本発明の第７実施形態に係る磁気センサの概略構成を示す平面図である。

第７実施形態に係る磁気センサは、第１〜第６の各実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

図１２に示すように、本実施形態においては、互いに直交する２軸方向から印加される磁界（図１２中に矢印ＢｘおよびＢｙで示される磁界）を検出する態様で配設されたホール素子１０、すなわち互いに直交するかたちで配設された少なくとも２つのホール素子１０を１チップに集積化して磁気センサ１００を構成している。なお、ホール素子１０として、本実施形態においては、第１実施形態に示した構造（図１参照）のホール素子１０を採用している。

このように構成される磁気センサ１００においては、例えば基板１１に設けられた周辺回路や、基板１１とは別に設けられた信号処理回路等を通じて、直交配置された２つのホール素子１０からのホール電圧信号に適宜処理（演算処理）を施すことにより、１つの平面上の全ての方向からの磁界の検出、すなわち３６０°の広角度な磁界の検出が可能となる。

なお、こうして１チップに集積化される２つのホール素子１０は、その製造工程における各種条件のばらつき等によりそれら素子のペア性が悪化することが懸念されるため、互いの間隔をできるだけ近づけて、例えば「１００μｍ」以内に配置させることが望ましい。こうした配置にすることで、製造工程等に起因する両者間のばらつきが抑制され、より良好なペア性が得られるようになる。また、温度環境をはじめとする使用時の条件についてもそれら両者間でのばらつきが抑制されることとなり、この意味でも良好なペア性が得られることとなる。

このように本実施形態に係る磁気センサ１００によれば、第１実施形態に記載の効果に加え、３６０°の広角度な磁界の検出が可能となる。すなわち２次元検出が可能となる。

なお、本実施形態においては、互いに直交する２軸方向から印加される磁界を検出する態様で２つのホール素子１０を１チップに集積化して磁気センサ１００を構成するようにしたが、この構造に限られることない。例えば、互いに鋭角の角度に交わる態様で配置された２つのホール素子１０によっても、上述の効果に準じた効果を得ることができる。

また、本実施形態においては、ホール素子１０として第１実施形態に示す構成を採用する例を示した。しかしながら、第２〜第５実施形態に示す構成のものも採用することもできる。また、直交配置されたホール素子１０の組を複数とし、第６実施形態に示す構成を組み合わせることも可能である。

（第８実施形態）
次に、本発明の第８実施形態を、図１３に基づいて説明する。図１３は、本発明の第８実施形態に係る磁気センサの概略構成を示す平面図である。

第８実施形態に係る磁気センサは、第７の各実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

図１３に示すように、本実施形態においては、基板表面に垂直な磁界成分を検出する横型のホール素子４０とともに、直交配置された２つの縦型のホール素子１０が１チップに集積化されて、互いに直交する３軸方向からの磁界（図１３中にＢｘ、Ｂｙ、Ｂｚで示される磁界）を検出する３次元磁気センサ１００を構成している。なお、ホール素子１０として、本実施形態においては、第１実施形態に示した構造（図１参照）のホール素子１０を採用している。また、横型のホール素子４０も、基本的には、先の図２７に例示した構造を有している。ただしここでは、半導体領域４２が、エピタキシャル膜ではなく拡散層（ウェル）として形成されている。

このように構成される磁気センサ１００においては、例えば基板１１に設けられた周辺回路や、基板１１とは別に設けられた信号処理回路等を通じて、各ホール素子１０，４０からのホール電圧信号に適宜処理（演算処理）を施すことにより、１つの平面上の全ての方向（２次元方向）に加え、さらにこれに直交する軸方向からの磁界の検出も可能となる。すなわち、３次元の磁界検出が実現されることとなる。

このように本実施形態に係る磁気センサ１００によれば、第１実施形態に記載の効果に加え、互いに直交する３軸方向からの磁界を検出することができる。

なお、横型のホール素子４０は、基板表面に垂直な磁界成分を検出するものであれば良い。したがって、図２７に示した構造のホール素子４０や、それ以外の構成のものであっても採用することができる。

また、本実施形態においては、ホール素子１０として第１実施形態に示す構成を採用する例を示した。しかしながら、第２〜第５実施形態に示す構成のものも採用することもできる。また、直交配置された縦型のホール素子１０の組を複数とし、第６実施形態に示す構成を組み合わせることも可能である。さらには、横型のホール素子４０を複数とし、第６実施形態と同様に、並列化とスピニングカレント法を同時に実現させることも可能である。

（第９実施形態）
次に、本発明の第９実施形態を、図１４に基づいて説明する。図１４は、本発明の第９実施形態に係る磁気センサの概略構成を示す平面図である。

第９実施形態に係る磁気センサは、第１〜第８の各実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

図１４に示すように、本実施形態においても、互いに直交する２軸方向から印加される磁界を検出する態様で配設されたホール素子１０、すなわち互いに直交するかたちで配設された２つのホール素子１０が１チップに集積化されて磁気センサを構成している。ただし、本実施形態においては、２つのホール素子１０ｇを、それぞれ同一方向に対向するかたちで配設された２つのホール素子１０ｈと対をなすものとしている。こうした構成とすることで、互いに対向配置されてペアをなす２つのホール素子１０の出力電圧（ホール電圧）を平均化したり、それらホール素子１０の出力を切り替えたりするなどして、磁気センサ１００としての検出精度を高めることができるようになる。なお、本実施形態においては、全てのホール素子１０として、第１実施形態に示した構造（図１参照）のホール素子１０を採用している。

このように本実施形態に係る磁気センサ１００によれば、第１実施形態に記載の効果に加え、磁気センサとしての検出精度を高めることができるようになる。

なお、本実施形態においては、２つのホール素子１０が各々形成するペアの双方を、チップとして切り出された基板１１の側面に対して０°又は９０°となるように配置される例を示した。しかしながら、図１５に示すように、ホール素子１０ｇのペアとホール素子１０ｈのペアの双方を、チップとして切り出された基板１１の側面に対して４５°傾けて配設しても良い。これにより、素子外部から印加される種々の機械的な応力の影響を受けにくくなる。すなわち、それら各ホール素子１０ｇ，１０ｈのオフセット電圧が好適に低減され、磁気センサ１００としての検出精度をさらに高めることができる。図１５は変形例を示す平面図である。

また、本実施形態においては、ホール素子１０（１０ｇ，１０ｈ）として第１実施形態に示す構成を採用する例を示した。しかしながら、第２〜第５実施形態に示す構成のものも採用することもできる。また、第６実施形態に示す構成を組み合わせることも可能である。

（第１０実施形態）
次に、本発明の第１０実施形態を、図１６に基づいて説明する。図１６は、本発明の第１０実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ８−Ｌ８線に沿う断面図である。

第１０実施形態に係る磁気センサは、第１〜第９の各実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

図１６（ａ），（ｂ）に示すように、本実施形態に係る磁気センサ２００は、基本的に第１実施形態に係る磁気センサ１００と同様の構造、及び、同様の駆動形態を有している。ただし、本実施形態においては、半導体領域１１２が３つに分割され、９つの電極１１５ａ〜１１５ｉを有する点を特徴とする。

本実施形態に係る磁気センサ２００も、第１実施形態に示した磁気センサ１００同様、縦型のホール素子１１０を単一の導電型からなる基板（半導体基板）１１１に形成してなるものであり、ホール素子１１０はＣＭＯＳプロセスを利用して形成されている。縦型のホール素子１１０は、例えば（１００）面をカット面とする基板１１１としてのＰ型のシリコン基板（Ｐ−ｓｕｂ）と、基板表面にＮ型の導電型不純物が導入されて拡散層（ウェル）として形成されたＮ型の半導体領域（Ｎウェル）１１２とを有して構成されている。この半導体領域１１２は、基板１１１に囲繞されるかたちで形成されている。

基板１１１には、ホール素子１１０を他の素子と素子分離すべくＰ型からなる拡散層（Ｐ型拡散分離壁）１１３が形成されている。そして、半導体領域１１２の表面にあってこの拡散層１１３にて囲まれる領域（活性領域）には、同表面の不純物濃度（Ｎ型）が選択的に高められるかたちでコンタクト領域（Ｎ⁺拡散層）１１４ａ〜１１４ｉが形成されている。これにより、これら各コンタクト領域１１４ａ〜１１４ｆとそこに配設される電極１１５ａ〜１１５ｉとの間に良好なオーミックコンタクトが形成されることになる。

９つの電極１１５ａ〜１１５ｉのうち、Ｌ７−Ｌ７線に沿って形成された、すなわち一直線状に形成された３つの電極１１５ａ，１１５ｃ，１１５ｉが、特許請求の範囲に示した第１の電極群に相当する。第１の電極群を構成する一端側の電極１１５ａは２つの電極１１５ｅ，１１５ｆの間に配置されており、第１の電極群を構成する中央の電極１１５ｃは、電極１１５ｇ，１１５ｈの間に配置されている。第１の電極群を構成する他端側の電極１１５ｉは２つの電極１１５ｂ，１１５ｄの間に配置されている。すなわち、電極１５ｂ，１１５ｄ〜１１５ｆが、特許請求の範囲に示す第２の電極群に相当する。

また、第２の電極群を構成する６つの電極１１５ｂ，１１５ｄ〜１１５ｆのうち、両端の電極対における第１の電極群がなす直線（Ｌ８−Ｌ８線）に対して同一側の電極１１５ｆと電極１１５ｄ（１１５ｅと電極１１５ｂ）が、両端の電極対に挟まれた中央の電極対における直線（Ｌ８−Ｌ８線）に対して同一側の電極とは逆側の電極１１５ｇ（電極１１５ｈ）を介して、基板上に形成された配線１１６ａ（配線１１６ｂ）により電気的に接続されている。また、第１の電極群を構成する３つの電極１１５ａ，１１５ｃ，１１５ｉのうち、両端の電極１１５ａ，１１５ｉが基板上に形成された配線１１６ｃによって電気的に接続されている。

なお、本実施形態においては、第２の電極群を構成する６つの電極１１５ｂ，１１５ｄ〜１１５ｆにおいて、電極１１５ｅと電極１１５ｆ、電極１１５ｇと電極１１５ｈ、及び電極１１５ｂと電極１１５ｄが、それぞれ第１の電極群を構成する３つの電極１１５ａ，１１５ｃ，１１５ｉがなす直線（Ｌ８−Ｌ８線）に対して線対称の関係を有するように設けられている。また、配線１１６ａ，１１６ｂは、配線抵抗が互いに略等しくなるように設定されている。本実施形態においては、同一の材料（例えばアルミニウム）からなり、断面及び配線長が互いに略等しくなるように設定されている。

また、拡散層１１３にて囲まれる領域（活性領域）は、図１６（ａ）に示されるように、各拡散層によるｐｎ接合分離を通じて、Ｐ型の拡散層（Ｐ型拡散分離壁）１１３ａ，１１３ｂを隔てた領域１１２ａ〜１１２ｃに分割されている。ここで、拡散層１１３ａ，１１３ｂは、特許請求の範囲に示した電位障壁に相当し、半導体領域１１２よりも浅い拡散深さをもち、半導体領域１１２の底面近傍を選択的に狭めて電流通路を形成している。そして、図１６（ｂ）に示されるように、領域１１２ａ〜１１２ｃにおいては、基板内部においても電気的に区画された領域が形成されている。この領域１１２ａ〜１１２ｃの基板内部に電気的に区画される領域が、磁気検出部ＨＰとなっている。なお、領域１１２ａ〜１１２ｃにおいては、領域１１２ａにコンタクト領域１１４ａ，１１４ｅ，１１４ｆ（電極１１５ａ，１１５ｅ，１１５ｆ）が、領域１１２ｂにコンタクト領域１１４ｃ，１１４ｇ，１１４ｈ（電極１１５ｃ，１１５ｇ，１１５ｈ）が、領域１１２ｃにコンタクト領域１１４ｂ，１１４ｄ，１１４ｉ（電極１１５ｂ，１１５ｄ，１１５ｉ）それぞれ形成されている。

また、第１の電極群のうち、両端の電極１１５ａ，１１５ｉの一方（本例においては１１５ａ）と両端の電極１１５ａ，１１５ｉに挟まれる中央の電極１１５ｃが第１の電極対とされ、第２の電極群のうち、両端の電極対の一方を第２の電極対（本例においては電極１１５ｂと電極１１５ｄの対）とされている。そして、図１６（ａ），（ｂ）に示すように、電極１１５ａには端子Ｖ１、電極１１５ｂには端子Ｖ２、電極１１５ｃには端子Ｖ３、及び電極１１５ｄには端子Ｖ４が電気的に接続されている。これら４つの端子Ｖ１〜Ｖ４のうち、端子Ｖ１と端子Ｖ３が対をなし、端子Ｖ２と端子Ｖ４が対をなしている。

例えば対をなす端子Ｖ１と端子Ｖ３との間に電圧を印加して電極１１５ａから半導体領域１１２に一定の駆動電流を供給すると、コンタクト領域１１４ａから磁気検出部ＨＰ、そして拡散層１１３ａの下方を通じて、コンタクト領域１１４ｃへと流れる。すなわちこの場合、磁気検出部ＨＰには、基板表面に垂直な成分を含む電流が流れることになる。このため、この駆動電流を流した状態において、基板表面に平行な成分を含む磁界（図１６（ａ）中に矢印Ｂで示される磁界）がホール素子１０の磁気検出部ＨＰに印加されたとすると、ホール効果によって、対をなす端子Ｖ２と端子Ｖ４との間にその磁界に対応するホール電圧Ｖ_Hが発生する。したがって、端子Ｖ２及びＶ４を通じて発生したホール電圧信号を検出することで、検出対象とする磁界成分が、すなわちホール素子１０に用いられる基板の表面に平行な磁界成分が求められることとなる。また、このホール素子１０において駆動電流を流す方向は任意であり、上記駆動電流の方向を反対にして磁界（磁気）の検出を行うこともできる。また、駆動電流を流す端子対とホール電圧を検出する端子対を逆にして、磁界（磁気）の検出を行うこともできる。

さらには、第１実施形態同様、端子Ｖ１から端子Ｖ３へ駆動電流を流しての端子Ｖ２およびＶ４による電圧検出と、端子Ｖ２から端子Ｖ４へ駆動電流を流しての端子Ｖ３およびＶ１による電圧検出とを所定周期で繰り返し行うことで、オフセット電圧を低減（キャンセル）することができる
このように、本実施形態に係る磁気センサ２００によっても、第１実施形態と同様の効果を期待することができる。また、第１実施形態に示した構成に比べて、電極数を増やしているので、オフセット電圧（不平衡電圧）が平均化され、磁気センサ１００としての磁気検出精度を向上することができる。

また、本実施形態に係る磁気センサ２００においては、端子Ｖ３から端子Ｖ１へ駆動電流を流しての端子Ｖ４およびＶ２による電圧検出と、端子Ｖ４から端子Ｖ２へ駆動電流を流しての端子Ｖ１およびＶ３による電圧検出も可能に構成されている。この２つの組合せによってもオフセット電圧を打ち消しつつ磁気（磁界）を検出することができる。すなわち、駆動電流用の端子対（電極対）と駆動電流の流れ方向を切り替える（スピニングカレントする）ことで、オフセット電圧を低減（キャンセル）しつつ磁気（磁界）を検出することができる駆動態様であれば採用が可能である。例えば、第１実施形態に示したように４通り（図３参照）で駆動電流を流し、ホール電圧を平均化しつつオフセット電圧を低減（キャンセル）するようにしても良い。

なお、本実施形態に係る磁気センサ２００に対して、第２〜第９の各実施形態に示した構成を採用することも可能である。

また、本実施形態においては、半導体領域１１２が３つの領域１１２ａ〜１１２ｃに分割され、領域１１２ａ〜１１２ｃごとに第１電極群を構成する１つの電極を挟む態様で第２の電極群を構成する２つの電極が配置され、隣り合う関係にある領域１１２ａと領域１１２ｂ（領域１１２ｂと領域１１２ｃ）において、第１の電極１１５ａ，１１５ｃ，１１５ｉのなす直線（Ｌ７−Ｌ７線）を挟む関係にある電極１１５ｆと電極１１５ｇ（電極１１５ｇと電極１１５ｄ）、及び、１１５ｅと電極１１５ｈ（電極１１５ｈと電極１１５ｂ）を、それぞれ配線１１６ａ、１１６ｂにより接続するようにしている。すなわち、本実施形態に示す構成以外にも、例えば半導体領域１２が奇数個に分割され、隣り合う関係にある領域において、第１の電極のなす直線を挟む関係にある電極同士が配線を介して電気的に接続された構成とすれば、本実施形態と同様の効果を期待することができる。

（第１１実施形態）
次に、本発明の第１１実施形態を、図１７に基づいて説明する。図１７は、本発明の第１１実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ９−Ｌ９線に沿う断面図である。

第１１実施形態に係る磁気センサは、第１実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

図１７（ａ），（ｂ）に示すように、本実施形態に係る磁気センサ１００は、基本的には、第１実施形態に示した磁気センサ１００とほぼ同じ構造を有しており、その動作態様も上述したとおりである。本実施形態においては、第１実施形態に示した図４同様、電位障壁としてトレンチ１９ａを採用し、半導体領域１２がトレンチ１９によって囲繞されている。そして、トレンチ１９，１９ａの表面が、Ｐ型の拡散層２４によって被覆されている。

ここで、半導体領域１２にトレンチ１９，１９ａが直接的に接触する構成の場合、半導体領域１２に流れるキャリアが、トレンチ１９，１９ａ内の絶縁膜（例えば酸化膜）などによって揺らぎ、ノイズが生じる恐れがある。これは、基板１１にトレンチ１９，１９ａを形成することにより、基板１１を構成するシリコン原子の結合手が余ることによる。これに対し、本実施形態においては、トレンチ１９，１９ａの表面を半導体領域１２とは別の導電型である拡散層２４によって被覆し、拡散層２４に半導体領域１２とは逆バイアスを印加するので、ＰＮ接合分離によって、半導体領域１２に流れるキャリアのゆらぎを抑制することができる。

なお、本実施形態においては、第１実施形態に示す構成（図４）に対して、拡散層２４を設ける例を示した。しかしながら、第２実施形態に示す構成（図６）に対しても、拡散層２４を設けることで、上述の効果と同様の効果を得ることができる。

（第１２実施形態）
次に、本発明の第１２実施形態を、図１８に基づいて説明する。図１８は、本発明の第１２実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ１０−Ｌ１０線に沿う断面図である。

第１２実施形態に係る磁気センサは、第１実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

図１８（ａ），（ｂ）に示すように、本実施形態に係る磁気センサ１００は、基本的には、第１実施形態に示した磁気センサ１００とほぼ同じ構造を有しており、その動作態様も上述したとおりである。本実施形態においては、基板１１が、例えばＮ型のシリコンからなる支持基板１１ｃと、支持基板１１ｃ上に設けられた例えばシリコン酸化膜からなる絶縁層１１ｄと、絶縁層１１ｄを介して支持基板１１ｃ上に例えばエピタキシャル成長にて形成されたＰ型のシリコンからなる半導体層１１ｅとにより構成されている。そして、半導体基板としての半導体層１１ｅの、絶縁層１１ｄとの接続面の裏面表層に、Ｎ型の半導体領域１２が構成されている。

このように、絶縁層１１ｄを介して支持基板１１ｃ上に構成された半導体層１１ｅ（本実施形態においてはＳＯＩ構造基板１１の半導体層１１ｅ）に対しても、第１実施形態に示した基板１１と同様の構成を実現することができる。

また、本実施形態においては、図１８（ｂ）に示すように、支持基板１１ｃを所定電位（図１８ｂ）においてはグランド電位）に固定している。このような構成を採用すると、基板１１（ホール素子１０）の下方からのノイズを遮蔽（シールド）してホール素子をノイズから保護することも可能になる。特に、第３〜第５実施形態に示した基板１１の上方からのノイズに対するシールド構造と組み合わせることで、ホール素子１０のノイズ耐性をより高めることができる。なお、所定電位としてはグランド電位に限られることなく、例えば電源電位に固定することもできる。

なお、本実施形態においては、第１実施形態に示す構成に対して、ＳＯＩ構造の基板１１（半導体層１１ｅ）を採用する例を示した。しかしながら、上述した各実施形態に示す構成との組合せが可能である。例えば、図１９に示すように、例えばＰ型のシリコンからなる支持基板１１ｃと、支持基板１１ｃ上に設けられた例えばシリコン酸化膜からなる絶縁層１１ｄと、絶縁層１１ｄを介して支持基板１１ｃ上に例えばエピタキシャル成長にて形成されたＮ型のシリコンからなる半導体層１１ｅとにより構成される基板１１において、半導体層１１ｅに第２実施形態に示した半導体層１１ｂと同様の構成を実現することができる。図１９においては、第２実施形態の図６同様、第１，第２の電位障壁として、絶縁膜の埋設されたトレンチ１９，１９ａを採用している。このような構成としても、第２実施形態同様、磁気検出を行うことができる。また、第１１実施形態で示したように、トレンチ１９，１９ａの表面を拡散層２４で被覆しているので、半導体領域１２に流れるキャリアのゆらぎを抑制することができる。なお、第１，第２の電位障壁としては、トレンチ１９，１９ａ以外にも、上述したように、Ｐ型の拡散領域１７，１７ａを採用することもできる。図１９は、変形例を示す断面図である。

また、基板１１を構成する半導体層１１ｅにトレンチ１９，１９ａを形成する構成においては、図２０に示すように、第１の電位障壁であるトレンチ１９の深さが、第２の電位障壁であるトレンチ１９ａの深さよりも深く設定されることが好ましい。このような構造とすると、トレンチ１９によって、駆動電流の流れる方向や範囲をより絞ることができるので、駆動電流が磁気検出部ＨＰにおいて縦方向に流れやすくなり、磁気センサ１００の高精度化を期待することができる。なお、このような効果は、本実施形態に示す基板１１の半導体層１１ｂに限定されるものではない。第２実施形態に示した基板１１の半導体層１１ｂにも適用することができる。また、トレンチ１９，１９ａに限定されるものではなく、第１の電位障壁、第２の電位障壁に適用することができる。図２０は、変形例を示す断面図である。

（第１３実施形態）
次に、本発明の第１２実施形態を、図２１に基づいて説明する。図２１は、本発明の第１３実施形態に係る磁気センサの概略構成を示す平面図である。

第１３実施形態に係る磁気センサは、第１実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

第１実施形態においては、半導体領域１２のうち、区画された領域１２ａ（１２ｂ）における第１の電極群を構成する１つの電極１５ａ（１５ｃ）と、当該電極１５ａ（１５ｃ）を間に挟む第２の電極群を構成する一方の電極対１５ｅ，１５ｆ（１５ｂ，１５ｄ）が、基板１１の平面方向において、電位障壁である拡散層１３ａに沿って一直線状に配置される例を示した。ところで、縦型のホール素子１０においては、ホール素子１０の形状（電極の配置）が理想的な形状（例えば図２７（ａ）に示す横型ホール素子）に対して変形した形状となっている。このように変形形状においては、電極付近のローレンツ効果が偏向し、電極付近のホール電界が弱まる領域が増加するため、磁界による電流通路に曲がりが生じる。そして、その結果、抵抗が増加することとなり、理想形状に対して感度が低下する。

そこで、本実施形態においては、図２１に示すように、基板１１の平面方向において、第２の電極群を構成する電極１５ｂ，１５ｄ〜１５ｆのうち、第１の電極群（第１の電極対）を構成する電極１５ａ，１５ｃがなす直線に対して同一側に位置する電極１５ｂと電極１５ｅの間、電極１５ｄと電極１５ｆの間の距離が、第１の電極群を構成する電極１５ａと電極１５ｃの間の距離よりも短くなるように、それぞれの電極１５ａ〜１５ｆの位置が決定されている。より具体的には、図２１に示すように、第１の電極群（第１の電極対）を構成する電極１５ａ，１５ｃは、電位障壁である拡散層１３ａによって半導体領域１２が区画された方向において、各領域１２ａ，１２ｂの略中心位置（図２１に示す破線）に形成されている。これに対し、第２の電極群を構成する各電極１５ｂ，１５ｄ〜１５ｆは、電位障壁である拡散層１３ａによって区画される方向において、各領域１２ａ，１２ｂの略中心位置よりも拡散層１３ａ（電位障壁）側に近づいて形成されている。そしてこの結果、電極１５ｂと電極１５ｅの間、電極１５ｄと電極１５ｆの間の距離が、それぞれ電極１５ａと電極１５ｃの間の距離よりも短くなっている。このような構成を採用すると、各領域１２ａ，１２ｂにおいて、第１の電極群を構成する１つの電極１５ａ（１５ｃ）と、第２の電極群を構成する一方の電極対１５ｅ，１５ｆ（１５ｂ，１５ｄ）が一直線状に配置される構成（同一側に位置する電極１５ｂと電極１５ｅの間（電極１５ｄと電極１５ｆの間）の距離が、第１の電極群を構成する電極１５ａと電極１５ｃの間の距離と等しい構成）に比べて、上述した素子の形状効果の影響を小さくすることができる。すなわち、磁気センサ１００（ホール素子１０）の感度を向上することができる。

また、本実施形態においては、第１実施形態に示す構成に対して、各電極１５ａ〜１５ｆの配置を適用する例を示した。しかしながら、第１０実施形態を除く各実施形態に示す構成に対しても、本実施形態に示す電極１５ａ〜１５ｆの配置を適用することで、上述の効果と同様の効果を得ることができる。

（第１４実施形態）
次に、本発明の第１４実施形態を、図２２に基づいて説明する。図２２は、本発明の第１４実施形態に係る磁気センサの概略構成を示す平面図である。なお、図２２においては、便宜上、コンタクト領域１４を省略して図示している。

第１４実施形態に係る磁気センサは、第１実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

第１実施形態においては、半導体領域１２の区画された領域１２ａ（１２ｂ）に、第１の電極群（第１の電極対）を構成する１つの電極１５ａ（１５ｃ）と、当該電極１５ａ（１５ｃ）を間に挟む第２の電極群を構成する一方の電極対１５ｅ，１５ｆ（１５ｂ，１５ｄ）が配置される例を示した。これに対し、本実施形態においては、図２２に示すように、区画された領域１２ａ（１２ｂ）において、第１の電極群を構成する１つの電極１５ａ（１５ｃ）と、当該電極１５ａ（１５ｃ）を間に挟む第２の電極群を構成する一方の電極対１５ｅ，１５ｆ（１５ｂ，１５ｄ）とを間に挟むように、電極１５ｉ，１５ｊ（１５ｇ、１５ｈ）が配置され、電極１５ｉ，１５ｊ（１５ｇ、１５ｈ）がなす電極対（以下補助電極対１５ｉ，１５ｊ（１５ｇ、１５ｈ）と示す）が第１の電極群を構成する各電極１５ａ（１５ｃ）に対して少なくとも１つ形成されている。そして、電極１５ａ（１５ｃ）は、当該電極１５ａ（１５ｃ）とは別の第１の電極群を構成する電極１５ｃ（１５ａ）を間に挟む補助電極対１５ｇ、１５ｈ（１５ｉ，１５ｊ）と、それぞれ配線１６ｃ，１６ｄによって電気的に接続されている。なお、このように構成された磁気センサ１００においては、第１実施形態に示した構成と動作、駆動態様が同じである。

このような構成とすると、補助電極対対１５ｉ，１５ｊ（１５ｇ、１５ｈ）のない構成に比べて、電極１５の形状や大きさのばらつきが平均化され、オフセット電圧（不平衡電圧）が平均化されつつ低減される。したがって、磁気センサ１００としての磁気検出精度が高く維持されるようになる。

なお、図２２に示す構成においては、第１の電極群（第１の電極対）を構成する１つの電極１５ａ（１５ｃ）に対応して、１つの補助電極対対１５ｉ，１５ｊ（１５ｇ、１５ｈ）がそれぞれ配置される例を示した。しかしながら、１つの電極１５ａ（１５ｃ）に対して、複数の補助電極対が配置される構成（例えば、１５ｉ，１５ｊを間に挟む補助電極対をさらに配置）としても良い。このように、補助電極対が複数（幾重）であっても、電極１５ａ（１５ｃ）は、当該電極１５ａ（１５ｃ）とは別の第１の電極群を構成する電極１５ｃ（１５ａ）を間に挟む補助電極対のすべてとそれぞれ電気的に接続されれば良い。

また、第１電極群及び第２電極群を構成する電極１５ａ〜１５ｆ以外に、上述した補助電極対が第１の電極群を構成する各電極１５ａ（１５ｃ）に対して少なくとも１つ形成される構成においては、以下の配線構造とすることもできる。具体的には、図２３に示すように、対応する電極１５ａ，１５ｃが異なり、その間に挟む電極１５の数が等しい補助電極対（補助電極対１５ｉ，１５ｊと補助電極対１５ｇ、１５ｈ）において、第１の電極群がなす直線を挟む関係にある電極同士（電極１５ｉと電極１５ｈ、電極１５ｊと電極１５ｇ）が、基板１１上に設けられた配線１６ｅ，１６ｆによってそれぞれ電気的に接続された構成としても良い。このような構成においては、第１の電極群を構成する電極対１５ａ，１５ｃと、第２の電極群を構成する一方の電極対１５ｂ，１５ｄ（１５ｅ，１５ｆ）及び間に挟む電極１５の数が等しい補助電極対の一方の補助電極対１５ｉ，１５ｊ（補助電極対１５ｇ、１５ｈ）とのうち、一方を駆動電流を供給するための駆動電流用電極対とし、他方をホール電圧を検出するためのホール電圧用電極対とすると、磁界（磁気）の検出とともに、オフセット電圧を低減することができる。図２３は、変形例を示す平面図である。

例えば対をなす端子Ｖ１と端子Ｖ３との間に電圧を印加して電極１５ａから半導体領域１２に一定の駆動電流を供給すると、磁気検出部ＨＰ、そして拡散層１３ａの下方を通じて、電極１５ｃへと流れる。すなわち、磁気検出部ＨＰに、基板表面に垂直な成分を含む電流が流れることになる。このため、この駆動電流を流した状態において、基板表面に平行な成分を含む磁界（図２３中に矢印Ｂで示される磁界）がホール素子１０の磁気検出部ＨＰに印加されたとすると、ホール効果によって、対をなす端子Ｖ２と端子Ｖ４との間、及び、対をなす端子Ｖ５と端子Ｖ６との間に、その磁界に対応するホール電圧Ｖ_Hが発生する。したがって、端子Ｖ２，Ｖ４と端子Ｖ５，Ｖ６を通じて発生したホール電圧信号を検出する（足し合わせる）ことで、検出対象とする磁界成分が、すなわちホール素子１０に用いられる基板の表面に平行な磁界成分が求められることとなる。また、このホール素子１０において駆動電流を流す方向は任意であり、上記駆動電流の方向を反対にして磁界（磁気）の検出を行うこともできる。また、駆動電流を流す端子対とホール電圧を検出する端子対を逆にして、磁界（磁気）の検出を行うこともできる。なお、端子Ｖ１，Ｖ３を検出側とすると、端子Ｖ２と端子Ｖ４との間、端子Ｖ５と端子Ｖ６との間にそれぞれ電圧を印加し、端子Ｖ１，Ｖ３においてそれぞれに対応して生じるホール電圧信号を検出する（足し合わせる）ことで、検出対象とする磁界成分が求められることとなる。この構成においても、第１実施形態同様、駆動電流用電極対とホール電圧用検出対を所定周期で切り替えることで、オフセット電圧を低減（キャンセル）することができる。

なお、図２３に示す構成においても、図２２に示す構成同様、１つの電極１５ａ（１５ｃ）に対して、複数の補助電極対が配置される構成（例えば、１５ｉ，１５ｊを間に挟む補助電極対をさらに配置）としても良い。このように、補助電極対が複数（幾重）であっても、対応する電極１５ａ，１５ｃが異なり、その間に挟む電極１５の数が等しい補助電極対において、第１の電極群がなす直線を挟む関係にある電極同士が、それぞれ電気的に接続された構成とすれば良い。そして、第２の電極群を構成する一方の電極対とともに、補助電極対を駆動電流用電極対又はホール電圧用検出対とすれば良い。

また、本実施形態においては、第１実施形態に示す構成に対して、補助電極対１５ｉ，１５ｊ（１５ｇ、１５ｈ）を設ける例を示した。しかしながら、第１０実施形態を除く各実施形態に示す構成に対しても、本実施形態に示す補助電極対１５ｉ，１５ｊ（１５ｇ、１５ｈ）を適用することで、上述の効果と同様の効果を得ることができる。

（第１５実施形態）
次に、本発明の第１５実施形態を、図２４に基づいて説明する。図２４は、本発明の第１５実施形態に係る磁気センサの概略構成を示す平面図である。なお、図２４においては、便宜上、コンタクト領域１４を省略して図示している。

第１５実施形態に係る磁気センサは、第７実施形態に示した磁気センサ１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

第７実施形態（図１２）においては、互いに直交する２軸方向から印加される磁界を検出するように、２つのホール素子１０が互いに直交するかたちで配設される例を示した。これに対し、本実施形態においては、直交配置された２つのホール素子１０において、第１の電極群を構成する電極の１つが互いに兼用されている。

具体的には、図２４に示すように、直交配置された２つのホール素子１０，１０’において、第１の電極群を構成する電極１５ａ（１５ａ’）が兼用されている。そして、電極対１５ｅ，１５ｆと電極対１５ｅ’、１５ｆ’が、それぞれ電極１５ａ（１５ａ’）を間に挟んで互いに直交するように配置され、区画された領域１２ａ，１２ａ’が互いに一体化されて平面十字状をなしている。また、領域１２ａと対向して領域１２ｂが配置され、領域１２ａ’と対向して領域１２ｂ’が配置されている。そして、ホール素子１０を構成する第１の電極群１５ａ，１５ｃのなす直線を挟むように、電極１５ｂと電極１５ｆが配線１６ａによって電気的に接続され、電極１５ｄと電極１５ｅが配線１６ｂによって電気的に接続されている。また、ホール素子１０’を構成する第１の電極群１５ａ’，１５ｃ’のなす直線を挟むように、電極１５ｂ’と電極１５ｆ’が配線１６ａ’によって電気的に接続され、電極１５ｄ’と電極１５ｅ’が配線１６ｂ’によって電気的に接続されている。

このように構成される磁気センサ１００においては、例えば基板１１に設けられた周辺回路や、基板１１とは別に設けられた信号処理回路等を通じて、直交配置された２つのホール素子１０,１０’からのホール電圧信号に適宜処理（演算処理）を施すことにより、１つの平面上の全ての方向からの磁界の検出、すなわち３６０°の広角度な磁界の検出が可能となる。すなわち、第１実施形態に記載の効果に加えて２次元検出が可能となる。

また、直交配置された２つのホール素子１０，１０’において、第１の電極群を構成する電極の１つが兼用されない構成に比べて、平面方向における基板１１の大きさ（すなわち、磁気センサ１００の体格）を小型化することができる。

なお、本実施形態においては、直交配置された２つのホール素子１０，１０’において、第１の電極群を構成する電極の１つを互いに兼用する例を示したが、この構造に限られるものではない。例えば、互いに鋭角の角度に交わる態様で配置された２つのホール素子１０，１０’においても、第１の電極群を構成する電極の１つを互いに兼用する構成とすることがで、上述の効果に準じた効果を得ることができる。

また、本実施形態においては、ホール素子として第１実施形態に示す構成を採用する例を示した。しかしながら、上述した各実施形態に示す構成との組合せが可能である。例えば、図２５に示すように、ホール素子として、第１１実施形態に示す構成を採用しても良い。図２５においては、直交配置された２つのホール素子１１０，１１０’において、第１の電極群を構成する電極１１５ｃ（１１５ｃ’）が兼用されている。そして、電極対１１５ｇ，１１５ｈと電極対１１５ｇ’、１１５ｈ’が、それぞれ電極１１５ｃ（１１５ｃ’）を間に挟んで互いに直交するように配置され、区画された領域１１２ｂ，１１２ｂ’が互いに一体化されて平面十字状をなしている。また、領域１１２ｂと対向する領域１１２ａ，１１２ｃが、領域１１２ｂを間に挟んで配置され、領域１１２ｂ’と対向する領域１１２ａ’，１１２ｃ’が、領域１１２ｂ’を間に挟んで配置されている。そして、ホール素子１１０を構成する第１の電極群１１５ａ，１１５ｃ，１１５ｉのなす直線を挟むように、電極１１５ｂ，電極１１５ｈ，電極１１５ｅが配線１１６ｂによって電気的に接続され、電極１１５ｄ，電極１１５ｇ，電極１１５ｆが配線１１６ａによって電気的に接続されている。また、電極１１５ａと電極１１５ｉが配線１１６ｃによって電気的に接続されている。同様に、ホール素子１１０’を構成する第１の電極群１１５ａ’，１１５ｃ’，１１５ｉ’のなす直線を挟むように、電極１１５ｂ’，電極１１５ｈ’，電極１１５ｅ’が配線１１６ｂ’によって電気的に接続され、電極１１５ｄ’，電極１１５ｇ’，電極１１５ｆ’が配線１１６ａ’によって電気的に接続されている。また、電極１１５ａ’と電極１１５ｉ’が配線１１６ｃ’によって電気的に接続されている。この場合も、直交配置された２つのホール素子１１０，１１０’において、第１の電極群を構成する電極の１つが兼用されない構成に比べて、平面方向における基板１１１の大きさ（すなわち、磁気センサ２００の体格）を小型化することができる。図２５は変形例を示す平面図である。なお、図２５においては、第１の電極群のうち、３つの中央に位置する電極１１５ｃ（１１５ｃ’）が兼用される例を示した。しかしながら、端部の位置する一方の電極（例えば電極１１５と電極１１５ａ’）が兼用されても良い。

以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。

本実施形態においては、ホール素子１０が構成される基板の材料として、シリコンを用いる例を示した。しかしながら、製造工程や構造上の条件等に応じて、シリコン以外の材料を用いることもできる。例えば、ＧａＡｓ，ＩｎＳｂ，ＩｎＡｓ等の化合物半導体やＧｅ等も適宜採用することができる。特に、ＧａＡｓ，ＩｎＡｓは温度特性に優れた材料であり、本実施形態に示したホール素子１０，１１０（磁気センサ１００，２００）の高感度化を図るために好適である。

本実施形態においては、基板の材料としてシリコンを採用し、シリコンの面方位が（１００）面である例を示した。しかしながら、（１００）面以外にも、製造工程、回路、他のデバイスなどの特性を考慮して、カット面を（１１０）面や（１１１）面とするシリコンを採用することもできる。

本発明の第1実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ１−Ｌ１線に沿う断面図である。 駆動態様を説明するための図であり、（ａ）はホール素子の平面図、（ｂ）はホール素子の等価回路である。 スピニングカレント法の例を示す図である。 変形例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ２−Ｌ２線に沿う断面図である。 第２実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ３−Ｌ３線に沿う断面図である。 変形例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ４−Ｌ４線に沿う断面図である。 第３実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ５−Ｌ５線に沿う断面図である。 第４実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ６−Ｌ６線に沿う断面図である。 第５実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ７−Ｌ７線に沿う断面図である。 第６実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は各素子間の接続を示す模式図である。 変形例を示す模式図である。 第７実施形態に係る磁気センサの概略構成を示す平面図である。 第８実施形態に係る磁気センサの概略構成を示す平面図である。 第９実施形態に係る磁気センサの概略構成を示す平面図である。 変形例を示す平面図である。 第１０実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ８−Ｌ８線に沿う断面図である。 第１１実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ９−Ｌ９線に沿う断面図である。 第１２実施形態に係る磁気センサの概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ１０−Ｌ１０線に沿う断面図である。 変形例を示す断面図である。 変形例を示す断面図である。 第１３実施形態に係る磁気センサの概略構成を示す平面図である。 第１４実施形態に係る磁気センサの概略構成を示す平面図である。 変形例を示す平面図である。 第１５実施形態に係る磁気センサの概略構成を示す平面図である。 変形例を示す平面図である。 従来の縦型ホール素子の一例を示す概略構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ１１−Ｌ１１線に沿う断面図である。 従来の横型のホール素子の一例を示す概略構成図であり、（ａ）は平面図、（ｂ）は（ａ）のＬ１２−Ｌ１２線に沿う断面図、（ｃ）はスピニングカレント法を説明するための模式図である。

符号の説明

１０・・・ホール素子
１１・・・基板
１１ｂ・・・半導体層
１２・・・半導体領域
１３・・・拡散層
１３ａ・・・拡散層（電位障壁）
１５ａ〜１５ｆ・・・電極
１６ａ，１６ｂ・・・配線
１７・・・拡散領域（第１の電位障壁）
１７ａ・・・拡散領域（第２の電位障壁）
１８・・・埋込層
１９・・・トレンチ（第１の電位障壁）
１９ａ・・・トレンチ（電位障壁、第１の電位障壁）
１００・・・磁気センサ

Claims (34)

1. 基板に所定導電型の半導体領域が形成されてなり、前記半導体領域内の磁気検出部に駆動電流が供給された状態で、前記基板の表面に水平な磁界成分が前記磁気検出部に作用すると、前記磁界成分に応じたホール電圧を生じる縦型のホール素子を用いた磁気センサであって、
   前記半導体領域の表面には、２つの電極からなる第１の電極群と、前記電極をそれぞれ間に挟む２つの電極対からなる第２の電極群が形成され、
   前記第２の電極群は、異なる前記電極対において、前記第１の電極群を構成する電極がなす直線を挟む関係にある電極同士が、前記基板上に設けられた配線によってそれぞれ電気的に接続され、
   前記第１の電極群を構成する電極対と前記第２の電極群を構成する一方の電極対のうち、一方が前記駆動電流を供給するための駆動電流用電極対とされ、他方が前記ホール電圧を検出するためのホール電圧用電極対とされることを特徴とする磁気センサ。
2. 前記基板の平面方向において、前記第２の電極群を構成する電極のうち、前記第１の電極群を構成する電極がなす直線に対して同一側に位置する電極間の距離が、前記第１の電極群を構成する電極間の距離よりも短く設定されていることを特徴とする請求項１に記載の磁気センサ。
3. 前記半導体領域の表面には、前記第１の電極群を構成する１つの電極と当該電極を間に挟む前記電極対とを間に挟む補助電極対が、前記第１の電極群を構成する各電極に対して少なくとも１つ形成され、
   対応する前記第１の電極群の電極が異なり、その間に挟む電極の数が等しい前記補助電極対において、前記第１の電極群を構成する電極がなす直線を挟む関係にある電極同士が、前記基板上に設けられた配線によってそれぞれ電気的に接続され、
   前記第１の電極群を構成する電極対と、前記第２の電極群を構成する一方の電極対及び電極の数が等しい前記補助電極対の一方とのうち、一方が前記駆動電流を供給するための駆動電流用電極対とされ、他方が前記ホール電圧を検出するためのホール電圧用電極対とされることを特徴とする請求項１又は請求項２に記載の磁気センサ。
4. 前記半導体領域の表面には、前記第１の電極群を構成する１つの電極と当該電極を間に挟む前記電極対とを間に挟む補助電極対が、前記第１の電極群を構成する各電極に対して少なくとも１つ形成され、
   前記第１の電極群を構成する電極は、当該電極とは別の前記第１の電極群を構成する電極を間に挟む前記補助電極対とそれぞれ電気的に接続されていることを特徴とする請求項１又は請求項２に記載の磁気センサ。
5. 基板に所定導電型の半導体領域が形成されてなり、前記半導体領域内の磁気検出部に駆動電流が供給された状態で、前記基板の表面に水平な磁界成分が前記磁気検出部に作用すると、前記磁界成分に応じたホール電圧を生じる縦型のホール素子を用いた磁気センサであって、
   前記半導体領域の表面には、３つの電極を一直線状に配置してなる第１の電極群と、前記電極をそれぞれ間に挟む３つの電極対からなる第２の電極群が形成され、
   前記第１の電極群は、両端の電極が前記基板上に形成された配線によって電気的に接続され、
   前記第２の電極群は、両端の電極対における前記第１の電極群を構成する電極がなす直線に対して同一側の電極が、前記両端の電極対に挟まれた中央の電極対における前記直線に対して前記同一側の電極とは逆側の電極を介して、前記基板上に形成された配線により電気的に接続され、
   前記第１の電極群のうち、前記両端の電極の一方と前記両端の電極に挟まれる中央の電極からなる電極対と、前記第２の電極群のうち、前記両端の電極対の一方との、いずれか一方の電極対が前記駆動電流を供給するための駆動電流用電極対とされ、他方が前記ホール電圧を検出するホール電圧用電極対とされることを特徴とする磁気センサ。
6. 前記第２の電極群において、前記電極対をなす電極は、前記第１の電極群を構成する電極がなす直線に対して線対称の関係にあることを特徴とする請求項１〜５いずれか１項に記載の磁気センサ。
7. 前記基板は、第１の導電型からなる半導体基板を含み、
   前記半導体領域は、前記半導体基板に前記第１の導電型とは別の第２の導電型不純物を添加、拡散してなる拡散層として構成されており、
   前記半導体領域内には、前記第２の電極群を構成する１つの電極対と当該電極対の間に配置された前記第１の電極群を構成する１つの電極を含む領域をそれぞれ電気的に区画するように、前記半導体領域よりも浅い深さをもつ電位障壁が形成されていることを特徴とする請求項１〜６いずれか１項に記載の磁気センサ。
8. 前記電位障壁は、第１の導電型からなる拡散分離壁であることを特徴とする請求項７に記載の磁気センサ。
9. 前記電位障壁は、トレンチ内に絶縁膜が埋設されてなるトレンチ分離領域であることを特徴とする請求項７に記載の磁気センサ。
10. 前記トレンチ分離領域の表面が、第１の導電型からなる拡散層によって被覆されていることを特徴とする請求項９に記載の磁気センサ。
11. 前記基板は、支持基板上に絶縁層を介して前記半導体基板が配置されたものであり、
    前記半導体基板における前記絶縁層との接続面の裏面に、前記半導体領域が構成されていることを特徴とする請求項７〜１０いずれか１項に記載の磁気センサ。
12. 前記支持基板が所定電位に固定されていることを特徴とする請求項１１に記載の磁気センサ。
13. 前記基板は、半導体基板上に、前記半導体基板とは別の導電型である前記所定導電型の半導体層が配置されたものであり、
    前記半導体層内には、前記第１の電極群及び前記第２の電極群の周囲を囲繞して前記半導体領域を区画する第１の電位障壁が形成され、
    前記半導体領域内には、前記第２の電極群を構成する１つの電極対と当該電極対の間に配置された前記第１の電極群を構成する１つの電極を含む領域をそれぞれ電気的に区画するように、前記第１の電位障壁と連結し、前記半導体層の底面近傍に選択的に電流通路を構成する第２の電位障壁が形成されていることを特徴とする請求項１〜６いずれか１項に記載の磁気センサ。
14. 前記半導体層の底面には、前記選択的に形成される電流通路として、前記半導体層よりも濃度の高い前記所定導電型の埋込層が形成され、
    前記第２の電位障壁は、前記埋込層に接続される態様で延設されていることを特徴とする請求項１３に記載の磁気センサ。
15. 前記基板は、支持基板上に、絶縁層を介して前記所定導電型からなる半導層が配置されたものであり、
    前記半導体層内には、前記第１の電極群及び前記第２の電極群の周囲を囲繞して前記半導体領域を区画する第１の電位障壁が形成され、
    前記半導体領域内には、前記第２の電極群を構成する１つの電極対と当該電極対の間に配置された前記第１の電極群を構成する１つの電極を含む領域をそれぞれ電気的に区画するように、前記第１の電位障壁と連結し、前記半導体層の底面近傍に選択的に電流通路を構成する第２の電位障壁が形成されていることを特徴とする請求項１〜６いずれか１項に記載の磁気センサ。
16. 前記支持基板が所定電位に固定されていることを特徴とする請求項１５に記載の磁気センサ。
17. 前記第２の電位障壁は、前記所定導電型とは別の導電型からなる拡散領域であることを特徴とする請求項１３〜１６いずれか１項に記載の磁気センサ。
18. 前記第２の電位障壁は、トレンチ内に絶縁膜が埋設されてなるトレンチ分離領域であることを特徴とする請求項１３〜１６いずれか１項に記載の磁気センサ。
19. 前記トレンチ分離領域の表面が、前記所定導電型とは別の導電型からなる拡散層によって被覆されていることを特徴とする請求項１８に記載の磁気センサ。
20. 前記第１の電位障壁の深さが、前記第２の電位障壁の深さよりも深いことを特徴とする請求項１３〜１８いずれか１項に記載の磁気センサ。
21. 前記基板の表面上に、絶縁膜を介して平板状の電極材が配置されていることを特徴とする請求項１〜２０いずれか１項に記載の磁気センサ。
22. 前記電極材は、少なくとも前記半導体領域を被覆しており、配線を介して所定電位に固定されていることを特徴とする請求項２１に記載の磁気センサ。
23. 前記基板の表面上に、ＬＯＣＯＳ構造をとるフィールド酸化膜が少なくとも前記半導体領域を覆うように配置されていることを特徴とする請求項１〜２２いずれか１項に記載の磁気センサ。
24. 前記基板の表面上に、前記所定導電型とは別の導電型からなる不純物層が、少なくとも前記半導体領域を覆うように形成されていることを特徴とする請求項１〜２２いずれか１項に記載の磁気センサ。
25. 同一の前記基板上に複数の前記ホール素子が設けられ、各素子がオフセット電圧を低減すべく電気的に並列接続されていることを特徴とする請求項１〜２４いずれか１項に記載の磁気センサ。
26. 同一の前記基板上に複数の前記ホール素子が設けられ、複数の前記ホール素子の少なくとも一部が、互いに対向配置されていることを特徴とする請求項１〜２５いずれか１項に記載の磁気センサ。
27. 対向配置される前記ホール素子は、チップとして切り出された前記基板の側面に対して略４５度傾けて配置されることを特徴とする請求項２６に記載の磁気センサ。
28. 同一の前記基板上に複数の前記ホール素子が設けられ、複数の前記ホール素子の少なくとも一部が、互いに直交配置されていることを特徴とする請求項１〜２７いずれか１項に記載の磁気センサ。
29. 前記基板上には、直交配置された２つの前記ホール素子とともに、前記基板に垂直な磁界成分を検出する横型のホール素子が集積化され、各素子が互いに直交する３軸方向の磁界成分を検出することを特徴とする請求項２８に記載の磁気センサ。
30. 直交配置された２つの前記ホール素子において、前記第１の電極群を構成する電極の１つが兼用されていることを特徴とする請求項２８又は請求項２９に記載の磁気センサ。
31. 基板に所定導電型の半導体領域が形成されてなり、前記半導体領域内の磁気検出部に駆動電流が供給された状態で、前記基板の表面に水平な磁界成分が前記磁気検出部に作用すると、前記磁界成分に応じたホール電圧を生じる縦型のホール素子を用いた磁気検出方法であって、
    前記半導体領域の表面には、２つの電極からなる第１の電極群と、前記電極をそれぞれ間に挟む２つの電極対からなる第２の電極群が形成され、
    前記第２の電極群は、異なる前記電極対において、前記第１の電極群を構成する電極がなす直線を挟む関係にある電極同士が、前記基板上に設けられた配線によってそれぞれ電気的に接続され、
    前記第１の電極群を構成する電極対と前記第２の電極群を構成する一方の電極対のうち、一方を前記駆動電流を供給するための駆動電流用電極対とし、他方を前記ホール電圧を検出するためのホール電圧用電極対とし、前記駆動電流用電極対と前記ホール電圧用電極対とを入れ替えつつ前記基板の表面に水平な磁界成分を検出することを特徴とする磁気検出方法。
32. 基板に所定導電型の半導体領域が形成されてなり、前記半導体領域内の磁気検出部に駆動電流が供給された状態で、前記基板の表面に水平な磁界成分が前記磁気検出部に作用すると、前記磁界成分に応じたホール電圧を生じる縦型のホール素子を用いた磁気検出方法であって、
    前記半導体領域の表面には、３つの電極を一直線状に配置してなる第１の電極群と、前記電極をそれぞれ間に挟む３つの電極対からなる第２の電極群が形成され、
    前記第１の電極群は、両端の電極が前記基板上に形成された配線によって電気的に接続され、
    前記第２の電極群は、両端の電極対における前記第１の電極群を構成する電極がなす直線に対して同一側の電極が、前記両端の電極対に挟まれた中央の電極対における前記同一側の電極とは逆側の電極を介して、前記基板上に形成された配線により電気的に接続され、
    前記第１の電極群のうち、前記両端の電極の一方と前記両端の電極に挟まれる中央の電極からなる電極対と、前記第２の電極群のうち、前記両端の電極対の一方との、いずれか一方の電極対を前記駆動電流を供給するための駆動電流用電極対とし、他方を前記ホール電圧を検出するためのホール電圧用電極対とし、前記駆動電流用電極対と前記ホール電圧用電極対とを入れ替えつつ前記基板の表面に水平な磁界成分を検出することを特徴とする磁気検出方法。
33. 前記駆動電流として、一定の電流を供給しつつ前記基板の表面に水平な磁界成分を検出することを特徴とする請求項３１又は請求項３２に記載の磁気検出方法。
34. 前記第２の電極群において、前記電極対をなす電極は、前記第１の電極群を構成する電極がなす直線に対して線対称の関係にあることを特徴とする請求項３１〜３３いずれか１項に記載の磁気検出方法。

Images