JP6814035B2

JP6814035B2 - 半導体装置

Info

Publication number: JP6814035B2
Application number: JP2016235998A
Authority: JP
Inventors: 孝明飛岡; 美香海老原
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2016-12-05
Filing date: 2016-12-05
Publication date: 2021-01-13
Anticipated expiration: 2036-12-05
Also published as: US20180159025A1; US10263176B2; JP2018093083A; TWI728196B; KR20180064282A; CN108155288A; TW201822346A

Description

本発明は、半導体装置に関し、特に、水平方向の磁界を検知する縦型ホール素子を有する半導体装置に関する。

ホール素子は、磁気センサとして非接触での位置検知や角度検知が可能であることから様々な用途に用いられている。中でも半導体基板表面に対して垂直な磁界成分を検出する横型ホール素子を用いた磁気センサが一般的に良く知られているが、基板の表面に対して平行な磁界成分を検出する縦型ホール素子を用いた磁気センサも各種提案されている。さらに、横型ホール素子と縦型ホール素子を組み合わせて、２次元、３次元的に磁界を検出する磁気センサも提案されている。

しかし、縦型ホール素子は、横型ホール素子に比べて感度を高くするのが困難である。
そこで、特許文献１（特に、図３参照）では、Ｐ型基板に形成された磁気感受部（Ｎウェル）に、Ｎ型拡散層からなる電極及び隣接する電極間を分離する電極分離拡散層（Ｐウェル）を設け、磁気感受部が基板表面に最高濃度をもって同表面から深くなるにつれて徐々に低濃度になるような濃度分布を有するようにした構成が提案されている。かかる構成により、形成される空乏層の幅と、基板表面から深くなるにつれて狭くなる電極分離拡散層の幅とが互いに補完し合い、磁気感受部における電流の広がりが抑制され、基板に垂直な方向へ流れる電流成分を相対的に増加させることができ、感度の向上が図られるとしている。

特開２００５−３３３１０３号公報

しかしながら、特許文献１の構造では、以下のような問題が生じる。
すなわち、電極分離拡散層を挟む二つの電極間に電流を供給した場合、電流は、基板表面の一方の電極から基板裏面方向（下方）へ流れた後、電極分離拡散層の下部において基板と平行な方向に流れ、そこから基板表面の他方の電極（上方）へ流れる。このとき、電極分離拡散層の下部において基板と平行な方向に流れる電流は、電極分離拡散層の下部の磁気感受部のなかで最も抵抗の低い（濃度の高い）領域である電極分離拡散層の直下に特に集中して流れることとなる。そして、磁気感受部は、基板裏面側に進むにつれて高抵抗になるため、電極分離拡散層の下部の磁気感受部における基板裏面に近い領域には、電流がほとんど流れない状態となる。したがって、基板と平行な方向に流れる電流の基板の深さ方向における幅が狭くなってしまう。

ホール素子の磁気感度は、流れる電流の幅に比例して高くなることが知られているが、特許文献１の構造では、上述のとおり、基板と平行な方向に流れる電流の幅が狭いため、結果として、感度をあまり向上させることができないという問題がある。
また、電流が濃度分布を持つ領域に流れることから、電流経路のばらつきの原因となり、オフセット電圧が増大する可能性がある。

したがって、本発明は、基板と平行な方向に流れる電流による感度を向上させ、且つオフセット電圧を小さくした縦型ホール素子を有する半導体装置を提供することを目的とする。

本発明の半導体装置は、第１導電型の半導体基板と、前記半導体基板上に設けられた縦型ホール素子とを有する半導体装置であって、前記縦型ホール素子は、前記半導体基板上に設けられ、濃度分布が一定である第２導電型の半導体層と、前記半導体層上に設けられ、前記半導体層よりも高濃度の第２導電型の不純物拡散層と、前記不純物拡散層の表面に一直線上に設けられ、前記不純物拡散層よりも高濃度の第２導電型の不純物領域からなる複数の電極と、前記不純物拡散層の表面において、前記複数の電極の各電極間にそれぞれ設けられ、前記複数の電極をそれぞれ分離する複数の第１導電型の電極分離拡散層とを備え、前記不純物拡散層は、前記表面から前記半導体層へ進むにつれて低濃度となる濃度分布を有することを特徴とする。

本発明によれば、第２導電型の不純物拡散層において、第１導電型の電極分離拡散層各々の周囲に形成される空乏層が半導体層の方向（下方）へも広がり、半導体層の上面近傍まで広がる。

このため、二つの電極間に電流を供給した場合、電流は、一方の電極から半導体基板の裏面方向（下方）へ向かって流れた後、半導体層内の全体に亘って基板と平行な方向に流れ、そこから他方の電極（上方）へ流れる。

すなわち、電極分離拡散層の周囲に形成される空乏層の最下部が半導体層の上面近傍まで広がっていることにより、基板と平行な方向に流れる電流は、電極分離拡散層及び空乏層の存在に阻まれ、不純物拡散層内をほとんど、あるいは全く流れることができない。そのため、基板と平行な方向に流れる電流のほとんど、あるいは全てが半導体層内を流れることになる。そしてその半導体層は濃度分布が一定であることから、半導体層内に抵抗の低い部分、高い部分は無く、半導体層内の抵抗は均一であるため、電流が一部に偏って流れることなく、全体に亘って流れることになる。

したがって、半導体基板と平行な方向に流れる電流の深さ方向における幅を広くすることができ、これにより、ホール素子の磁気感度を高くすることが可能となる。
また、電流が基板と平行な方向に流れる領域は、濃度分布が一定の半導体層であるため、電流経路がばらつき難くなり、オフセット電圧を小さくすることが可能となる。

（ａ）は、本発明の実施形態の縦型ホール素子を有する半導体装置の平面図であり、（ｂ）は、（ａ）のＬ−Ｌ’線に沿った断面図である。図１（ｂ）の拡大図である。

以下、図面を参照しながら本発明を実施するための形態について詳細に説明する。
図１は、本発明の一実施形態の縦型ホール素子を有する半導体装置を説明するための図であり、図１（ａ）は平面図、図１（ｂ）は、図１（ａ）のＬ−Ｌ’線に沿った断面図である。

図１に示すように、本実施形態の半導体装置は、第１導電型であるＰ型の半導体基板１０と、半導体基板１０上に設けられた縦型ホール素子１００と、縦型ホール素子１００の周囲を取り囲むように設けられたＰ型の素子分離拡散層８０とを備えている。

縦型ホール素子１００は、半導体基板１０上に設けられた第２導電型であるＮ型の半導体層２０と、Ｎ型半導体層２０上に設けられたＮ型不純物拡散層３０と、Ｎ型不純物拡散層３０の表面に一直線上に設けられたＮ型の不純物領域からなる駆動電流供給用及びホール電圧出力用の電極となる電極５１〜５５と、Ｎ型不純物拡散層３０の表面において、電極５１〜５５のそれぞれの間に設けられ、電極５１〜５５をそれぞれ分離するＰ型の電極分離拡散層６１〜６４とを備えて構成されている。

さらに、縦型ホール素子１００においては、Ｎ型不純物拡散層３０の表面の電極５１〜５５が設けられている領域を除く領域を覆うように、絶縁膜として、例えばＳｉＯ₂膜７０が設けられている。これにより、Ｎ型不純物拡散層３０表面において、半導体基板１０と平行に流れる電流を抑制することができる。

図１（ｂ）の右側には、Ｐ型半導体基板１０、Ｎ型半導体層２０、及びＮ型不純物拡散層３０に含まれる不純物の濃度プロファイルを示してある。
この濃度プロファイルからわかるように、Ｎ型半導体層２０は、不純物の濃度分布が一定であり、Ｎ型不純物拡散層３０は、その表面近傍を最高濃度とし、表面から半導体層２０へ進むにつれて低濃度となる濃度分布を有している。

かかる構成は、例えば、エピタキシャル成長により、半導体基板１０上にエピタキシャル層を形成した後、所定の深さまでＮ型不純物を拡散することにより、エピタキシャル層の上部に上述のようなＮ型不純物拡散層３０が形成され、下部にはＮ型不純物が拡散されずにＮ型半導体層２０が残ることにより形成される。
このように形成されることにより、Ｎ型半導体層２０の濃度は、Ｎ型不純物拡散層３０の最下部の濃度よりも低い濃度で一定となる。

ここで、Ｎ型半導体層２０の厚さは、磁気感度を高くするためには厚いほど好ましく、例えば、６μｍ以上であることが望ましい。さらに、Ｎ型半導体層２０の不純物濃度は、１×１０¹⁵〜１×１０¹⁷ａｔｏｍｓ／ｃｍ³程度であることが好ましい。また、Ｎ型不純物拡散層３０の表面付近の不純物濃度は、１×１０¹⁷〜１×１０¹⁸ａｔｏｍｓ／ｃｍ³程度、Ｎ型不純物拡散層３０の深さは３〜５ｕｍ程度と浅いことが好ましい。

素子分離拡散層８０は、Ｎ型半導体層２０の底よりも深く、Ｐ型の半導体基板１０に達するように形成されている。これにより、縦型ホール素子１００を半導体基板１０上の他の領域（図示せず）から電気的に分離している。

Ｐ型素子分離拡散層８０によって縦型ホール素子１００と電気的に分離された半導体基板１０上の他の領域（図示せず）には、縦型ホール素子１００からの出力信号を処理する、あるいは縦型ホール素子１００へ信号を供給するための回路を構成するトランジスタ等の素子が設けられる。かかる素子を形成するために、当該領域の少なくとも一部には、Ｎウェルが形成される。

したがって、Ｎ型不純物拡散層３０は、上記Ｎウェルと共通の工程で形成することができる。したがって、当該Ｎウェルは、Ｎ型不純物拡散層３０と同一の深さ及び同一の濃度分布を有することとなる。

このように、本実施形態によれば、製造プロセスを増加させることなく、Ｎ型不純物拡散層３０を形成することができる。
また、Ｐ型電極分離拡散層６１〜６４は、例えば、Ｎ型不純物拡散層３０内にＰ型の不純物を選択的に拡散することにより形成される。

電極５１〜５５は、例えば、Ｐ型電極分離拡散層６１〜６４形成後に、Ｐ型電極分離拡散層６１〜６４上を覆い、電極５１〜５５を形成する領域を残すようにＳｉＯ₂膜７０を例えばＬＯＣＯＳ法により形成し、これをマスクとしてＮ型不純物を導入することにより形成される。このとき、電極５１〜５５の深さは、Ｐ型電極分離拡散層６１〜６４の深さと同等か、より浅くなるように形成される。

次に、本実施形態の半導体装置における縦型ホール素子１００において、半導体基板１０と平行な方向の磁界成分を検知する原理について、図２を参照して説明する。
図２は、図１（ｂ）の断面図を拡大した図であり、電極５３から電極５１及び５５へ電流が流れるように電極５１、５３及び５５に駆動電流を供給したときの電流の流れる様子を模式的に示している。

磁界は、図２においてＢで示すように、半導体基板１０と平行な方向に、紙面の奥側から手前側へかかっているものとする。
図２に示すように、Ｐ型電極分離拡散層６１〜６４の周囲には、それぞれ破線で示すように空乏層Ｄ１〜Ｄ４が形成され、これら空乏層Ｄ１〜Ｄ４の最下部の位置がＮ型半導体層２０の上面と略同じ位置となっている。

すなわち、本実施形態の縦型ホール素子１００では、空乏層Ｄ１〜Ｄ４の最下部の位置がＮ型半導体層２０の上面と略同じ位置となるよう、Ｐ型電極分離拡散層６１〜６４の深さ及び濃度、並びにＮ型不純物拡散層３０の深さ及び濃度が設定されている。なお、空乏層はＰ型電極分離拡散層６１〜６４の内側にも形成されるが、図２では省略している。

かかる構成の縦型ホール素子１００において、電極５３から電極５１及び５５へ電流を流すと、電流は、まず、電極５３から、矢印Ｉｖ₁で示すように、半導体基板１０に垂直に、半導体基板１０の裏面方向（下方）へ向かってＮ型不純物拡散層３０内を流れる。

その後、電流は、矢印Ｉｈ₁及びＩｈ₂で示すように、半導体基板１０と平行な方向（左右方向）に流れる。このとき、半導体基板１０と平行な方向に流れる電流は、電極５３の両側にＰ型電極分離拡散層６２、６３と空乏層Ｄ２、Ｄ３が存在していることにより、Ｎ型不純物拡散層３０内には流れることができず、矢印Ｉｈ₁及びＩｈ₂で示すように、Ｎ型半導体層２０内を流れることになる。

Ｎ型半導体層２０は、不純物の濃度分布が一定であることから、Ｎ型半導体層２０内の抵抗は均一である。したがって、Ｎ型半導体層２０内に抵抗の低い部分や高い部分は存在しないため、矢印Ｉｈ₁及びＩｈ₂で示す電流は、一部に偏って流れることなく、図示のように、Ｎ型半導体層２０内全体に亘って流れることになる。

電流は、その後、矢印Ｉｖ₂₁、Ｉｖ₂₂で示すように、半導体基板１０に垂直に、Ｎ型不純物拡散層３０の表面方向（上方）へ向かってＮ型不純物拡散層３０内を流れ、電極５１及び５５に流れ込む。

このように流れる電流Ｉｖ₁、Ｉｖ₂₁、Ｉｖ₂₂、Ｉｈ₁、Ｉｈ₂それぞれに対し、磁界の作用により、電流と磁界の双方に垂直な方向に起電力が発生する。すなわち、電流Ｉｖ₁に対しては、電極５３から電極５２へ向かう方向（左方向）、電流Ｉｖ₂₁に対しては、電極５１から電極５２へ向かう方向（右方向）、電流Ｉｖ₂₂に対しては、電極５５からＰ型電極分離拡散層６４と反対側へ向かう方向（右方向）、電流Ｉｈ₁に対しては、Ｎ型半導体層２０から電極５２へ向かう方向（上方向）、電流Ｉｈ₂に対しては、Ｎ型半導体層２０から半導体基板１０へ向かう方向（下方向）にそれぞれローレンツ力が発生する。

特に、本実施形態では、半導体基板１０と平行な方向に流れる電流Ｉｈ₁及びＩｈ₂によって、これらと垂直な方向の磁界に対して大きなローレンツ力が発生し、これにより、電極５２と電極５４とに電位差が生じ、この電位差によって磁界を検知することができる。

本実施形態では、上述のとおり、Ｎ型不純物拡散層３０は、その表面ほど濃度が高くなっている。そのため、Ｎ型不純物拡散層３０と各Ｐ型電極分離拡散層６１〜６４との接合部に形成される空乏層Ｄ１〜Ｄ４は、図２に示すように、Ｎ型不純物拡散層３０側へはほとんど広がらない。したがって、Ｎ型不純物拡散層３０の表面近傍において、各Ｐ型電極分離拡散層６１〜６４の周りに形成される空乏層Ｄ１〜Ｄ４が電極５１〜５５の方まで広がることを抑制できる。よって、空乏層Ｄ１〜Ｄ４によって電流が制限されることがほとんどないため、電極５１〜５５とＰ型電極分離拡散層６１〜６４の距離を小さくすることができる。

したがって、半導体基板１０と平行な方向に流れる電流Ｉｈ₁及びＩｈ₂の距離を短くすることが可能となる。ホール素子の磁気感度は、流れる電流の長さに反比例することから、磁気感度を高くすることができる。さらに、電極５１〜５５とＰ型電極分離拡散層６１〜６４の距離を小さくできるため、チップサイズを縮小できるという効果も得られる。

また、本実施形態では、上述のとおり、半導体基板１０と平行な方向に流れる電流Ｉｈ₁、Ｉｈ₂は、Ｎ型半導体層２０内全体に亘って流れることになるため、その深さ方向における幅を広くすることができる。ホール素子の磁気感度は、流れる電流の幅に比例することから、本実施形態によれば、磁気感度をさらに向上させることが可能となる。このため、上述のとおり、Ｎ型半導体層２０の厚さは、厚いほど好ましい。

さらに、本実施形態では、不純物濃度の低いＮ型半導体層２０において半導体基板１０と平行な方向に電流が流れることから、Ｎ型半導体層２０における移動度が高くなる。ホール素子の磁気感度は、移動度にも比例して高くなることが知られており、したがって、本実施形態によれば、さらに磁気感度を高くすることができる。

また、Ｎ型半導体層２０内は濃度分布が一定であるため、半導体基板１０と平行な方向に流れる電流の経路がばらつくことが抑えられ、オフセット電圧を小さくできるという効果も得られる。

一方、半導体基板１０に垂直に流れる電流Ｉｖ₁、Ｉｖ₂₁、Ｉｖ₂₂は、表面近傍を最高濃度とし、表面から半導体層２０へ進むにつれて低濃度となる濃度分布を有しているＮ型不純物拡散層３０内を流れる。しかしながら、Ｎ型不純物拡散層３０は、上述のように浅く形成されていることから、電流Ｉｖ₁、Ｉｖ₂₁、Ｉｖ₂₂の流れる距離は短いため、濃度分布を有するＮ型不純物拡散層３０内を流れるものの、その電流経路のばらつきは非常に小さく、オフセット電圧を増大させる要因にはほとんどならない。
このように、本実施形態によれば、高感度且つオフセット電圧の小さい縦型ホール素子を有する半導体装置を実現することができる。

本実施形態によれば、上述のとおり、オフセット電圧を小さくすることが可能である。しかしながら、オフセット電圧を完全にゼロにすることは困難である。
そのため、本実施形態の縦型ホール素子１００において、スピニングカレントによりオフセット電圧を除去する方法について、以下に説明する。

図１を参照して、まず、電極５１、５３及び５５を制御電流供給電極として、電極５３から電極５１及び５５へ電流を流したときに、電極５２及び５４をホール電圧出力電極として、電極５２と電極５４との間の電圧を出力電圧Ｖｏｕｔ１として得る。また、電流を流す方向を逆方向にする、すなわち、電極５１及び５５から電極５３へ電流を流した時の電極５２と電極５４との間の電圧を出力電圧Ｖｏｕｔ２として得る。

さらに、制御電流供給電極とホール電圧出力電極を入れ替えて、電極５２から電極５４へ電流を流したときに、電極５３と電極５１及び５５との間の電圧を出力電圧Ｖｏｕｔ３として得る。また、電流を流す方向を逆方向にする、すなわち、電極５４から電極５２へ電流を流した時に電極５３と電極５１及び５５との間の電圧を出力電圧Ｖｏｕｔ４として得る。
そして、これらの出力電圧Ｖｏｕｔ１〜Ｖｏｕｔ４を加減算することにより、オフセット電圧を除去することができる。

このように、一直線上に配置された複数の電極を、交互に制御電流供給電極とホール電圧出力電極として使用できるようにし、適宜、電流を流す方向を切り替え、且つ制御電流供給電極とホール電圧出力電極との役割を入れ替えるスピニングカレントにより、オフセット電圧を除去することが可能となる。かかるスピニングカレントは、電極の数は５つに限らず、５つ以上の電極があれば実施することが可能である。

一般的な縦型ホール素子においては、空乏層の変化により、電流を流す方向によって、電流が流れる経路が変わってしまう場合があり、このようになると、スピニングカレントによるオフセット電圧の除去が不完全になってしまう。

これに対し、本実施形態の縦型ホール素子１００では、上述のとおり、Ｎ型拡散層３０とＰ型電極分離拡散層６１〜６４との間に形成される空乏層の広がりが抑制されている。したがって、Ｎ型拡散層３０及びＮ型半導体層２０に流れる電流は、空乏層に影響されることなく安定的に流れることから、スピニングカレントにより効果的にオフセット電圧を除去することが可能となる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。

例えば、上記実施形態においては、空乏層Ｄ１〜Ｄ４の最下部の位置がＮ型半導体層２０の上面と略同じ位置となるようにしているが、必ずしも同じ位置である必要はない。すなわち、空乏層Ｄ１〜Ｄ４の最下部がＮ型半導体層２０の上面近くまで広がっていれば、基板と平行な方向に流れる電流は、Ｎ型不純物拡散層３０内をほとんど流れることができず、Ｎ型半導体層２０内を流れることになる。あるいはＮ型半導体層２０の上面を超えてＮ型半導体層２０にかかるところまで広がっていれば、基板と平行な方向に流れる電流は、Ｎ型不純物拡散層３０内を流れることができず、Ｎ型半導体層２０内を流れることになる。したがって、これらのような場合でも、上記実施形態と程度は異なるものの、所期の効果を得ることが可能である。

また、第１導電型をＰ型、第２導電型をＮ型として説明したが、導電型を入れ替えて、第１導電型をＮ型、第２導電型をＰ型としても構わない。
また、上記実施形態では、電極の数は５つとしたが、スピニングカレントが不要な程度にオフセット電圧が小さくできる、又は許容できる場合等には、駆動電流供給用に２つと、ホール電圧出力用に１つの合計３つ以上の電極があればよい。

１０半導体基板
２０Ｎ型半導体層
３０Ｎ型不純物拡散層
５１、５２、５３、５４、５５電極
６１、６２、６３、６４電極分離拡散層
７０ＳｉＯ₂膜
８０素子分離拡散層
１００縦型ホール素子
Ｄ１、Ｄ２、Ｄ３、Ｄ４空乏層

Claims

第１導電型の半導体基板と、
前記半導体基板上に設けられた縦型ホール素子とを有する半導体装置であって、
前記縦型ホール素子は、
前記半導体基板上に設けられ、濃度分布が一定である第２導電型の半導体層と、
前記半導体層上に設けられ、前記半導体層よりも高濃度の第２導電型の不純物拡散層と、
前記不純物拡散層の表面に一直線上に設けられ、前記不純物拡散層よりも高濃度の第２導電型の不純物領域からなる複数の電極と、
前記不純物拡散層の表面において、前記複数の電極の各電極間にそれぞれ設けられ、前記複数の電極をそれぞれ分離する複数の第１導電型の電極分離拡散層とを備え、
前記不純物拡散層は、前記表面から前記半導体層へ進むにつれて低濃度となる濃度分布を有することを特徴とする半導体装置。
前記複数の電極分離拡散層の各々の周囲に形成される空乏層の最下部の位置が前記半導体層の上面と略同じ位置であることを特徴とする請求項１に記載の半導体装置。
前記半導体層及び前記不純物拡散層は、エピタキシャル層であることを特徴とする請求項１乃至２のいずれか一項に記載の半導体装置。
前記不純物拡散層および前記電極分離拡散層の表面は、前記電極が設けられている領域を除いて絶縁膜で覆われていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
前記複数の電極の数は３つ以上である請求項１乃至４のいずれか一項に記載の半導体装置。
前記縦型ホール素子を囲み、前記縦型ホール素子を周囲から電気的に分離する第１導電型の素子分離拡散層と、
前記素子分離拡散層の周囲に設けられ、前記縦型ホール素子からの出力信号を処理する、あるいは前記縦型ホール素子へ信号を供給するための回路を構成する素子が形成された素子形成領域とをさらに備え、
前記素子形成領域は、第２導電型のウェルを有し、
前記ウェルは、前記不純物拡散層と同一の深さ及び同一の濃度分布を有していることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。