TW201840023A - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TW201840023A TW201840023A TW107112480A TW107112480A TW201840023A TW 201840023 A TW201840023 A TW 201840023A TW 107112480 A TW107112480 A TW 107112480A TW 107112480 A TW107112480 A TW 107112480A TW 201840023 A TW201840023 A TW 201840023A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor
- semiconductor substrate
- sensing portion
- type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 185
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000009826 distribution Methods 0.000 claims abstract description 10
- 230000005389 magnetism Effects 0.000 abstract 4
- 239000012535 impurity Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Abstract
本發明提供一種具有可更確實地抑制空乏層向磁感受部的擴展且減少特性不均的霍耳元件的半導體裝置。本發明的半導體裝置包括第一導電型半導體基板、及設置於半導體基板上的霍耳元件,霍耳元件包括:第二導電型磁感受部,與半導體基板隔開而設置於半導體基板上;以及第二導電型半導體層,以包圍磁感受部的側面及底面的方式設置於半導體基板上,濃度低於磁感受部且濃度分佈為固定。
Description
本發明是有關於一種半導體裝置,特別是有關於一種具有偵測相對於半導體基板垂直的方向的磁場的霍耳元件(hall element)的半導體裝置。
霍耳元件使用霍耳效應來檢測磁場,藉由被用作磁感測器,能夠非接觸地進行位置或角度的偵測,因而被用於各種用途。一般而言,可檢測垂直方向的磁場的水平霍耳元件廣為人知。
水平霍耳元件例如具有如下而構成,即,設置於半導體基板上的磁感受部,設置於該磁感受部的表面的一對輸入電極,及一對輸出電極。
而且,若在與半導體基板垂直的方向上施加磁場,而電流流向一對輸入電極間,則利用磁場的作用,在與電流與磁場的雙方垂直的方向上產生勞侖茲力(Lorentz force)。藉此,一對輸出電極間產生電動勢,將該電動勢以輸出電壓的形式獲得,藉此可檢測磁場。
此種水平霍耳元件中,因施加至輸入電極的電壓,而向磁感受部擴展的空乏層的寬度會發生變動,藉此,有如下問題:成為電流路徑的磁感受部的電阻值發生變動,產生霍耳元件的特性的不均等。
針對所述問題的對策,專利文獻1所示的霍耳元件中,在P型半導體基板內,設置作為磁感受部的N型第一井(well)層及包圍其外側且濃度低於第一井層的N型第二井層,抑制形成於半導體基板與第二井層之間的空乏層擴展至第一井層。藉此,磁感受部(第一井層)不會受到空乏層的影響,因而可防止電阻值變動,因此,可抑制特性不均。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-149838號公報 [專利文獻2]日本專利特開平06-186103號公報
[發明所欲解決之課題] 然而,專利文獻1的構造中會產生以下的問題。
即,設置於第一井層的外側的濃度低於第一井層的第二井層藉由如下而形成,即,利用離子植入等向半導體基板導入N型雜質,因此,第二井層中產生雜質的濃度分佈。如此,若第二井層具有濃度分佈,則形成於第二井層與半導體基板的PN接合部的空乏層因第二井層具有濃度分佈的影響,而難以成為均勻的厚度。因此,存在因場所的不同而空乏層延伸至第一井層內的可能性。結果,作為磁感受部的第一井層因場所的不同而受到空乏層的影響,藉此其電阻值發生變動而產生特性不均。
另一方面,未被施加磁場時所輸出的所謂偏移(offset)電壓一般使用旋轉電流法(spinning current)來除去(進行偏移消除)(例如參照專利文獻2)。然而,專利文獻1所示的霍耳元件中,如所述般,空乏層的擴展方向難以變得均勻。因此,專利文獻1的霍耳元件中,在利用旋轉電流法進行偏移消除的情況下,若切換電流流動的方向(電流施加方向),則各電流施加方向上生成的空乏層的擴展方向不同,藉此,偏移電壓未被除去而殘留。
因此,本發明的目的在於提供一種具有更確實地抑制空乏層向磁感受部的擴展且減少了特性不均的霍耳元件的半導體裝置。 [解決課題之手段]
本發明的半導體裝置包括第一導電型半導體基板、及設置於所述半導體基板上的霍耳元件,所述半導體裝置的特徵在於:所述霍耳元件包括:第二導電型磁感受部,與所述半導體基板隔開而設置於所述半導體基板上;以及第二導電型半導體層,以包圍所述磁感受部的側面及底面的方式設置於所述半導體基板上,濃度低於所述磁感受部且濃度分佈為固定。 [發明的效果]
根據本發明,第一導電型半導體基板與第二導電型半導體層的PN接合部產生空乏層。該空乏層向半導體基板側與半導體層側雙方擴展,該空乏層中的向半導體層側擴展的部分朝向磁感受部方擴展。然而,由於半導體基板與磁感受部不直接接觸,半導體層介置於半導體基板與磁感受部之間,及磁感受部的濃度高於半導體層的濃度,故可防止空乏層到達磁感受部。而且,半導體層由於其濃度分佈為固定,故在與半導體基板的接合部的任何部分,所形成的空乏層的擴展方向變得均勻。因此,可確實地抑制空乏層向磁感受部擴展,藉此,能夠減少霍耳元件的特性不均。
因此,在利用旋轉電流法進行偏移消除的情況下,即便切換電流施加方向,各電流施加方向上生成的空乏層的擴展方向大致同等,因而能夠充分除去偏移電壓。
以下,一邊參照圖式一邊對用以實施本發明的形態進行說明。
圖1(a)、圖1(b)是用以說明本發明的第一實施形態的半導體裝置100的圖,圖1(a)是俯視圖,圖1(b)是沿著圖1(a)的A-A線的剖視圖。
如圖1(a)、圖1(b)所示,本實施形態的半導體裝置100包括:P型(第一導電型)半導體基板11,設置於半導體基板11上的霍耳元件10,以及以包圍霍耳元件10的周圍的方式設置的P型元件分離擴散層14。
霍耳元件10包括:N型(第二導電型)磁感受部12,與半導體基板11隔開而設置於半導體基板11上;N型半導體層13,以包圍磁感受部12的側面及底面的方式設置於半導體基板11上,濃度低於磁感受部12且濃度分佈為固定;以及電極15~電極18,包含設置於磁感受部12的表面且濃度高於磁感受部12的N型雜質層。
而且,以覆蓋磁感受部12及半導體層13的表面的除設置著電極15~電極18及元件分離擴散層14的區域外的區域的方式,設置著絕緣膜(例如矽氧化膜)19。藉此,在磁感受部12表面,可抑制與半導體基板11平行流動的電流。
根據該構成,在半導體基板11與半導體層13的PN接合部產生的空乏層向半導體基板11側與半導體層13側雙方擴展,向半導體層13側擴展的空乏層朝向磁感受部12方擴展。然而,由於半導體基板11與磁感受部12不直接接觸,半導體層13介置於半導體基板11與磁感受部12之間,且,磁感受部12的濃度高於半導體層13,故可防止空乏層到達磁感受部12。
進而,半導體層13的濃度分佈為固定,因而在與半導體基板11的接合部的任何部分,所形成的空乏層的擴展方向均變得均勻。因此,可確實地抑制空乏層擴展至磁感受部12,減少霍耳元件的特性不均。
因此,本實施形態的霍耳元件10中,在利用旋轉電流法進行偏移消除的情況下,即便切換電流施加方向,亦可使各電流施加方向上生成的空乏層的擴展方向大致同等。藉此,能夠充分降低偏移電壓。
另外,N型雜質的濃度分佈為固定的半導體層13例如藉由在半導體基板11上磊晶成長而形成。而且,磁感受部12例如藉由對利用磊晶成長形成的半導體層13導入N型雜質而形成。
此處,一般而言,已知霍耳元件的磁性感度與移動率成比例地提高,因而磁感受部12的雜質濃度越低越佳,例如,較佳為1×1016
atoms/cm3
~1×1018
atoms/cm3
左右。而且,為了確實地抑制形成於半導體基板11與半導體層13的PN接合部的空乏層到達磁感受部12,利用磊晶成長形成的半導體層13的雜質濃度需要設定為低於磁感受部12的濃度。因此,例如,較佳為1×1015
atoms/cm3
~1×1016
atoms/cm3
左右。
而且,關於深度(厚度)方向,為了使形成於半導體基板11與半導體層13的PN接合部的空乏層不到達磁感受部12,需要適當設定磁感受部12及半導體層13的深度(厚度),例如,在將磁感受部12的深度(厚度)設為3 μm~5 μm左右的情況下,較佳為將半導體層13的深度(厚度)設為6 μm~9 μm左右。
元件分離擴散層14以較半導體層13的底部深地到達半導體基板11的方式形成。藉此,將霍耳元件10與構成電路等的元件,例如,金屬氧化物半導體(metal-oxide semiconductor,MOS)電晶體等電性分離,所述電路對來自形成於半導體基板11上的其他區域(未圖示)的霍耳元件10的信號進行處理。如此,當在未圖示的區域設置MOS電晶體等時,可利用相同的步驟形成用以形成該MOS電晶體的井及構成霍耳元件10的磁感受部12。因此,可抑制製造步驟數的增加。
本實施形態的半導體裝置100中,構成PN接合的P型半導體基板11與N型半導體層13均為低濃度,因而若達到高溫則容易產生接合漏電(junction leak)。若產生接合漏電,則電流會向本來應流動的磁感受部12以外流動。因此,感度降低,或在利用旋轉電流法進行偏移消除的情況下,切換電流施加方向時的各電流施加方向上的漏電流產生不均,因而會出現不易將偏移電壓除去的情況。
因此,作為本發明的第二實施形態~第四實施形態,以下,對一邊維持第一實施形態的半導體裝置100中獲得的所述效果,一邊進一步減少高溫時的接合漏電的構成進行說明。
圖2~圖4是用以分別說明本發明的第二實施形態~第四實施形態的半導體裝置200~半導體裝置400的剖視圖。關於半導體裝置200~半導體裝置400的各俯視圖,由於對應於圖1(a)的俯視圖,故省略圖示。
另外,對與圖1(a)、圖1(b)所示的半導體裝置100相同的構成部件附上相同的符號,適當省略重複的說明。
第二實施形態的半導體裝置200如圖2所示,相對於第一實施形態的半導體裝置100,在霍耳元件10的下部,在P型半導體基板11與N型半導體層13之間進而具備P型埋入層201。
該P型埋入層201的濃度高於P型半導體基板11。
如此,藉由設置濃度高於半導體基板11的P型埋入層201,形成於霍耳元件10的下部的PN接合並非形成於半導體基板11與半導體層13之間,而是形成於P型埋入層201與N型半導體層13之間。
關於PN接合中的漏電流,藉由將至少一者設為高濃度而可減少。因此,根據所述構成,形成PN接合的埋入層201與作為半導體層13之一的埋入層201為高濃度,因而較之第一實施形態的半導體裝置100,能夠減少接合漏電。藉此,在利用旋轉電流法進行偏移消除的情況下,能夠充分降低偏移電壓。
其中,由於半導體層13並不與半導體基板11接合而是與高濃度的埋入層201接合,故較之第一實施形態的半導體裝置100中的空乏層,空乏層向半導體層13側的擴展變大。因此,本實施形態中,為了使空乏層不會到達磁感受部12,需要對半導體層13的深度(厚度)或濃度及埋入層201的厚度或濃度進行適當調節而最佳化。
此處,埋入層201例如藉由如下而形成,即,自半導體基板11的表面導入P型雜質,然後,利用磊晶成長形成半導體層13。
接下來,第三實施形態的半導體裝置300如圖3所示,相對於第一實施形態的半導體裝置100,在霍耳元件10的下部,在P型半導體基板11與N型半導體層13之間進而具備N型埋入層301。
該N型埋入層301的濃度高於N型半導體層13。
如此,藉由設置濃度高於半導體層13的N型埋入層301,形成於霍耳元件10的下部的PN接合並非形成於半導體基板11與半導體層13之間,而是形成於P型半導體基板11與N型埋入層301之間。
根據該構成,由於形成PN接合的半導體基板11及作為埋入層301之一的埋入層301為高濃度,故與第二實施形態的半導體裝置200同樣地,較之第一實施形態的半導體裝置100,能夠減少接合漏電。
進而,根據本實施形態,形成於半導體基板11與埋入層301的PN接合部的空乏層由於N型埋入層301的濃度高,故向半導體層13側擴展的空乏層收納於埋入層301內,或即便在擴展至較埋入層301更遠處的情況下亦為稍微覆及半導體層13內的程度。因此,即便使半導體層13的厚度變薄,亦可防止空乏層到達磁感受部12。藉此,在利用磊晶成長形成半導體層13的情況下,由於可使其厚度變薄,故亦能夠降低製造成本。
然而,若N型埋入層301的濃度變得過高,則應於電極15、電極16間的磁感受部12內流動的電流容易向電阻低的埋入層301流動。因此,需要對半導體層13的深度(厚度)或濃度及埋入層301的厚度或濃度進行適當調節而最佳化。
此處,埋入層301例如藉由如下形成,即,自半導體基板11的表面導入N型雜質,然後,利用磊晶成長形成半導體層13。
接下來,第四實施形態的半導體裝置400如圖4所示,相對於第一實施形態的半導體裝置100,在霍耳元件10的下部,在P型半導體基板11與N型半導體層13之間進而具備埋入層401。
埋入層401包含如下而構成,即,設置於半導體基板11側的P型埋入層402,以與埋入層402的上表面接觸的方式設置於半導體層13側的N型埋入層403。
P型埋入層402的濃度高於P型半導體基板11,N型埋入層403的濃度高於N型半導體層13。
如此,本實施形態中,形成於霍耳元件10的下部的PN接合並非形成於半導體基板11與半導體層13之間,而是形成於P型埋入層402與N型埋入層403之間。
根據該構成,形成PN接合的P型埋入層402與N型埋入層403均為高濃度,因而較之第二實施形態及第三實施形態的半導體裝置200及半導體裝置300能夠進一步減少接合漏電。
進而,根據本實施形態,形成於P型埋入層402與N型埋入層403的PN接合部的空乏層由於埋入層402及埋入層403均為高濃度,故向半導體基板11側擴展的空乏層及向半導體層13側擴展的空乏層均變窄。因此,向半導體層13側擴展的空乏層與第三實施形態的半導體裝置300同樣地,收納於埋入層403內,或即便在擴展至較埋入層403更遠處的情況下亦為稍微覆及半導體層13內的程度。因此,即便使半導體層13的厚度變薄,亦可防止空乏層到達磁感受部12。藉此,在利用磊晶成長形成半導體層13的情況下,可使其厚度變薄,因而本實施形態中亦能夠降低製造成本。
其中,與第三實施形態的半導體裝置300同樣地,若N型埋入層403的濃度變得過高,則應於電極15、電極16間的磁感受部12內流動的電流容易向電阻低的埋入層403流動。因此,需要對半導體層13的深度(厚度)或濃度及埋入層403的厚度或濃度進行適當調節而最佳化。
此處,埋入層401例如藉由如下而形成,即,自半導體基板11的表面將P型雜質稍深地導入,進而,將N型雜質較P型雜質淺地導入,然後,利用磊晶成長形成半導體層13。
另外,埋入層401理想的是將P型埋入層402形成於半導體基板11側,將N型埋入層403形成於半導體層13側,即,將與半導體基板11為相同導電型的埋入層形成於半導體基板11側,將與半導體層13為相同導電型的埋入層形成於半導體層13側。即便在將N型埋入層403配置於P型半導體基板11側、P型埋入層402配置於N型半導體層13側的情況下,亦可使接合漏電減少。然而,若如此配置,則分別在埋入層403與半導體基板11的PN接合部及埋入層402與半導體層13的PN接合部形成空乏層,特別,形成於P型埋入層402與N型半導體層13之間的空乏層向濃度薄的半導體層13側大幅擴展,容易對磁感受部12造成影響。
以上,已對本發明的實施形態進行了說明,但本發明不限定於所述實施形態,在不脫離本發明的主旨的範圍內當然能夠進行各種變更。
例如,所述實施形態中,將第一導電型設為P型、第二導電型設為N型而進行了說明,但亦可置換導電型,將第一導電型設為N型、第二導電型設為P型。
10‧‧‧霍耳元件
11‧‧‧P型半導體基板
12‧‧‧N型磁感受部
13‧‧‧N型半導體層
14‧‧‧元件分離擴散層
15、16、17、18‧‧‧電極
19‧‧‧絕緣膜(矽氧化膜)
100、200、300、400‧‧‧半導體裝置
201、402‧‧‧P型埋入層
301、403‧‧‧N型埋入層
401‧‧‧埋入層
A-A‧‧‧剖線
圖1(a)是本發明的第一實施形態的半導體裝置的俯視圖,圖1(b)是沿著圖1(a)的A-A線的剖視圖。 圖2是本發明的第二實施形態的半導體裝置的剖視圖。 圖3是本發明的第三實施形態的半導體裝置的剖視圖。 圖4是本發明的第四實施形態的半導體裝置的剖視圖。
Claims (5)
- 一種半導體裝置,其特徵在於包括: 第一導電型半導體基板;以及 霍耳元件,設置於所述半導體基板上, 所述霍耳元件包括: 第二導電型磁感受部,與所述半導體基板隔開而設置於所述半導體基板上;以及 第二導電型半導體層,以包圍所述磁感受部的側面及底面的方式設置於所述半導體基板上,濃度低於所述磁感受部且濃度分佈為固定。
- 如申請專利範圍第1項所述的半導體裝置,其進而包括第一導電型埋入層,所述第一導電型埋入層在所述磁感受部的下部,設置於所述半導體基板與所述半導體層之間,且濃度高於所述半導體基板。
- 如申請專利範圍第1項所述的半導體裝置,其進而包括第二導電型埋入層,所述第二導電型埋入層在所述磁感受部的下部,設置於所述半導體基板與所述半導體層之間,且濃度高於所述半導體層。
- 如申請專利範圍第1項所述的半導體裝置,其進而包括埋入層,所述埋入層在所述磁感受部的下部,設置於所述半導體基板與所述半導體層之間, 所述埋入層包括: 第一導電型的第一埋入層,設置於所述半導體基板側,且濃度高於所述半導體基板;以及 第二導電型的第二埋入層,以與所述第一埋入層的上表面接觸的方式設置於所述半導體層側,且濃度高於所述半導體層。
- 如申請專利範圍第1項至第4項中任一項所述的半導體裝置,其中 所述半導體層為磊晶層。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017090394A JP2018190793A (ja) | 2017-04-28 | 2017-04-28 | 半導体装置 |
JP2017-090394 | 2017-04-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201840023A true TW201840023A (zh) | 2018-11-01 |
Family
ID=63916183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107112480A TW201840023A (zh) | 2017-04-28 | 2018-04-12 | 半導體裝置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20180315919A1 (zh) |
JP (1) | JP2018190793A (zh) |
KR (1) | KR20180121369A (zh) |
CN (1) | CN108807659A (zh) |
TW (1) | TW201840023A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10333056B2 (en) * | 2017-07-27 | 2019-06-25 | Globalfoundries Singapore Pte. Ltd. | Hall element for 3-D sensing and method for producing the same |
JP7266386B2 (ja) * | 2018-11-09 | 2023-04-28 | エイブリック株式会社 | 半導体装置 |
CN116113309B (zh) * | 2023-04-13 | 2023-07-25 | 南京邮电大学 | 一种采用双保护环的低失调霍尔器件及其使用方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH668146A5 (de) * | 1985-05-22 | 1988-11-30 | Landis & Gyr Ag | Einrichtung mit einem hallelement in integrierter halbleitertechnologie. |
JP2005333103A (ja) * | 2004-03-30 | 2005-12-02 | Denso Corp | 縦型ホール素子およびその製造方法 |
CN101116004B (zh) * | 2005-02-08 | 2011-04-20 | 罗姆股份有限公司 | 磁传感器电路和具有该磁传感器电路的便携式终端 |
JP4940965B2 (ja) * | 2007-01-29 | 2012-05-30 | 株式会社デンソー | 回転センサ及び回転センサ装置 |
EP2234185B1 (en) * | 2009-03-24 | 2012-10-10 | austriamicrosystems AG | Vertical Hall sensor and method of producing a vertical Hall sensor |
JP5815986B2 (ja) * | 2010-07-05 | 2015-11-17 | セイコーインスツル株式会社 | ホールセンサ |
US9217783B2 (en) * | 2012-09-13 | 2015-12-22 | Infineon Technologies Ag | Hall effect device |
KR102116147B1 (ko) * | 2014-03-06 | 2020-05-28 | 매그나칩 반도체 유한회사 | 매립형 마그네틱 센서 |
JP2016152271A (ja) * | 2015-02-16 | 2016-08-22 | エスアイアイ・セミコンダクタ株式会社 | 縦型ホール素子の製造方法 |
DE102015204637A1 (de) * | 2015-03-13 | 2016-09-15 | Infineon Technologies Ag | Verfahren zum Dotieren eines aktiven Hall-Effekt-Gebiets einer Hall-Effekt-Vorrichtung und Hall-Effekt-Vorrichtung mit einem dotierten aktiven Hall-Effekt-Gebiet |
US10109787B2 (en) * | 2016-10-27 | 2018-10-23 | Texas Instruments Incorporated | Well-based vertical hall element with enhanced magnetic sensitivity |
-
2017
- 2017-04-28 JP JP2017090394A patent/JP2018190793A/ja active Pending
-
2018
- 2018-04-12 TW TW107112480A patent/TW201840023A/zh unknown
- 2018-04-19 KR KR1020180045454A patent/KR20180121369A/ko unknown
- 2018-04-27 US US15/964,923 patent/US20180315919A1/en not_active Abandoned
- 2018-04-27 CN CN201810393464.1A patent/CN108807659A/zh not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN108807659A (zh) | 2018-11-13 |
KR20180121369A (ko) | 2018-11-07 |
JP2018190793A (ja) | 2018-11-29 |
US20180315919A1 (en) | 2018-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018150713A1 (ja) | 半導体装置 | |
TW201840023A (zh) | 半導體裝置 | |
CN105633274B (zh) | 纵型霍尔元件 | |
JP2016021568A (ja) | 縦型ホール素子 | |
JP6695116B2 (ja) | 縦型ホール素子 | |
US10263176B2 (en) | Semiconductor device having vertical hall element | |
JP2018190793A5 (zh) | ||
US10236440B2 (en) | Semiconductor device | |
JP2014007185A (ja) | 半導体装置 | |
JPH10270773A (ja) | ホール素子 | |
US10615333B2 (en) | Semiconductor device | |
US10998492B2 (en) | Semiconductor device | |
JP2018117036A (ja) | 半導体装置 | |
TWI734859B (zh) | 半導體裝置 | |
US10971678B2 (en) | Semiconductor device | |
EP3570338B1 (en) | Semiconductor device | |
JP2008016863A (ja) | 縦型ホール素子 | |
JP6343052B2 (ja) | 半導体装置 | |
JP2006179594A (ja) | ホール素子 | |
KR102050703B1 (ko) | 반도체 장치 | |
JP2006032396A (ja) | 縦型ホール素子 |