JP6695116B2 - 縦型ホール素子 - Google Patents

Description

本発明は、半導体ホール素子に関する。特に、基板の表面に対し垂直な成分を含む電流が、同半導体基板内の磁気感受部に供給されるとともに、その電流に対して発生するホール電圧を通じて、半導体基板の表面に水平な磁界成分を検出する縦型ホール素子に関する。

ホール素子の磁気検出原理について図４を参照して説明する。
図４にあるような長さＬ、幅Ｗ、厚みｄの直方体の半導体ホール素子（ホールプレート）に対し、電流をＬ方向に流し、この流れる電流に対して垂直な向き、つまりｄ方向に磁界を印加すると、電流として流れる電子あるいは正孔であるキャリアはローレンツ力により、印加磁界およびキャリアの進行方向の双方に垂直な向きに曲げられる。それによりＷ方向の一端においてはキャリアが蓄積・増加し、もう一端ではキャリアの減少が生じる。したがって上記電流と磁界の双方に対して垂直なＷ方向端に電荷が溜まり、同方向に電界が生じる。この電界により生じる電圧をホール電圧と呼ぶ。

また、磁気感受部に電流Ｉを流すための電源の印加電圧をＶｉｎ、ホール素子に印加される磁束密度をＢ、ホール素子の表面に立てた法線と印加磁場のなす角をθとしたとき、発生するホール電圧ＶＨは、
ＶＨ＝（ＲＨＩＢ／ｄ）ｃｏｓθ、ＲＨ＝１／（ｑｎ）
または、
ＶＨ＝μ（Ｗ／Ｌ）ＶｉｎＢｃｏｓθ
と表される。ここでＲＨはホール係数、ｑはキャリアの電荷、ｎはキャリア濃度、μはキャリアのドリフト移動度である。そして、印加される磁束密度に対するホール電圧の比は感度と呼ばれる。上式より、単位ホール電流あたりの感度（いわゆる積感度）を上げるためには、ホールプレートのｄを小さくしたりキャリア濃度を小さくしたりすることが有効であることがわかる。また、単位Ｖｉｎ当たりの感度を上げたければ、Ｗ／Ｌを大きくしたり移動度を上げたりすることが有効である。

ここで、このような直方体のホール素子の電位分布をみると、非特許文献１にあるように、ホール効果により電荷が磁気感受部のＷ方向端に溜まることで、等電位面が電流供給端に平行な向きから湾曲する。湾曲の度合いは電流供給端から離れたところで大きくなるので、磁気感受部のＬ方向中央あたりで電圧出力をとると、最大ホール電圧が得られることがわかる。

一般的なホール素子としては、例えば非特許文献２に記載されているホール素子、いわゆる横型ホール素子が知られている。この横型ホール素子は、基板表面に対して垂直な磁界成分を検出するものである。

図５は代表的な横型ホール素子を示している。図５（ａ）は素子平面図であり、図５（ｂ）は図５（ａ）のＬ１−Ｌ１間における断面図である。構造は、例えば、Ｐ型の基板１０３の上に磁気感受部となるＮ型のエピタキシャル層１０４あるいはウェルなどを形成し、基板表面の四隅に高濃度不純物領域からなる電極１０５を配置してある。対角線上に配置した１対の電極１０５間に電流を流す。このとき磁気感受部において基板表面に対して水平な方向の電流が流れる。この電流により、基板表面に対し垂直な方向の磁界に対応したホール電圧を発生させ、上記対角線と直交する対角線上に配置したもう１対の電極間に発生するホール電圧を検出することで、印加された磁界の強度を求めることができる。

また、近年、横型ホール素子に加えて、基板表面に対して水平な方向の磁界を検知する縦型ホール素子もある。縦型ホール素子の場合、非特許文献２に記載されているように、基板表面に対して垂直な方向の成分を含む電流を磁気感受部に流すことで、基板表面に対して水平な磁界を検出することができる。縦型ホール素子および横型ホール素子の動作原理においては、基板表面に対する電流と磁界の方向がそれぞれ異なるのみで、ホール電圧発生の原理は同じである。

図６に代表的な縦型ホール素子の例を示す。図６（ａ）は素子平面図、図６（ｂ）は同平面図において線Ｌ１−Ｌ１に沿った断面図である。図６（ｃ）は同平面図において線Ｌ２−Ｌ２に沿った断面図である。第一の導電型の基板１０３上に基板とは逆となる第二の導電型のエピタキシャル層１０４が形成される。エピタキシャル層の底部には上記エピタキシャル層と同じ第二の導電型の濃い不純物領域の埋め込み層１０６が形成される。１１−１３、１４−１５はそれぞれ濃い不純物領域により形成される電流供給端、電圧出力端である。電流供給端１２と電流供給端１１，１３との間に電圧を印加すると、上記埋め込み層を介して電流供給端１２−電流供給端１１，１３間に電流が流れるので、電流供給端１２−埋め込み層間で基板表面に対し垂直に流れる電流が得られる。図６（ａ）のように電流供給端１２に対して電圧出力端１４、１５が対称に配置されているので、上記電流に対し基板表面に水平な成分を含む磁界が印加されると、前述したホール効果により、電圧出力端１４と電圧出力端１５との間にその磁界に応じたホール電圧が発生する。したがって電圧出力端１４、１５間で発生する電圧を検出することで、印加された磁界の基板表面に対し水平な方向成分を求めることができる。

ここで、図４のような直方体で電流密度が素子内で一定に流れるとするホールプレートはあくまで理想的なものであり、横型ないし縦型ホール素子においてはそのまま成立はしない。図６の縦型ホール素子の場合、中央の電流供給端１２直下に、基板表面に対して垂直な方向の電流密度が集中しており、中央の電極から離れるに従い、同電流密度は急激に減少する。この減少の度合いの大きい領域、つまり中央の電流供給端１２近傍において、ローレンツ力によるキャリアの流出入差も大きくなり、電荷が溜まりやすくなる、と考えられる。つまりこのような領域で電圧を検出することで感度が上昇することが見込まれる。

特開２００８−２２０２２号公報

Ｒ．Ｓ．Ｐｏｐｏｖｉｃ、「ＨＡＬＬ ＥＦＦＥＣＴ ＤＥＶＩＣＥＳ ２ｎｄ Ｅｄｉｔｉｏｎ」、２００３ 前中一介、外３名、「集積化三次元磁気センサ」、電気学会論文誌 Ｃ、平成元年、第１０９巻、第７号、ｐｐ４８３−４９０

しかしながら、基板表面に対して垂直な方向の電流により基板表面に対して水平な方向の磁界を検出する縦型ホール素子において、ホール電圧を検出する電圧出力端への電流流入は、基板表面に対して垂直な電流を得る上では損失であり、感度低下を招く。そのため、電圧出力端への電流流入は極力抑えることが肝要であり、これまで電圧出力端を電流供給端から離すなどの対応がなされてきたが、この方法はチップ面積の増大につながる。また、Ｖｉｎ当たりの感度向上のためにＷ／Ｌを増大させることもチップ面積増大につながる。本発明は、上記課題に鑑みなされたもので、チップ面積を大きくすることなく感度を向上させた縦型ホール素子を提供することを目的とする。

上記課題解決のために、本発明では以下の手段を用いた。
１つの態様においては、半導体基板と、
前記半導体基板の上に設けられたＮ型の半導体層と、
前記半導体層の底部に設けられたＮ型の埋め込み層と、
前記埋め込み層の上方に設けられた第１の電流供給端と、
前記第１の電流供給端を中心に、前記第１の電流供給端の両側に対称に配置され、前記半導体層の表面から内部に向けて設けられた一組の第２の電流供給端と、
前記一組の第２の電流供給端を結ぶ直線に垂直となるように、前記第１の電流供給端を中心に、前記第１の電流供給端の両側に対称に配置され、前記半導体層の表面から内部に向けて設けられた一組の電圧出力端と、
前記第１の電流供給端と前記一組の電圧出力端の一方との間であって、それぞれから離間した領域、および、前記第１の電流供給端と前記一組の電圧出力端の他方との間であって、それぞれから離間した領域の前記半導体層にそれぞれ設けられ、内部が絶縁膜で充填されたトレンチと、
を有することを特徴とする縦型ホール素子とした。

また、前記トレンチは、前記電圧出力端の少なくとも一部を取り囲んでいることを特徴とする縦型ホール素子とした。
また、前記トレンチは、前記電圧出力端の周囲を全て取り囲んでいることを特徴とする縦型ホール素子とした。
また、前記トレンチの深さは、前記一組の電圧出力端の拡散深さと同等あるいは深いことを特徴とする縦型ホール素子とした。

また、前記一組の電圧出力端の深さは、前記第１の電流供給端の拡散深さよりも深いことを特徴とする縦型ホール素子とした。
また、前記一組の電圧出力端の深さは、前記第１の電流供給端の拡散深さと同等あるいは浅いことを特徴とする縦型ホール素子とした。

また、前記第１の電流供給端と前記一組の電圧出力端の一方との間、および、前記第１の電流供給端と前記一組の電圧出力端の他方との間の前記半導体層にそれぞれ設けられたフィールド絶縁膜と、
を有することを特徴とする縦型ホール素子とした。

また、前記フィールド絶縁膜は、前記電圧出力端の少なくとも一部を取り囲んでいることを特徴とする縦型ホール素子とした。
また、前記フィールド絶縁膜は、前記電圧出力端の周囲を全て取り囲んでいることを特徴とする縦型ホール素子とした。
また、前記フィールド絶縁膜の深さは、前記一組の電圧出力端の拡散深さと同等あるいは深いことを特徴とする縦型ホール素子とした。

また、前記第１の電流供給端と前記一組の電圧出力端の一方との間、および、前記第１の電流供給端と前記一組の電圧出力端の他方との間の前記半導体層にそれぞれ設けられたＰ型の拡散層と、
を有することを特徴とする縦型ホール素子とした。

また、前記Ｐ型の拡散層は、前記電圧出力端の少なくとも一部を取り囲んでいることを特徴とする縦型ホール素子とした。
前記Ｐ型の拡散層は、前記電圧出力端の周囲を全て取り囲んでいることを特徴とする縦型ホール素子とした。
前記Ｐ型の拡散層の深さは、前記一組の電圧出力端の拡散深さよりも深いことを特徴とする縦型ホール素子とした。

上記手段を講じることで、本発明の縦型ホール素子では、ホール素子磁気感受部において基板表面に対し垂直に流れる電流成分が相対的に増え、感度が向上する。

本発明の第１の実施形態に係る縦型ホール素子を示す模式図である。（ａ）は平面図。（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。（ｃ）は（ａ）のＬ２−Ｌ２線に沿った断面図である。 本発明の第２の実施形態に係る縦型ホール素子を示す模式図である。（ａ）は平面図。（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。（ｃ）は（ａ）のＬ２−Ｌ２線に沿った断面図である。 本発明の第３の実施形態に係る縦型ホール素子を示す模式図である。（ａ）は平面図。（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。（ｃ）は（ａ）のＬ２−Ｌ２線に沿った断面図である。 ホール素子の概略構造を模式的に示す図である。 従来の横型ホール素子を示す模式図である。（ａ）は概略構造を模式的に示す平面図。（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図である。 従来の縦型ホール素子を示す模式図である。（ａ）は平面図。（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。（ｃ）は（ａ）のＬ２−Ｌ２線に沿った断面図である。 本発明の第１の実施形態に係る縦型ホール素子の工程順断面図である。 本発明の第４の実施形態に係る縦型ホール素子を示す模式図である。（ａ）は平面図。（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。（ｃ）は（ａ）のＬ２−Ｌ２線に沿った断面図である。 本発明の第５の実施形態に係る縦型ホール素子を示す模式図である。（ａ）は平面図。（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。（ｃ）は（ａ）のＬ２−Ｌ２線に沿った断面図である。 本発明の第６の実施形態に係る縦型ホール素子を示す模式図である。（ａ）は平面図。（ｂ）は（ａ）のＬ１−Ｌ１線に沿った断面図。（ｃ）は（ａ）のＬ２−Ｌ２線に沿った断面図である。

以下では図面を用いて、発明を実施するための形態を説明する。

図１は本発明の第１の実施形態に係る縦型ホール素子を示す模式図である。図１（ａ）は平面図、図１（ｂ）は図１（ａ）のＬ１−Ｌ１線に沿った断面図、図１（ｃ）は図１（ａ）のＬ２−Ｌ２線に沿った断面図である。

Ｐ型の半導体基板１０３の上に磁気感受部となるＮ型の半導体層であるエピタキシャル層１０４を設ける。Ｐ型半導体基板１０３と接する底面部には、エピタキシャル層も不純物濃度よりも濃いＮ型の不純物層（埋め込み層）１０６を設けてある。ホール電流を供給する電流供給端１１−１３およびホール電圧を検出する電圧出力端１４、１５はともに濃いＮ型の不純物層であり、エピタキシャル層１０４の表面から内部に向けて配置され、埋め込み層１０６は電流供給端１１−１３に亘って設けられている。即ち、電流供給端１１−１３は埋め込み層１０６の上方のエピタキシャル層１０４の表面から内部に向けて配置されていることになる。また、平面構造において、一組の第２の電流供給端１１、１３は第１の電流供給端１２を中心として、第１の電流供給端の両側に対称に配置される。同様に、一組の電圧出力端１４、１５は、一組の第２の電流供給端を結ぶ直線に垂直となるように、第１の電流供給端１２を中心として、第１の電流供給端の両側に対称に配される。このため、図１（ａ）のように電圧出力端１４、１５および電流供給端１１−１３は十字型をなして配置される。

十字中央の電流供給端１２に電圧を印加することで、電流が第１の電流供給端１２から埋め込み層１０６を介して第２の電流供給端１１、１３へ流れる。したがってこのとき第１の電流供給端１２から埋めこみ層１０６へエピタキシャル層表面に対し垂直な成分をもつ電流が流れる。このような電流が流れている状態で磁界をエピタキシャル層表面に対し水平な方向、即ち、Ｌ１−Ｌ１線に沿った方向に印加すると、上記電流が上記磁界を検知し、上記電流と上記磁界双方に垂直な方向、つまりＬ２−Ｌ２方向にホール電圧を発生させる。発生したホール電圧は電圧出力端１４、１５により検出される。

さらに、第１の電流供給端１２と電圧出力端１４、１５の間にトレンチ１０８が配置され、トレンチ内部は絶縁膜で充填されている。電圧出力端への電流流入は出力に寄与する電流成分、つまりここでは基板表面に対し垂直な電流成分の寄与を減少させることとなり感度低下につながる。しかし電流供給端と電圧出力端との間に絶縁膜で充填されたトレンチ１０８を形成することによりこのような電圧出力端への電流流入を防ぐことができる。たとえるとトレンチが堰の役割を果たすことになる。総電流が同じであれば基板平面に対して垂直な電流成分が増えるので感度が増加する。また、前述の理由により従来電圧出力端を電流供給端より離す必要があったが、トレンチ１０８を形成することにより感度を比較的下げることなく電流供給端に近づけることができる。これはチップ面積の縮小・コスト減にもつながる。

また、第１の電流供給端１２の直下において、基板表面に対し垂直な電流は最大となり、同供給端から離れるに従い同電流成分は急激に減少する。この減少の度合いの大きい領域は第１の電流供給端１２の近傍に存在し、同領域においてローレンツ力によるキャリアの流出入差も大きいため電荷が蓄積されやすい。そのため電圧出力端を電流供給端１２に近づけ、電荷蓄積されやすい領域において電圧検出することで、より高いホール電圧を得ることができ、感度を上昇させることができる。さらに、図１（ｃ）に示すように電圧出力端１４，１５の基板表面からの深さを第１の電流供給端１２の拡散深さよりも深くしている。この深さを調整することで、ホール電圧が高くなる領域で磁界を検出できる。そして、トレンチ１０８の深さはその効果が発揮できるように電圧出力端１４，１５の深さと同じかそれよりも深くすることが必要である。
なお、図１では磁気感受部となるＮ型の半導体層としてエピタキシャル層を利用しているが、エピタキシャル層に代えてウェル層を形成して用いても構わない。

図７は第１の実施形態に係る縦型ホール素子の工程順断面図を示す。まずＰ型の半導体基板上１０３上にＰ（リン）、Ａｓ（砒素）、あるいはＳｂ（アンチモン）をドープし、Ｎ型濃度５×１０¹⁷／ｃｍ³〜５×１０¹⁹／ｃｍ³の埋め込み層１０６を形成する（図７（ａ））。次に、図７（ｂ）に示すように、埋め込み層１０６を形成後、磁気感受部となるエピタキシャル層１０４を、濃度１×１０¹⁴／ｃｍ³〜５×１０¹⁷／ｃｍ³となるようにＰをドープして形成する。埋め込み層１０６の厚さは２μｍ〜１０μｍであり、エピタキシャル層の厚さは２μｍ〜１５μｍである。そして、図７（ｃ）に示すようにエピタキシャル層形成後、ドライエッチングなどによりトレンチを形成する。トレンチはエッチング後にＣＶＤなどで酸化膜などの絶縁層を埋める。その後ＣＭＰにより平坦化することが通常である。その後、電流供給端１１−１３、および電圧出力端１４、１５となる不純物層（AsやPなど）を濃い濃度でドープし、熱処理により拡散することで形成する（図７（ｄ））。電圧出力端１４、１５についてはさらに異なるエネルギーでＰなどをドープすることで深さを調節し、最適な感度を得ることが可能である。

図２は本発明の第２の実施形態に係る縦型ホール素子を示す模式図である。図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＬ１−Ｌ１線に沿った断面図、図２（ｃ）は図２（ａ）のＬ２−Ｌ２線に沿った断面図である。

実施例１と異なる点は、電圧出力端と電流供給端との間に形成されるトレンチの形状である。他の構成は実施例１と同じである。図２（ａ）においては平面構造においてトレンチ１０８が電圧出力端１４、１５の周囲を囲む形状をなしている。これにより、電圧出力端への電流流入をより確実に抑えることができ、感度向上を図ることが可能である。図２（ａ）では、トレンチが電圧出力端の周囲を完全に囲む形状としているが、電圧出力端の一部を囲む様態でも構わない。すなわち、トレンチ１０８をコの字型や半円弧型として電圧出力端１４、１５を部分的に囲むように、電圧出力端１４、１５と電流供給端１２との間に配置することでも構わない。

実施例１と同様に、図２（ｃ）に示すように電圧出力端１４，１５の基板表面からの深さを第１の電流供給端１２の拡散深さよりも深くしている。この深さを調整することで、ホール電圧が高くなる領域で磁界を検出できる。そして、トレンチ１０８の深さはその効果が発揮できるように電圧出力端１４，１５の深さと同じかそれ以上とすることが必要である。
また、本実施例においても、実施例１同様に、エピタキシャル層に代えてウェル層を形成して用いても構わない。

図３は本発明の第３の実施形態に係る縦型ホール素子を示す模式図である。図３（ａ）は平面図、図３（ｂ）は図３（ａ）のＬ１−Ｌ１線に沿った断面図、図３（ｃ）は図３（ａ）のＬ２−Ｌ２線に沿った断面図である。

本実施例が実施例１と異なる点は、３つの電流供給端１１−１３をそれぞれ分離するように配置されたＰ型の濃い不純物領域からなる拡散分離壁１０７を有することである。他の構成は実施例１と同じである。Ｐ型拡散分離壁１０７は電流供給端１１および電流供給端１３の周囲をそれぞれ取り囲み、さらに、電流供給端１２、電圧出力端１４および１５、そしてトレンチ１０８の周囲を取り囲むように配置される。その結果、Ｐ型不純物が拡散されていない領域である窓を三つ有する拡散領域となっている。Ｐ型拡散分離壁１０７は深さ方向にその先端が埋め込み層１０６に届く程度に深く配置する。Ｐ型拡散分離壁１０７の存在により電流供給端同士が電気的に区画され、より確実に基板表面に対して垂直な電流成分を得ることができ、感度を向上させることが可能となる。電流供給端１１と電流供給端１２の間、および、電流供給端１２と電流供給端１３の間に流れる電流は、大部分が基板の深さ方向に流れてから埋め込み層１０６を介して流れることになり、ホール電圧の発生に寄与できる。

また、この場合埋めこみ層を除いた構造としても上記電流成分を得ること可能であり、埋めこみ層のアライメントずれによるオフセット低減を見込むことができる。
さらに、トレンチの形状については、本実施例においても図２に示した実施例２と同様に電圧出力端を囲む形状のトレンチとすることが可能であり、有効でもある。
また、ここでも、実施例１同様に、エピタキシャル層に代えてウェル層を形成しても構わない。

図８は本発明の第４の実施形態に係る縦型ホール素子を示す模式図である。図８（ａ）は平面図、図８（ｂ）は図８（ａ）のＬ１−Ｌ１線に沿った断面図、図８（ｃ）は図８（ａ）のＬ２−Ｌ２線に沿った断面図である。

図８（ｃ）に特徴的に示されるように、本実施例が実施例１と異なる点は、実施例１における電流供給端１２と電圧出力端１４、１５との間のトレンチ１０７が、一般に素子分離に用いられるロコス法による厚いフィールド絶縁膜に置き換わったことであり、他の構成は実施例１と同様である。

図９は本発明の第５の実施形態に係る縦型ホール素子を示す模式図である。図９（ａ）は平面図、図９（ｂ）は図９（ａ）のＬ１−Ｌ１線に沿った断面図、図９（ｃ）は図３（ａ）のＬ２−Ｌ２線に沿った断面図である。

本実施例が実施例１と異なる点は、電流供給端１２と電圧出力端１４、１５との間のトレンチがＰ型拡散分離壁１０７に置き換わったことであり、他の構成は実施例１と同様である。電流供給端１２と電圧出力端１４、１５との間の拡散分離壁の深さは電圧出力端１４、１５と同等もしくは深いことが望まれる。

図１０は本発明の第６の実施形態に係る縦型ホール素子を示す模式図である。図１０（ａ）は平面図、図１０（ｂ）は図１０（ａ）のＬ１−Ｌ１線に沿った断面図、図１０（ｃ）は図１０（ａ）のＬ２−Ｌ２線に沿った断面図である。

本実施例が実施例１と異なる点は、第一の電流供給端１２の基板表面からの拡散深さが電圧出力端１４、１５の拡散深さと比較して同等もしくは深いことである。他の構成は実施例１と同様である。電流供給端１２を形成する拡散層の深さを調整することで、最適な感度を得ることが可能である。

１１ 第２の電流供給端
１２ 第１の電流供給端
１３ 第２の電流供給端
１４ 電圧出力端
１５ 電圧出力端
１００ ホール素子
１０１ 電源
１０２ 電圧計
１０３ 基板
１０４ 半導体層（エピタキシャル層）
１０６ 高濃度不純物領域（埋め込み層）
１０７ 高濃度不純物領域（拡散分離壁）
１０８ トレンチ
１０９ ロコス法によるフィールド絶縁膜
１１０ 高濃度不純物領域

Claims (17)

1. 半導体基板と、
   前記半導体基板の上に設けられたＮ型の半導体層と、
   前記半導体層の底部に設けられたＮ型の埋め込み層と、
   前記埋め込み層の上方に設けられた第１の電流供給端と、
   前記第１の電流供給端を中心に、前記第１の電流供給端の両側に対称に配置され、前記半導体層の表面から内部に向けて設けられた一組の第２の電流供給端と、
   前記一組の第２の電流供給端を結ぶ直線に垂直となるように、前記第１の電流供給端を中心に、前記第１の電流供給端の両側に対称に配置され、前記半導体層の表面から内部に向けて設けられた一組の電圧出力端と、
   前記第１の電流供給端と前記一組の電圧出力端の一方との間であって、それぞれから離間した領域、および、前記第１の電流供給端と前記一組の電圧出力端の他方との間であって、それぞれから離間した領域の前記半導体層にそれぞれ設けられ、内部が絶縁膜で充填されたトレンチと、
   を有することを特徴とする縦型ホール素子。
2. 前記トレンチは、前記一組の電圧出力端の各々の少なくとも一部を取り囲んでいることを特徴とする請求項１記載の縦型ホール素子。
3. 前記トレンチは、前記一組の電圧出力端の各々の周囲を全て取り囲んでいることを特徴とする請求項１記載の縦型ホール素子。
4. 前記トレンチの深さは、前記一組の電圧出力端の拡散深さと同等あるいは深いことを特徴とする請求項１乃至３のいずれか１項に記載の縦型ホール素子。
5. 前記一組の電圧出力端の深さは、前記第１の電流供給端の拡散深さよりも深いことを特徴とする請求項１乃至４のいずれか１項に記載の縦型ホール素子。
6. 前記一組の電圧出力端の深さは、前記第１の電流供給端の拡散深さと同等あるいは浅いことを特徴とする請求項１乃至４のいずれか１項に記載の縦型ホール素子。
7. 半導体基板と、
   前記半導体基板の上に設けられたＮ型の半導体層と、
   前記半導体層の底部に設けられたＮ型の埋め込み層と、
   前記埋め込み層の上方に設けられた第１の電流供給端と、
   前記第１の電流供給端を中心に、前記第１の電流供給端の両側に対称に配置され、前記半導体層の表面から内部に向けて設けられた一組の第２の電流供給端と、
   前記一組の第２の電流供給端を結ぶ直線に垂直となるように、前記第１の電流供給端を中心に、前記第１の電流供給端の両側に対称に配置され、前記半導体層の表面から内部に向けて設けられた一組の電圧出力端と、
   前記第１の電流供給端と前記一組の電圧出力端の一方との間、および、前記第１の電流供給端と前記一組の電圧出力端の他方との間の前記半導体層にそれぞれ設けられたフィールド絶縁膜と、
   を有し、
   前記半導体層の表面に対する前記フィールド絶縁膜の深さは、前記半導体層の表面に対する前記一組の電圧出力端の拡散深さと同等あるいは深いことを特徴とする縦型ホール素子。
8. 前記フィールド絶縁膜は、前記一組の電圧出力端の各々の少なくとも一部を取り囲んでいることを特徴とする請求項７記載の縦型ホール素子。
9. 前記フィールド絶縁膜は、前記一組の電圧出力端の各々の周囲を全て取り囲んでいることを特徴とする請求項７記載の縦型ホール素子。
10. 前記一組の電圧出力端の深さは、前記第１の電流供給端の拡散深さよりも深いことを特徴とする請求項７乃至９のいずれか１項に記載の縦型ホール素子。
11. 前記一組の電圧出力端の深さは、前記第１の電流供給端の拡散深さと同等あるいは浅いことを特徴とする請求項７乃至９のいずれか１項に記載の縦型ホール素子。
12. 半導体基板と、
    前記半導体基板の上に設けられたＮ型の半導体層と、
    前記半導体層の底部に設けられたＮ型の埋め込み層と、
    前記埋め込み層の上方に設けられた第１の電流供給端と、
    前記第１の電流供給端を中心に、前記第１の電流供給端の両側に対称に配置され、前記半導体層の表面から内部に向けて設けられた一組の第２の電流供給端と、
    前記一組の第２の電流供給端を結ぶ直線に垂直となるように、前記第１の電流供給端を中心に、前記第１の電流供給端の両側に対称に配置され、前記半導体層の表面から内部に向けて設けられた一組の電圧出力端と、
    前記第１の電流供給端と前記一組の電圧出力端の一方との間、および、前記第１の電流供給端と前記一組の電圧出力端の他方との間の前記半導体層にそれぞれ設けられたＰ型の拡散層と、
    を有することを特徴とする縦型ホール素子。
13. 前記Ｐ型の拡散層は、前記一組の電圧出力端の各々の少なくとも一部を取り囲んでいることを特徴とする請求項１２記載の縦型ホール素子。
14. 前記Ｐ型の拡散層は、前記一組の電圧出力端の各々の周囲を全て取り囲んでいることを特徴とする請求項１２記載の縦型ホール素子。
15. 前記Ｐ型の拡散層の深さは、前記一組の電圧出力端の拡散深さよりも深いことを特徴とする請求項１２乃至１４のいずれか１項に記載の縦型ホール素子。
16. 前記一組の電圧出力端の深さは、前記第１の電流供給端の拡散深さよりも深いことを特徴とする請求項１２乃至１５のいずれか１項に記載の縦型ホール素子。
17. 前記一組の電圧出力端の深さは、前記第１の電流供給端の拡散深さと同等あるいは浅いことを特徴とする請求項１２乃至１５のいずれか１項に記載の縦型ホール素子。