JP2014007185A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014007185A
JP2014007185A JP2012139748A JP2012139748A JP2014007185A JP 2014007185 A JP2014007185 A JP 2014007185A JP 2012139748 A JP2012139748 A JP 2012139748A JP 2012139748 A JP2012139748 A JP 2012139748A JP 2014007185 A JP2014007185 A JP 2014007185A
Authority
JP
Japan
Prior art keywords
well region
resistance
insulating film
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012139748A
Other languages
English (en)
Other versions
JP6110081B2 (ja
Inventor
Hidekazu Kikuchi
秀和 菊池
Hisao Otake
久雄 大竹
Otoya Sugai
男也 菅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2012139748A priority Critical patent/JP6110081B2/ja
Priority to US13/920,610 priority patent/US8823137B2/en
Priority to CN201310248858.5A priority patent/CN103515385B/zh
Publication of JP2014007185A publication Critical patent/JP2014007185A/ja
Application granted granted Critical
Publication of JP6110081B2 publication Critical patent/JP6110081B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802Resistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】抵抗特性の安定化を実現できる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板10内に形成された第1導電型の第1のウェル領域11Aと、このウェル領域11Aから横方向に離間するように形成された第1導電型の第2のウェル領域11Bと、半導体基板10を被覆する中間絶縁膜20,21と、中間絶縁膜20,21上に形成された第1及び第2の抵抗層32A,32Bと、第1のウェル領域11Aと第2のウェル領域11Bとの間の半導体領域の直上に形成された導電層33Bとを備える。第1の抵抗層32A及び第1のウェル領域11Aは第1の抵抗素子を構成し、第2の抵抗層32B及び第2のウェル領域11Bは第2の抵抗素子を構成する。中間絶縁膜20,21は、導電層33Bと当該半導体領域との間に介在する。導電層33Bは、当該半導体領域に反転層を形成させない電位に固定されている。
【選択図】図5

Description

本発明は、半導体集積回路の構成要素である抵抗素子を含む半導体装置に関する。
一般に、半導体集積回路では、抵抗素子は、電源電圧あるいは信号電圧の分圧や降圧などの電圧制御などのために広く使用されている。このような抵抗素子は、たとえば、特開平7−111311号公報(特許文献1)に開示されている。
図1は、特許文献1に開示されている抵抗素子を含む半導体装置の概略断面図である。図1に示される半導体装置は、n型のシリコン基板101と、このシリコン基板101の表面層に形成された複数のp型の拡散抵抗領域103と、シリコン基板101上に形成された薄い酸化膜121と、この酸化膜121の上面のうち拡散抵抗領域103の直上を除く部分を被覆する多結晶シリコン層(低抵抗層)107とを有する。抵抗素子は、複数の拡散抵抗領域103によって構成される。また、拡散抵抗領域103は、ホウ素イオンなどの不純物イオンを薄い酸化膜121を通じてシリコン基板101に打ち込むことで形成される。多結晶シリコン層107は、所定の電源電圧に固定されているので、たとえシリコン基板101よりも上方の配線(図示せず)によって多結晶シリコン層107の直下に電界が形成されても、拡散抵抗領域103,103の相互間にp型反転層の形成によるリーク電流が発生することを防止することができる。
特開平7−111311号公報(段落0002〜0003及び図1など)
近年、アナログ集積回路では、電圧制御の高精度化が求められており、これに伴い、抵抗素子の特性の安定化(回路内の抵抗素子間の抵抗値のばらつき低減)が強く求められている。特許文献1の複数の拡散抵抗領域103からなる抵抗素子では、酸化膜121が薄いため、当該抵抗素子の特性が、多結晶シリコン層107に印加される電源電圧の変動の影響を受けて変動しやすいという問題がある。
上記に鑑みて本発明の目的は、抵抗特性の安定化を実現することができる半導体装置を提供することである。
本発明の一態様による半導体装置は、半導体集積回路を構成する複数の抵抗素子を含む半導体装置であって、半導体基板内に形成された第1導電型の不純物拡散領域からなる第1のウェル領域と、前記半導体基板の主面と平行な横方向に前記第1のウェル領域から離間するように前記半導体基板内に形成され、前記第1導電型を有する不純物拡散領域からなる第2のウェル領域と、前記半導体基板の当該主面を被覆する中間絶縁膜と、前記第1のウェル領域と前記第2のウェル領域との間の半導体領域の直上に形成され、前記半導体領域に前記第1導電型の反転層を形成させない電位に固定されている導電層と、前記中間絶縁膜上に形成され、前記第1のウェル領域と電気的に接続されている第1の抵抗層と、前記中間絶縁膜上に形成され、前記第2のウェル領域と電気的に接続されている第2の抵抗層とを備え、前記第1の抵抗層及び前記第1のウェル領域は、第1の抵抗素子を構成し、前記第2の抵抗層及び前記第2のウェル領域は、第2の抵抗素子を構成し、前記中間絶縁膜は、前記導電層と前記半導体領域との間に介在することを特徴とする。
本発明によれば、第1のウェル領域と第2のウェル領域との間の半導体領域の直上に導電層が形成されており、この導電層と半導体領域との間に中間絶縁膜が形成されている。導電層は、当該半導体領域において反転層を生じさせない電位に固定されているので、第1のウェル領域と第2のウェル領域との間が導通してリーク電流が発生することを抑制することができる。また、中間絶縁膜の存在により、リーク電流の発生を防止しつつ第1及び第2の抵抗素子の特性を安定化させることができる。
図1は、特許文献1に開示されている抵抗素子を含む半導体装置の概略断面図である。 本発明に係る実施の形態の半導体装置のレイアウトの一部を上面視で概略的に示す図である。 図2の半導体装置のIII−III線における概略断面図である。 図2の半導体装置のIV−IV線における概略断面図である。 図2の半導体装置のV−V線における概略断面図である。 図2の半導体装置のVI−VI線における概略断面図である。 本実施の形態の半導体装置の抵抗素子を含む等価回路を示す図である。
以下、本発明に係る実施の形態について図面を参照しつつ説明する。
図2は、本実施の形態の半導体装置1のレイアウトの一部を上面視で概略的に示す図である。この半導体装置1は、半導体集積回路を構成する抵抗素子やMOSトランジスタや容量素子などの複数の半導体素子を備えている。図2は、これら複数の半導体素子のうち抵抗素子5A,5B,5C,5Dのレイアウトを示す図である。また、図3は、図2の半導体装置1のIII−III線における概略断面図であり、図4は、図2の半導体装置1のIV−IV線における概略断面図であり、図5は、図2の半導体装置1のV−V線における概略断面図であり、図6は、図2の半導体装置1のVI−VI線における概略断面図である。なお、図3〜図6には、絶縁膜20,21,22,23が示されているが、図2では、それら絶縁膜20,21,22,23の図示は省略されている。
図2に示されるように、半導体装置1は、並列に配列されたp型不純物拡散領域からなるウェル領域11A,11B,11C,11Dと、これらウェル領域11A,11B,11C,11Dの直上にそれぞれ形成された抵抗層32A,32B,32C,32Dと、ウェル領域11A,11B,11C,11Dの各々を上面視で取り囲むように形成された導電性配線層33とを有する。導電性配線層33は、所定の電源電圧Vccに固定されている。抵抗層32A,32C間は、第1接続配線層38を介して互いに電気的に接続されており、抵抗層32B,32D間は、第2接続配線層39を介して互いに電気的に接続されている。これら抵抗層32A,32B,32C,32Dは、たとえば多結晶シリコン材料で構成することができる。また、導電性配線層33、第1接続配線層38及び第2接続配線層39はそれぞれ、たとえばアルミニウムや銅などの金属材料で構成することが可能である。
図3〜図6に示されるように、半導体装置1は、n型単結晶シリコン基板である半導体基板10を有しており、この半導体基板10の表層部に半導体基板10の上面(主面)に平行な所定方向に延在するウェル領域11A,11B,11C,11Dが配置されている。これらウェル領域11A〜11Dは、たとえば、半導体基板10の上面にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとしてボロンイオンやフッ化ボロンイオンなどのp型不純物を選択的に注入し熱処理で活性化させることで形成され得る。
なお、本実施の形態では、半導体基板10としてn型単結晶シリコン基板が使用されるが、これに限定されるものではない。n型単結晶シリコン基板に代えて、たとえば、n型エピタキシャル成長層を有する半導体基板や、SOI(Semiconductor−On−InsulatorまたはSilicon−On−Insulator)基板を使用してもよい。SOI基板は、支持基板と、表層部をなす半導体層と、これら支持基板と半導体層との間に介在する埋め込み絶縁膜とを含むものである。埋め込み絶縁膜は、半導体層を支持基板から電気的に分離する機能を有する。
半導体基板10の上面は、素子分離絶縁膜20で被覆されている。この素子分離絶縁膜20は、複数の半導体素子を横方向に電気的に分離する機能を有する。素子分離絶縁膜20は、たとえば、LOCOS法により0.1μm〜数μmの厚みで形成されるフィールド絶縁膜とすることができる。なお、LOCOS法に代えて、公知のSTI(Shallow Trench Isolation)などのトレンチ分離技術を用いて素子分離絶縁膜20が形成されてもよい。本実施の形態の素子分離絶縁膜20の厚みは、半導体基板の上面に形成される一般的なゲート酸化膜などの表面酸化膜の厚みと比べると大きい。このような素子分離絶縁膜20の上方に、抵抗素子5A〜5Dを構成する抵抗層32A〜32Dが形成されるので、比抵抗が高い抵抗層32A〜32Dに対して半導体基板10の電位が及ぼす影響を低減させることができる。
素子分離絶縁膜20上には、シリコン酸化膜などの下層絶縁膜21が形成されている。これら素子分離絶縁膜20及び下層絶縁膜21によって本発明の中間絶縁膜を構成することが可能である。また、下層絶縁膜21上には、ウェル領域11A,11B,11C,11Dの延在方向に延在する抵抗層32A,32B,32C,32Dが形成されている。これら抵抗層32A〜32Dは、下層絶縁膜21の堆積後、たとえば、減圧CVD法によりこの下層絶縁膜21上にリンなどの不純物がドープされた多結晶シリコン層を成膜し、フォトリソグラフィ技術と異方性エッチングとでこの多結晶シリコン層をパターニングすることで形成される。
図6に示されるように、抵抗層32Aの直下のウェル領域11A内には、このウェル領域11Aよりも高濃度のp型不純物拡散領域であるp型のウェルコンタクト領域12Aが形成されており、抵抗層32Aは、下層絶縁膜21に埋設されたコンタクトプラグ31Aとウェルコンタクト領域12Aとを通じてウェル領域11Aと電気的に接続される。同様に、抵抗層32Bの直下のウェル領域11B内には、このウェル領域11Bよりも高濃度のp型のウェルコンタクト領域12Bが形成されており、抵抗層32Bは、下層絶縁膜21に埋設されたコンタクトプラグ31Bとウェルコンタクト領域12Bとを通じてウェル領域11Bと電気的に接続される。
一方、図4に示されるように、抵抗層32Cの直下のウェル領域11C内には、このウェル領域11Cよりも高濃度のp型不純物拡散領域であるp型のウェルコンタクト領域12Cが形成されており、抵抗層32Cは、下層絶縁膜21に埋設されたコンタクトプラグ31Cとウェルコンタクト領域12Cとを通じてウェル領域11Cと電気的に接続される。同様に、抵抗層32Dの直下のウェル領域11D内には、このウェル領域11Dよりも高濃度のp型のウェルコンタクト領域12Dが形成されており、抵抗層32Dは、下層絶縁膜21に埋設されたコンタクトプラグ31Dとウェルコンタクト領域12Dとを通じてウェル領域11Dと電気的に接続される。
なお、コンタクトプラグ31A,31B,31C,31Dは、たとえば、フォトリソグラフィ技術とエッチング技術とを用いて半導体基板10の上面を露出させるコンタクトホールを下層絶縁膜21に形成し、CVD法によりこれらコンタクトホール内に導電性材料を埋め込むことで形成され得る。
また、図3〜図6に示されるように、下層絶縁膜21上には上記抵抗層32A〜32Dを被覆する第1層間絶縁膜22が形成されている。この第1層間絶縁膜22上にはさらに第2層間絶縁膜23が形成されている。これら第1層間絶縁膜22及び第2層間絶縁膜23も、下層絶縁膜21と同様にCVD法により絶縁材料を0.1μm〜数十μm程度の厚みで堆積させることで形成することができる。
また、図4〜図6に示されるように、第1層間絶縁膜22上では、導電性配線層33を構成する導電層33A,33B,33C,33D,33Eがウェル領域11A〜11Dの延在方向に沿って延在している。導電層33Bは、互いに隣り合うウェル領域11A,11B間のn型領域の直上に配置される。この構造は、導電層33Bをゲート電極とし、導電層33Bの直下の絶縁膜をゲート絶縁膜とし、互いに対向するp型ウェル領域11A,11Bをソース及びドレインとするpチャネル型の寄生トランジスタを含む構造であるが、導電層33Bに印加される電源電圧Vccは、ウェル領域11A,11B間の領域の導電型(n型)をp型に反転させない電圧値(すなわち、寄生トランジスタをオン状態にしない電圧値)に調整される。これにより、半導体装置1の駆動時にウェル領域11A,11B間の領域にリーク電流が発生することを防止することができる。同様に、導電層33Cは、互いに対向するウェル領域11B,11C間のn型領域の直上に配置され、導電層33Dは、互いに対向するウェル領域11C,11D間のn型領域の直上に配置されている。
ウェル領域11A,11B,11C,11Dは、抵抗層32A,32B,32C,32Dを基板電位の変動から保護する機能を有する。ウェル領域11A,11B,11C,11Dの電位を安定化させる観点からは、ウェル領域11A,11B,11C,11D各々の横方向の寸法は、抵抗層32A,32B,32C,32D各々の横方向の寸法よりも大きいことが望ましい。ただし、ウェル領域11A,11B,11C,11D各々の寸法を大きくすると、ウェル領域11A,11B,11C,11D相互間の間隔L(図5)が短くなる。本実施の形態では、半導体基板10と導電層33B,33C,33Dとの間に素子分離絶縁膜20、下層絶縁膜21及び第1層間絶縁膜22からなる厚膜の絶縁層が介在するため、その間隔L(図5)が短くても、寄生トランジスタがオン状態に遷移せず、リーク電流の発生を確実に防止することができる。
図2及び図3に示されるように、第2層間絶縁膜23上には、抵抗層32A,32Cを互いに電気的に接続する第1接続配線層38が形成されている。また、第1層間絶縁膜22及び第2層間絶縁膜23には、抵抗層32A,32Cの上端と電気的に接続された上層コンタクトプラグ36A,36Cが埋設されている。第1接続配線層38は、上層コンタクトプラグ36A,36Cを介して抵抗層32A,32Cを互いに電気的に接続する。一方、図2及び図4に示されるように、第2層間絶縁膜23上には、抵抗層32B,32Dを互いに電気的に接続する第2接続配線層39が形成されている。また、第1層間絶縁膜22及び第2層間絶縁膜23には、抵抗層32B,32Dの上端と電気的に接続された上層コンタクトプラグ36B,36Dが埋設されている。第2接続配線層39は、上層コンタクトプラグ36B,36Dを介して抵抗層32B,32Dを互いに電気的に接続する。
なお、上層コンタクトプラグ36A,36B,36C,36Dは、たとえば、フォトリソグラフィ技術とエッチング技術とを用いて抵抗層32A〜32Dの上面を露出させるコンタクトホールを第1層間絶縁膜22及び第2層間絶縁膜23に形成し、CVD法によりこれらコンタクトホール内に導電性材料を埋め込むことで形成され得る。
図6に示されるように、抵抗層32A,32B,32C,32Dは、上層コンタクトプラグ34A,34B,34C,34Dを通じて上層配線層35A,35B,35C,35Dとそれぞれ電気的に接続されている。上層コンタクトプラグ34A〜34Dは、上層コンタクトプラグ36A,36B,36C,36Dと同一工程で同時に形成される。なお、図2では、上層配線層35A,35B,35C,35Dの図示は省略されている。
上記半導体装置1は、半導体集積回路の構成要素として4個の抵抗素子5A,5B,5C,5Dを有している。図7は、これら4個の抵抗素子5A,5B,5C,5Dを含む等価回路を示す図である。第1の抵抗素子5Aは、抵抗層32Aとウェル領域11Aとコンタクトプラグ31Aとで構成される。また、第2の抵抗素子5Bは、抵抗層32Bとウェル領域11Bとコンタクトプラグ31Bとで構成され、第3の抵抗素子5Cは、抵抗層32Cとウェル領域11Cとコンタクトプラグ31Cとで構成され、第4の抵抗素子5Dは、抵抗層32Dとウェル領域11Dとコンタクトプラグ31Dとで構成される。
抵抗素子5A,5Cは、第1接続配線層38を介して相互に直列接続されて一つの抵抗器を構成し、抵抗素子5B,5Dは、第2接続配線層39を介して相互に直列接続されて他の一つの抵抗器を構成する。このように抵抗器間の幾何学的重心が近くなるように抵抗素子同士を直列接続することで、製造時のプロセス条件の面内ばらつきなどに起因して抵抗器間で特性がばらつくことを抑制することができる。
以上に説明したように本実施の形態1の半導体装置1では、互いに対向するウェル領域11A,11B間の領域の直上に導電層33Bが、互いに対向するウェル領域11B,11C間の領域の直上に導電層33Cが、互いに対向するウェル領域11C,11D間の領域の直上に導電層33Dがそれぞれ形成されており、これら導電層33B,33C,33Dには、寄生トランジスタをオン状態にしない電源電圧Vccが印加されている。このため、半導体装置1の動作時にウェル領域11A,11B,11C,11D相互間の領域に電界が形成されても、寄生トランジスタのオン状態への遷移によりリーク電流が発生することを抑制することができる。
しかも、導電層33B,33C,33Dと半導体基板10との間には、素子分離絶縁膜20、下層絶縁膜21及び第1層間絶縁膜22からなる厚膜の絶縁層が介在するため、寄生トランジスタのオン状態への遷移を確実に防止することができる。よって、ウェル領域11A,11B,11C,11D各々の横方向寸法を拡げてウェル領域11A,11B,11C,11Dの電位を安定化させることが可能である。このため、電源電圧Vccが変動しても、リーク電流の発生を防止しつつ抵抗素子5A〜5Cの特性変動を抑制することができる。
したがって、本実施の形態の半導体装置1は、リーク電流の発生の抑制と抵抗特性の安定化とを実現することができる。たとえば、抵抗素子5A〜5Dが数十ボルト程度の高電圧の制御(分圧や降圧など)に使用される場合でも、リーク電流の発生の抑制と抵抗特性の安定化とを両立させることが可能である。
また、図2及び図7に示したように、並列に配列された複数の抵抗素子5A〜5Dのうち一つ置きに配置された抵抗素子5A,5Cが第1の抵抗器を構成し、一つ置きに配置された抵抗素子5B,5Dが第2の抵抗器を構成しているので、第1及び第2の抵抗器間で特性がばらつくことを抑制することができる。また、図4に示される第2接続配線層39に電圧が印加されたとき、この第2接続配線層39の下方におけるウェル領域11C,11D間の領域並びにウェル領域11C,11B間の領域にそれぞれ当該印加電圧に起因する電界が形成される。このような状況でも、電源電圧Vccに固定された導電層33C,33Dが存在するため、ウェル領域11C,11D間及びウェル領域11C,11B間にそれぞれ反転層が形成されることを回避することができる。したがって、第1及び第2の抵抗器間にリーク電流が発生することを抑制することができる。
以上、図面を参照して本発明に係る実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な形態を採用することもできる。たとえば、上述の通り、素子分離絶縁膜20は、公知のLOCOS法やトレンチ分離技術を用いて形成されるが、これに限定されるものではない。
また、上記実施の形態の変形例として、上記半導体装置1に形成されたウェル領域11A〜11Dなどの不純物拡散領域の導電型を逆にした半導体装置の構造もあり得る。
1 半導体装置、 5A〜5D 抵抗素子、 10 半導体基板、 11A〜11D ウェル領域、 12A〜12D ウェルコンタクト領域、 20 素子分離絶縁膜、 21 下層絶縁膜、 22 第1層間絶縁膜、 23 第2層間絶縁膜、 31A〜31D コンタクトプラグ、 32A〜32D 抵抗層、 33 導電性配線層、 33A〜33E 導電層、 34A〜34D,36A〜36D 上層コンタクトプラグ、 35A〜35D 上層配線層、 38 第1接続配線層、 39 第2接続配線層。

Claims (8)

  1. 半導体集積回路を構成する複数の抵抗素子を含む半導体装置であって、
    半導体基板内に形成された第1導電型の不純物拡散領域からなる第1のウェル領域と、
    前記半導体基板の主面と平行な横方向に前記第1のウェル領域から離間するように前記半導体基板内に形成され、前記第1導電型を有する不純物拡散領域からなる第2のウェル領域と、
    前記半導体基板の当該主面を被覆する中間絶縁膜と、
    前記第1のウェル領域と前記第2のウェル領域との間の半導体領域の直上に形成され、前記半導体領域に前記第1導電型の反転層を形成させない電位に固定されている導電層と、
    前記中間絶縁膜上に形成され、前記第1のウェル領域と電気的に接続されている第1の抵抗層と、
    前記中間絶縁膜上に形成され、前記第2のウェル領域と電気的に接続されている第2の抵抗層と
    を備え、
    前記第1の抵抗層及び前記第1のウェル領域は、第1の抵抗素子を構成し、
    前記第2の抵抗層及び前記第2のウェル領域は、第2の抵抗素子を構成し、
    前記中間絶縁膜は、前記導電層と前記半導体領域との間に介在する
    ことを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置であって、前記中間絶縁膜と前記導電層との間に介在する層間絶縁膜をさらに備えることを特徴とする半導体装置。
  3. 請求項1または2に記載の半導体装置であって、
    前記中間絶縁膜は、前記半導体基板の当該主面に形成された素子分離絶縁膜を含み、
    前記第1及び前記第2の抵抗層は、前記素子分離絶縁膜の上方に形成されている
    ことを特徴とする半導体装置。
  4. 請求項3に記載の半導体装置であって、前記素子分離絶縁膜は、LOCOS法により形成されたフィールド絶縁膜であることを特徴とする半導体装置。
  5. 請求項1から4のうちのいずれか1項に記載の半導体装置であって、前記第1のウェル領域と前記第2のウェル領域との間の前記横方向における間隔は、前記第1の抵抗層と前記第2の抵抗層との間の前記横方向における間隔よりも短いことを特徴とする半導体装置。
  6. 請求項3に記載の半導体装置であって、
    前記第1のウェル領域の前記横方向における寸法は、前記第1の抵抗層の前記横方向における寸法よりも大きく、
    前記第2のウェル領域の前記横方向における寸法は、前記第2の抵抗層の前記横方向における寸法よりも大きい
    ことを特徴とする半導体装置。
  7. 請求項1から6のうちのいずれか1項に記載の半導体装置であって、
    前記第1のウェル領域から前記横方向に離間するように前記半導体基板内に形成され、前記第1導電型を有する不純物拡散領域からなる第3のウェル領域と、
    前記中間絶縁膜上に形成され、前記第3のウェル領域と電気的に接続されている第3の抵抗層と、
    前記第1の抵抗層と前記第3の抵抗層とを電気的に接続する第1の上層配線層と
    をさらに備え、
    前記第3の抵抗層及び前記第3のウェル領域は、前記第1の抵抗素子と直列に接続された第3の抵抗素子を構成し、
    前記第2のウェル領域は、前記第1のウェル領域と前記第3のウェル領域との間に介在する
    ことを特徴とする半導体装置。
  8. 請求項7に記載の半導体装置であって、
    前記第2のウェル領域から前記横方向に離間するように前記半導体基板内に形成され、前記第1の導電型を有する不純物拡散領域からなる第4のウェル領域と、
    前記中間絶縁膜上に形成され、前記第4のウェル領域と電気的に接続されている第4の抵抗層と、
    前記第2の抵抗層と前記第4の抵抗層とを電気的に接続する第2の上層配線層と
    をさらに備え、
    前記第4の抵抗層及び前記第4のウェル領域は、前記第2の抵抗素子と直列に接続された第4の抵抗素子を構成し、
    前記第3のウェル領域は、前記第2のウェル領域と前記第4のウェル領域との間に介在する
    ことを特徴とする半導体装置。
JP2012139748A 2012-06-21 2012-06-21 半導体装置 Expired - Fee Related JP6110081B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012139748A JP6110081B2 (ja) 2012-06-21 2012-06-21 半導体装置
US13/920,610 US8823137B2 (en) 2012-06-21 2013-06-18 Semiconductor device
CN201310248858.5A CN103515385B (zh) 2012-06-21 2013-06-21 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012139748A JP6110081B2 (ja) 2012-06-21 2012-06-21 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017044669A Division JP6343052B2 (ja) 2017-03-09 2017-03-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2014007185A true JP2014007185A (ja) 2014-01-16
JP6110081B2 JP6110081B2 (ja) 2017-04-05

Family

ID=49773719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012139748A Expired - Fee Related JP6110081B2 (ja) 2012-06-21 2012-06-21 半導体装置

Country Status (3)

Country Link
US (1) US8823137B2 (ja)
JP (1) JP6110081B2 (ja)
CN (1) CN103515385B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963246B2 (en) * 2010-03-09 2015-02-24 Inter-University Research Institute Corporation High Energy Accelerator Research Organization Semiconductor device and method for manufacturing semiconductor device
JP6077240B2 (ja) * 2012-08-21 2017-02-08 ラピスセミコンダクタ株式会社 抵抗構造体、集積回路および抵抗構造体の製造方法
US10164002B2 (en) * 2016-11-29 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and layout method
US10651170B2 (en) 2017-07-11 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Isolated wells for resistor devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57201048A (en) * 1981-06-03 1982-12-09 Toshiba Corp Semiconductor device
JPH065697A (ja) * 1992-06-22 1994-01-14 Nec Corp 半導体装置
JPH07111311A (ja) * 1993-10-13 1995-04-25 Fuji Electric Co Ltd 半導体装置およびその製造方法
JPH09321229A (ja) * 1995-08-24 1997-12-12 Seiko Instr Inc 半導体装置およびその製造方法
JP2009295867A (ja) * 2008-06-06 2009-12-17 Rohm Co Ltd 半導体装置
JP2010109233A (ja) * 2008-10-31 2010-05-13 Renesas Technology Corp 半導体装置
JP2011138972A (ja) * 2009-12-29 2011-07-14 Yamaha Corp 半導体装置及び半導体装置のレイアウト設計方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961166A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 半導体装置の製造方法
JP2001168651A (ja) * 1999-12-14 2001-06-22 Mitsumi Electric Co Ltd 半導体装置
JP4098746B2 (ja) * 2004-04-16 2008-06-11 株式会社東芝 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57201048A (en) * 1981-06-03 1982-12-09 Toshiba Corp Semiconductor device
JPH065697A (ja) * 1992-06-22 1994-01-14 Nec Corp 半導体装置
JPH07111311A (ja) * 1993-10-13 1995-04-25 Fuji Electric Co Ltd 半導体装置およびその製造方法
JPH09321229A (ja) * 1995-08-24 1997-12-12 Seiko Instr Inc 半導体装置およびその製造方法
JP2009295867A (ja) * 2008-06-06 2009-12-17 Rohm Co Ltd 半導体装置
JP2010109233A (ja) * 2008-10-31 2010-05-13 Renesas Technology Corp 半導体装置
JP2011138972A (ja) * 2009-12-29 2011-07-14 Yamaha Corp 半導体装置及び半導体装置のレイアウト設計方法

Also Published As

Publication number Publication date
US20130341760A1 (en) 2013-12-26
US8823137B2 (en) 2014-09-02
JP6110081B2 (ja) 2017-04-05
CN103515385A (zh) 2014-01-15
CN103515385B (zh) 2018-01-23

Similar Documents

Publication Publication Date Title
JP5172654B2 (ja) 半導体装置
US7906813B2 (en) Semiconductor device having a first circuit block isolating a plurality of circuit blocks
US20140035092A1 (en) Radio frequency isolation for soi transistors
KR101195720B1 (ko) 반도체 집적 회로 디바이스 및 그 제조 방법
JP5436241B2 (ja) 半導体装置およびその製造方法
US10128242B2 (en) Substrate contact land for an MOS transistor in an SOI substrate, in particular an FDSOI substrate
KR20060050160A (ko) 반도체 집적 회로 장치
JP6110081B2 (ja) 半導体装置
US10256340B2 (en) High-voltage semiconductor device and method for manufacturing the same
JP5331497B2 (ja) 半導体装置およびその製造方法
JP2013247188A (ja) 半導体装置
JP2013074288A (ja) 半導体装置
JP6123516B2 (ja) 半導体装置
JP5022013B2 (ja) 静電気保護用半導体装置および自動車用複合ic
JP6343052B2 (ja) 半導体装置
TW201005920A (en) Semiconductor device having a power cutoff transistor
JP6707917B2 (ja) 半導体装置及びその製造方法
JP2008270367A (ja) 半導体装置
JP5266955B2 (ja) 半導体装置
JP6797771B2 (ja) 半導体装置
CN107316870A (zh) 使用绝缘体上硅类型技术的特别用于高压的 mos 晶体管结构
US20160351710A1 (en) Three Dimensional Monolithic LDMOS Transistor
JP2010232361A (ja) 半導体記憶装置
US20200013901A1 (en) Substrate contact for a transistor, intended in particular for a matrix-array arrangement
JP2008251818A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170309

R150 Certificate of patent or registration of utility model

Ref document number: 6110081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees