JP2013074288A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013074288A JP2013074288A JP2011214829A JP2011214829A JP2013074288A JP 2013074288 A JP2013074288 A JP 2013074288A JP 2011214829 A JP2011214829 A JP 2011214829A JP 2011214829 A JP2011214829 A JP 2011214829A JP 2013074288 A JP2013074288 A JP 2013074288A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- semiconductor substrate
- semiconductor device
- conductivity type
- isolation insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】実施形態によれば、半導体装置は、半導体基板と、前記半導体基板内に形成された第1および第2の素子分離絶縁膜とを備える。さらに、前記装置は、前記第1および第2の素子分離絶縁膜間の前記半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極を備える。さらに、前記装置は、前記半導体基板内に前記ゲート電極を挟むように形成された、第1導電型の第1の主端子領域および前記第1導電型とは逆導電型の第2導電型の第2の主端子領域を備える。さらに、前記装置は、前記半導体基板内に前記第1および第2の素子分離絶縁膜に接するように形成され、前記第1および第2の主端子領域の下面よりも深い位置に上面を有する、前記第2導電型の第1の拡散層を備える。
【選択図】図1
Description
図1は、第1実施形態の半導体装置の構造を示す断面図である。
次に、図4、図5を参照し、第1実施形態の半導体装置の製造方法を説明する。図4、図5は、第1実施形態の半導体装置の製造方法を示す断面図である。
最後に、第1実施形態の効果について説明する。
図6は、第2実施形態の半導体装置の構造を示す断面図である。
次に、図7、図8を参照し、第2実施形態の半導体装置の製造方法を説明する。図7、図8は、第2実施形態の半導体装置の製造方法を示す断面図である。
最後に、第2実施形態の効果について説明する。
図9は、第3実施形態の半導体装置の構造を示す断面図である。
次に、図11、図12を参照し、第3実施形態の半導体装置の製造方法を説明する。図11、図12は、第3実施形態の半導体装置の製造方法を示す断面図である。
最後に、第3実施形態の効果について説明する。
図13は、第4実施形態の半導体装置の構造を示す断面図である。
次に、図14、図15を参照し、第4実施形態の半導体装置の製造方法を説明する。図14、図15は、第4実施形態の半導体装置の製造方法を示す断面図である。
最後に、第4実施形態の効果について説明する。
図16は、第5実施形態の半導体装置の構造を示す断面図である。
次に、図18、図19を参照し、第5実施形態の半導体装置の製造方法を説明する。図18、図19は、第5実施形態の半導体装置の製造方法を示す断面図である。
最後に、第5実施形態の効果について説明する。
111:素子分離絶縁膜、
121:ゲート絶縁膜、122:ゲート電極、123:側壁絶縁膜、
131:ソース領域、132:ドレイン領域、133:第2の拡散層、
141:層間絶縁膜、
201:第2の拡散層、301:下部拡散層、
401:下部拡散層、501:第2の拡散層
Claims (7)
- 半導体基板と、
前記半導体基板内に形成された第1および第2の素子分離絶縁膜と、
前記第1および第2の素子分離絶縁膜間の前記半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板内に前記ゲート電極を挟むように形成された、第1導電型の第1の主端子領域および前記第1導電型とは逆導電型の第2導電型の第2の主端子領域と、
前記半導体基板内に前記第1および第2の素子分離絶縁膜に接するように形成され、前記第1および第2の主端子領域の下面よりも深い位置に上面を有する、前記第2導電型の第1の拡散層と、
前記半導体基板内において、前記半導体基板の表面と前記第1の拡散層とを接続し、かつ前記第2の主端子領域に接する位置に形成された、前記第2導電型の第2の拡散層と、
前記半導体基板内において、前記第1の主端子領域の下面に接し、前記第1の拡散層と離間された位置に形成された、前記第2導電型の下部拡散層と、
を備える半導体装置。 - 半導体基板と、
前記半導体基板内に形成された第1および第2の素子分離絶縁膜と、
前記第1および第2の素子分離絶縁膜間の前記半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板内に前記ゲート電極を挟むように形成された、第1導電型の第1の主端子領域および前記第1導電型とは逆導電型の第2導電型の第2の主端子領域と、
前記半導体基板内に前記第1および第2の素子分離絶縁膜に接するように形成され、前記第1および第2の主端子領域の下面よりも深い位置に上面を有する、前記第2導電型の第1の拡散層と、
を備える半導体装置。 - さらに、前記半導体基板内において、前記半導体基板の表面と前記第1の拡散層とを接続する位置に形成された、前記第2導電型の第2の拡散層を備える、請求項2に記載の半導体装置。
- 前記第2の拡散層は、前記第2の素子分離絶縁膜と、前記半導体基板内に形成された第3の素子分離絶縁膜との間に形成されている、請求項3に記載の半導体装置。
- 前記第2の拡散層は、前記第2の主端子領域に接する位置に形成されている、請求項3に記載の半導体装置。
- さらに、前記半導体基板内において、前記第1の主端子領域の下面に接し、前記第1の拡散層と離間された位置に形成された、前記第2導電型の下部拡散層を備える、請求項2から5のいずれか1項に記載の半導体装置。
- さらに、前記半導体基板内において、前記半導体基板の表面と、前記半導体基板内の前記第1の拡散層の下側の領域とを接続する位置に形成された、前記第1導電型の第2の拡散層を備える、請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011214829A JP5743831B2 (ja) | 2011-09-29 | 2011-09-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011214829A JP5743831B2 (ja) | 2011-09-29 | 2011-09-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013074288A true JP2013074288A (ja) | 2013-04-22 |
JP5743831B2 JP5743831B2 (ja) | 2015-07-01 |
Family
ID=48478484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011214829A Expired - Fee Related JP5743831B2 (ja) | 2011-09-29 | 2011-09-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5743831B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015137081A1 (ja) * | 2014-03-11 | 2015-09-17 | 独立行政法人産業技術総合研究所 | トンネル電界効果トランジスタによる集積回路及びその製造方法 |
US9224850B2 (en) | 2013-04-01 | 2015-12-29 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US9324714B2 (en) | 2013-11-08 | 2016-04-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
US9865606B2 (en) | 2015-03-19 | 2018-01-09 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor memory device |
CN108352406A (zh) * | 2016-11-23 | 2018-07-31 | 华为技术有限公司 | 一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1065169A (ja) * | 1996-06-15 | 1998-03-06 | Hyundai Electron Ind Co Ltd | 二重接合構造を持つ半導体装置およびその製造方法 |
JPH11220122A (ja) * | 1998-01-29 | 1999-08-10 | Sony Corp | 半導体装置の製造方法 |
JP2006054435A (ja) * | 2004-08-13 | 2006-02-23 | Infineon Technologies Ag | 集積メモリデバイスおよびその製造方法 |
JP2008021970A (ja) * | 2006-05-22 | 2008-01-31 | Qimonda North America Corp | トンネル電界効果トランジスタを用いたメモリ |
JP2010522986A (ja) * | 2007-03-28 | 2010-07-08 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 絶縁分離された集積回路装置 |
JP2011514675A (ja) * | 2008-02-27 | 2011-05-06 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 半導体ダイのための分離されたトランジスタおよびダイオードならびに分離および終端構造 |
US20110204969A1 (en) * | 2010-02-19 | 2011-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gated-varactors |
-
2011
- 2011-09-29 JP JP2011214829A patent/JP5743831B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1065169A (ja) * | 1996-06-15 | 1998-03-06 | Hyundai Electron Ind Co Ltd | 二重接合構造を持つ半導体装置およびその製造方法 |
JPH11220122A (ja) * | 1998-01-29 | 1999-08-10 | Sony Corp | 半導体装置の製造方法 |
JP2006054435A (ja) * | 2004-08-13 | 2006-02-23 | Infineon Technologies Ag | 集積メモリデバイスおよびその製造方法 |
JP2008021970A (ja) * | 2006-05-22 | 2008-01-31 | Qimonda North America Corp | トンネル電界効果トランジスタを用いたメモリ |
JP2010522986A (ja) * | 2007-03-28 | 2010-07-08 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 絶縁分離された集積回路装置 |
JP2011514675A (ja) * | 2008-02-27 | 2011-05-06 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 半導体ダイのための分離されたトランジスタおよびダイオードならびに分離および終端構造 |
US20110204969A1 (en) * | 2010-02-19 | 2011-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gated-varactors |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9224850B2 (en) | 2013-04-01 | 2015-12-29 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US9324714B2 (en) | 2013-11-08 | 2016-04-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
WO2015137081A1 (ja) * | 2014-03-11 | 2015-09-17 | 独立行政法人産業技術総合研究所 | トンネル電界効果トランジスタによる集積回路及びその製造方法 |
JPWO2015137081A1 (ja) * | 2014-03-11 | 2017-04-06 | 国立研究開発法人産業技術総合研究所 | トンネル電界効果トランジスタによる集積回路及びその製造方法 |
EP3104403A4 (en) * | 2014-03-11 | 2017-09-27 | National Institute Of Advanced Industrial Science | Integrated circuit composed of tunnel field-effect transistors and method for manufacturing same |
KR101915559B1 (ko) * | 2014-03-11 | 2018-11-06 | 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지 | 터널 전계 효과 트랜지스터에 의한 집적회로 및 그의 제조 방법 |
US10361193B2 (en) | 2014-03-11 | 2019-07-23 | National Institute Of Advanced Industrial Science And Technology | Integrated circuit composed of tunnel field-effect transistors and method for manufacturing same |
US9865606B2 (en) | 2015-03-19 | 2018-01-09 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor memory device |
CN108352406A (zh) * | 2016-11-23 | 2018-07-31 | 华为技术有限公司 | 一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管 |
Also Published As
Publication number | Publication date |
---|---|
JP5743831B2 (ja) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9865592B2 (en) | Method for FinFET integrated with capacitor | |
CN101740568B (zh) | 集成电路 | |
US9570465B2 (en) | Dual STI integrated circuit including FDSOI transistors and method for manufacturing the same | |
US20120280291A1 (en) | Semiconductor device including gate openings | |
US10804260B2 (en) | Semiconductor structure with doped layers on fins and fabrication method thereof | |
US9397092B2 (en) | Semiconductor device in a semiconductor substrate and method of manufacturing a semiconductor device in a semiconductor substrate | |
JP2007180402A (ja) | 半導体装置及びその製造方法 | |
JP5743831B2 (ja) | 半導体装置 | |
JP2014203851A (ja) | 半導体装置及びその製造方法 | |
US8492832B2 (en) | Semiconductor device | |
TW201501301A (zh) | 具有矽局部氧化之絕緣體上矽的積體電路及其製造方法 | |
US10510776B2 (en) | Semiconductor device with common active area and method for manufacturing the same | |
US8941186B2 (en) | Semiconductor device having vertical type transistor | |
US11127640B2 (en) | Semiconductor device and method of manufacturing the same | |
TW202103318A (zh) | 半導體裝置與其製造方法 | |
JP2009004800A (ja) | 半導体集積回路装置 | |
JP2013089618A (ja) | 半導体装置 | |
US7709926B2 (en) | Device structures for active devices fabricated using a semiconductor-on-insulator substrate and design structures for a radiofrequency integrated circuit | |
US7790564B2 (en) | Methods for fabricating active devices on a semiconductor-on-insulator substrate utilizing multiple depth shallow trench isolations | |
US9324714B2 (en) | Semiconductor device | |
JP2013105841A (ja) | 半導体装置とその製造方法 | |
JP2010232361A (ja) | 半導体記憶装置 | |
US8405156B2 (en) | Semiconductor device and manufacturing method thereof | |
CN106558571A (zh) | 一种esd布局结构、电子装置 | |
JP2016048721A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150428 |
|
LAPS | Cancellation because of no payment of annual fees |