CN108352406A - 一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管 - Google Patents
一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管 Download PDFInfo
- Publication number
- CN108352406A CN108352406A CN201680064326.8A CN201680064326A CN108352406A CN 108352406 A CN108352406 A CN 108352406A CN 201680064326 A CN201680064326 A CN 201680064326A CN 108352406 A CN108352406 A CN 108352406A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- area
- region
- effect transistor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 80
- 230000005641 tunneling Effects 0.000 title claims abstract description 77
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 239000004065 semiconductor Substances 0.000 claims abstract description 111
- 238000000034 method Methods 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 16
- 230000000873 masking effect Effects 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000000407 epitaxy Methods 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
提供一种隧穿场效应晶体管的制备方法以及隧穿场效应晶体管。制备方法包括：提供半导体基材(201)；分别在半导体基材两侧形成漏极区域(202)以及源极区域(203)；在半导体基材表面沉积外延层(204)；在外延层上形成栅极区域(205)，栅极区域通过外延层，与漏极区域以及源极区域接触；在栅极区域以及源极区域重叠的区域形成隧穿区域(206)。可以有效地减少源极区域以及漏极区域的掺杂扩散至外延层，从而可以有效地控制隧穿场效应晶体管的参数。
Description
本申请涉及半导体技术领域，尤其涉及到一种隧穿场效应晶体管制备方法以及隧穿场效应晶体管。
如今，随着金属-氧化物-半导体场效应晶体管(英文全称：Metal-Oxide-Semiconductor Field Effect Transistor，缩写：MOSFET)的栅长缩小到45nm以下，受载流子波尔兹曼热分布限制的亚阈值摆幅(英文全称：Subthreshold Swing，缩写：SS)严重影响了MOSFET器件在相应的栅电压下的开关速率，使得MOSFET器件的漏电流随着电源电压的降低呈指数增长，从而MOSFET器件的静态功耗呈指数增长。隧穿场效应晶体管(英文全称：Tunneling Field Effect Transistor，缩写：TFET)是作为MOSFET器件的潜在替代者而提出来的，它的工作原理与传统MOSFET器件有着根本的不同，MOSFET的工作原理是利用载流子的扩散漂移机制，而TFET的工作原理是隧穿机制，其中，隧穿机制根据隧穿的方式大致又分为点隧穿和线隧穿方式，线隧穿提供较大的隧穿面积，因而可以提高隧穿机率，增加开启电流。应理解，从TFET的工作原理上来看，由于TFET的开启电流与温度没有指数依赖关系，因此亚阂值电流不受载流子热分布的限制，可以实现比较小的SS，从而降低器件的工作电压，减小器件的关断电流，降低器件的静态功耗。
一种现有的隧穿场效应晶体管的结构如图1所示，是一种鳍式结构的场效应晶体管(英文全称：Fin Field-Effect Transistor，缩写：FinFET)，如图1a以及图1b所示，为现有技术中的一种TFET结构示意图，现有技术在制作图1a以及图1b所示的TFET方法中，是在制作栅极(Dummy gate)之后，再利用热驱动的方式将源极以及漏级掺杂驱入通道内，此制程将难以控制源极以及漏级掺杂扩散至器件的外延层(epitaxial layer)，从而无法精准控制隧穿场效应晶体管的参数。
发明内容
本申请实施例提供了一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管，可以有效地控制源极以及漏级掺杂扩散至器件的外延层，从而可以稳定的控制隧穿场效应晶体管的参数。
有鉴于此，本申请实施例第一方面提出了一种隧穿场效应晶体管制备方法，该方法包括：提供半导体基材；分别在半导体基材两侧形成漏极区域以及源极区域；在半导体基材表面上沉积外延层；在外延层上形成栅极区域，栅极区域通过外延层，与漏极区域以及源极区域接触；在栅极区域以及源极区域重叠的区域形成隧穿区域。
即本申请实施例中，在制备隧穿场效应晶体管时，先是制备隧穿场效应晶体管的漏极区域以及源极区域，再在半导体基材表面上沉积外延层，最后才制备栅极区域，可以有效地控制源极区域以及漏级区域的掺杂扩散至外延层，即可以有效地减少源极区域以及漏级区域的掺杂扩散至外延层，从而可以有效地控制隧穿场效应晶体管的参数。
在一种可能的实现中，上述分别在半导体基材两侧形成漏极区域以及源极区域具体是指：在半导体基材的第一区域进行第一掺杂类型离子掺杂形成漏极区域，在半导体基材的第二区域进行第二掺杂类型离子掺杂形成源极区域，第一区域和第二区域为半导体基材中不同的区域。
在一种可能的实现中，分别在半导体基材两侧形成漏极区域以及源极区域具体是指：利用硬掩膜工艺在半导体基材的第一区域形成第一掺杂类型外延层，利用硬掩膜工艺在半导体基材的第二区域形成第二掺杂类型外延层，第一区域和第二区域为半导体基材中不同的区域。
结合上述实现，在一种可能的实现中，在本申请实施例的隧穿场效应晶体管制备方法中，上述第一掺杂类型为P型，第二掺杂类型为N型；或者第一掺杂类型为N型，第二掺杂类型为P型。
在一种可能的实现中，源极区域的掺杂范围大于漏极区域的掺杂范围。
在一种可能的实现中，在半导体基材表面上沉积外延层，具体是指在漏极区域以及源极区域表面上沉积本证硅外延层。
在一种可能的实现中，本申请实施例中的隧穿场效应晶体管制备方法所采用的半导体基材为鱼鳍结构半导体基材，或平面结构半导体基材，或绝缘体硅(英文全称：Silicon on Insulator，缩写：SOI)基材。
本申请实施例第二方面提供了一种隧穿场效应晶体管，该隧穿场效应晶体管包括：半导体基材；分别在半导体基材两侧形成的漏极区域以及源极区域；在半导体基材表面上沉积的外延层；在外延层上形成的栅极区域，栅极区域通过外延层，与漏极区域以及源极区域接触；在栅极区域以及源极区域重叠的区域形成的隧穿区域。
在一种可能的实现中，本申请实施例中的隧穿场效应晶体漏极区域由半导体基材的第一区域进行第一掺杂类型离子掺杂形成的，而源极区域为由半导体基材的第二区域进行第二掺杂类型离子掺杂形成，其中，第一区域和第二区域为半导体基材中不同的区域。
在一种可能的实现中，本申请实施例中的隧穿场效应晶体管的漏极区域为利用硬掩膜工艺在半导体基材上形成的第一掺杂类型外延层，而源极区域为利用硬掩膜工艺在半导体基材上形成的第二掺杂类型外延层。
在一种可能的实现中，上述第一掺杂类型为P型，第二掺杂类型为N型；或者第一掺杂类型为N型，第二掺杂类型为P型。
在一种可能的实现中，本申请实施例中的隧穿场效应晶体管的源极区域的掺杂范围大于漏极区域的掺杂范围。
在一种可能的实现中，本申请实施例中的隧穿场效应晶体管在漏极区域以及源极区域表面上沉积的外延层为本征硅外延层。
在一种可能的实现中，本申请实施例中的隧穿场效应晶体管的半导体基材为鱼鳍结构半导体基材，或平面结构半导体基材，或SOI基材。
由以上方案可见，在本申请实施例中，在制备隧穿场效应晶体管时，先是制备隧穿场效应晶体管的漏极区域以及源极区域，再在半导体基材表面上沉积外延层，最后才制备栅极区域，可以有效地控制源极区域以及漏级区域的掺杂扩散至外延层，即可以有效地减少源极区域以及漏级区域的掺杂扩散至外延层，从而可以有效地控制隧穿场效应晶体管的参数。
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，还可以根据这些附图获得其他的附图。
图1a为一种现有的隧穿场效应晶体管的一个结构示意图；
图1b一种现有的隧穿场效应晶体管的另一结构示意图；
图2为本申请实施例中一种隧穿场效应晶体管的结构示意图；
图3为本申请实施例一种隧穿场效应晶体管制备一个实施例流程示意图；
图4a至图4f为本申请实施例一种隧穿场效应晶体管制备方法中各个工艺步骤的示意图。
本申请实施例提供了一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管，可以有效地控制源极以及漏级掺杂扩散至外延层，从而可以稳定的控制隧穿场效应晶体管的参数。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，都应当属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
如图2所示，为本申请实施例中的N型隧穿场效应晶体管(NTFET)以及P型隧穿场效应晶体管(PTFET)的结构示意图，为了便于叙述，下面将以N型隧穿场效应晶体管为例对本申请中的隧穿场效应晶体管进行描述，请参阅图2，图2为本申请实施例一种隧穿场效应晶体管一个实施例示意图，该隧穿场效应晶体管包括：
半导体基材201；分别在半导体基材201两侧形成的漏极区域202以及源极区域203；在半导体基材201表面上沉积的外延层204；在外延层上形成的栅极区域205，栅极区域通过外延层，与漏极区域以及源极区域接触；在栅极区域以及源极区域重叠的区域形成的隧穿区域。
在一种可能的实现中，本申请实施例中的隧穿场效应晶体漏极区域202由半导体基材201的第一区域进行第一掺杂类型离子掺杂形成的，而源极区域203为由半导体基材的第二区域进行第二掺杂类型离子掺杂形成，其中，第一区域202和第二区域203为半导体基材201中不同的区域。
在一种可能的实现中，本申请实施例中的隧穿场效应晶体管的漏极区域202为利用硬掩膜工艺在半导体基材上形成的第一掺杂类型外延层，而源极区域203为利用硬掩膜工艺在半导体基材上形成的第二掺杂类型外延层。
在一种可能的实现中，上述第一掺杂类型为P型，第二掺杂类型为N型；或者第一掺杂类型为N型，第二掺杂类型为P型。
在一种可能的实现中，本申请实施例中的隧穿场效应晶体管的源极区域203的掺杂范围大于漏极区域202的掺杂范围。
可选地，本申请实施例中的隧穿场效应晶体管在漏极区域以及源极区域表面上沉积的外延层为本征硅外延层。
可选地，本申请实施例中的隧穿场效应晶体管的半导体基材为鱼鳍结构半导体基材，或平面结构半导体基材，或SOI基材，具体此处不做限定。
其中，上述是对于N型隧穿场效应晶体管的结构进行了描述，其中，P型隧穿场效应晶体管与N型隧穿场效应晶体管，具体可参照N型隧穿场效应晶体管以及图2，具体此处不再赘述。
由此可见，采用本申请实施例中的隧穿场效应晶体管的结构，能有效地增加栅极控制面积，即隧穿区域206的面积，从而可以增加隧穿场效应晶体管的
开启电流。
对应的，针对上述隧穿场效应晶体管，本申请实施例还提供了一种隧穿场效应晶体管制备方法。需要说明的是，本申请实施例的隧穿场效应晶体管制备方法可以用于单独制备P型隧穿场效应晶体中，也可以用于单独制备N型隧穿场效应晶体管中，也可以用于同时制备N型以及P型隧穿场效应晶体管，为了便于理解，下面的实施例中将以同时制备N型以及P型隧穿场效应晶体管的过程进行叙述：
请参阅图3，图3为本申请实施例一种隧穿场效应晶体管制备方法一个实施例流程示意图，包括：
301、提供半导体衬底以及半导体基材；
如图4a所示，提供一半导体衬底3011，分别提供N半导体基材3012以及P型半导体基材3013，两者间通过浅槽隔离(英文全称：Shallow Trench Isolation，缩写：STI)3014，并在N半导体基材3012以及P型半导体基材3013上敷上一层薄氧化层3015。
其中，所述半导体衬底3011可以为体硅、绝缘体上的硅、锗或III-V族化合物等半导体材料。
另外需要说明说明的是，上述半导体基材可以为鳍式结构半导体基材，或平面结构晶体管，或SOI基材，还可以是其他结构的半导体基材，具体此处不做限定。由于鳍式结构可以使得隧穿面积更大，本申请实施例中选择鳍式半导体基材。
302、分别在所述半导体基材两侧形成漏极区域以及源极区域。
其中，分别在所述半导体基材两侧形成漏极区域以及源极区域具体有如下方式：
在半导体基材的第一区域进行第一掺杂类型离子掺杂形成漏极区域，在半导体基材的第二区域进行第二掺杂类型离子掺杂形成源极区域，第一区域和第二区域为半导体基材中不同的区域，其中，第一掺杂类型为P型，第二掺杂类型为N型；或者第一掺杂类型为N型，第二掺杂类型为P型。在本申请的一些实施例中，源极区域的范围大于漏级的范围。
具体的，如图4b所示，以P型半导体基材为例，即利用P+S/D光罩技术，
在P型半导体基材的第一区域3021进行P型掺杂形成漏级区域。以N型半导体基材为例，在N型半导体基材的第二区域3022进行P型掺杂形成源级区域。接着，如图4c所示，对于P型半导体基材，在P型半导体基材的第二区域3023进行N型掺杂形成源极区域。对于N型半导体基材，在N型半导体基材的第一区域3024进行N型掺杂形成漏级区域。
或者，也可以利用硬掩模技术来制备漏级区域以及源极区域，如下：利用硬掩膜工艺在半导体基材的第一区域制作第一掺杂类型外延层以形成漏级区域，利用硬掩膜工艺在半导体基材的第二区域形成第二掺杂类型外延层以形成源极区域，第一区域和第二区域为半导体基材中不同的区域。其中，第一掺杂类型为P型，第二掺杂类型为N型；或者第一掺杂类型为N型，第二掺杂类型为P型。并且在一些实施例中，源极区域的范围大于的掺杂范围。
参照上述掺杂例子的方式，具体的，如图4b所示，以P型半导体基材为例，在P型半导体基材的第一区域3021制作P型外延层以形成漏级区域。以N型半导体基材为例，在N型半导体基材的第二区域3022制作P型外延层以形成源极区域。接着，如图4c所示，对于P型半导体基材，在P型半导体基材的第二区域3023制作N型外延层以形成源极区域；对于N型半导体基材，N型半导体基材的第一区域3024进行N型掺杂形成漏级区域。
需要说明的是，P型外延层可以为SiGe，N型外延层可以为SiP，具体此处不做限定。另外需要说明的是，在半导体基材的第一区域进行第一掺杂类型离子掺杂形成漏极区域，在半导体基材的第二区域进行第二掺杂类型离子掺杂形成源极区域，第一区域和第二区域为半导体基材中不同的区域。
303、在所述漏极区域以及源极区域表面沉积外延层。
如图4d所示，在完成漏级区域以及源极区域后，即完成漏级以及源极后，在半导体基材上面沉积一层外延层(epi-layer)，具体的该外延层可以为本证硅外延层。
304、在所述外延层上形成栅极区域。
如图4e所示，接著继续传统的半导体制作工艺，沉积高介电层(如HfO2、SiO2等)和栅(如Poly-Si)，即在完成制备漏级区域以及源极区域上叠加一层外延层后，在外延层上形成栅极区域3041，其中，该栅极区域通过外延层，
与漏极区域以及源极区域接触。
305、完成RMG(Replace Metal Gate)工艺。
如图4f所示，然后继续完成RMG工艺和后续的金属连线工艺，具体此处不在赘述。
由以上方案可见，在本申请实施例中，在制备隧穿场效应晶体管时，先是制备隧穿场效应晶体管的漏极区域以及源极区域，再在漏极区域以及源极区域表面沉积外延层，最后才制备栅极区域，即Source-Drain First工艺，可以有效地控制源极区域以及漏级区域的掺杂扩散至外延层，即可以有效地减少源极区域以及漏级区域的掺杂扩散至外延层，从而可以有效地控制隧穿场效应晶体管的参数，另外，采用Source-Drain First工艺，使得晶体管最后的对准工艺较为简单，而且能有效地控制源极区域与栅极区域的重叠区域，即隧穿区域，可以有效地控制隧穿面积，从而有效地控制隧穿场效应晶体管的参数。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，模块和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的模块果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请
的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(英文全称：Read-Only Memory缩写：ROM)、随机存取存储器(英文全称：Random Access Memory，缩写：RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (14)
- 一种隧穿场效应晶体管的制备方法，其特征在于，包括：提供半导体基材；分别在所述半导体基材两侧形成漏极区域以及源极区域；在所述半导体基材表面沉积外延层；在所述外延层上形成栅极区域，所述栅极区域通过所述外延层，与所述漏极区域以及源极区域接触；在所述栅极区域以及源极区域重叠的区域形成隧穿区域。
- 根据权利要求1所述的方法，其特征在于，所述分别在所述半导体基材两侧形成漏极区域以及源极区域，包括：在所述半导体基材的第一区域进行第一掺杂类型离子掺杂形成所述漏极区域，在所述半导体基材的第二区域进行第二掺杂类型离子掺杂形成所述源极区域，所述第一区域和第二区域为所述半导体基材中不同的区域。
- 根据权利要求1所述的方法，其特征在于，所述分别在所述半导体基材两侧形成漏极区域以及源极区域，包括：利用硬掩膜工艺在所述半导体基材的第一区域形成第一掺杂类型外延层，利用所述硬掩膜工艺在所述半导体基材的第二区域形成第二掺杂类型外延层，所述第一区域和第二区域为所述半导体基材中不同的区域。
- 根据权利要求2或3所述的方法，其特征在于，所述第一掺杂类型为P型，所述第二掺杂类型为N型；或者所述第一掺杂类型为N型，所述第二掺杂类型为P型。
- 根据权利要求1至4中任一项所述的方法，其特征在于，所述源极区域的范围大于所述漏极区域的范围。
- 根据权利要求1至5中任一项所述的方法，其特征在于，在所述漏极区域以及源极区域表面上沉积外延层，包括：在所述漏极区域以及源极区域表面上沉积本证硅外延层。
- 根据权利要求1至6中任一项所述的方法，其特征在于，所述半导体基材为鱼鳍结构半导体基材，或平面结构半导体基材，或绝缘体硅SOI基材。
- 一种隧穿场效应晶体管，其特征在于，所述隧穿场效应晶体管包括：半导体基材；分别在所述半导体基材两侧形成的漏极区域以及源极区域；在所述半导体基材表面上沉积的外延层；在所述外延层上形成的栅极区域，所述栅极区域通过所述外延层，与所述漏极区域以及源极区域接触；在所述栅极区域以及源极区域重叠的区域形成的隧穿区域。
- 根据权利要求8所述的隧穿场效应晶体管，其特征在于，所述漏极区域由所述半导体基材的第一区域进行第一掺杂类型离子掺杂形成，所述源极区域为由所述半导体基材的第二区域进行第二掺杂类型离子掺杂形成，所述第一区域和第二区域为所述半导体基材中不同的区域。
- 根据权利要求8所述的隧穿场效应晶体管，其特征在于，所述漏极区域为利用硬掩膜工艺在所述半导体基材上形成的第一掺杂类型外延层，所述源极区域为利用所述硬掩膜工艺在所述半导体基材上形成的第二掺杂类型外延层。
- 根据权利要求9或10所述的隧穿场效应晶体管，其特征在于，所述第一掺杂类型为P型，所述第二掺杂类型为N型；或者所述第一掺杂类型为N型，所述第二掺杂类型为P型。
- 根据权利要求8至11中任一项所述的隧穿场效应晶体管，其特征在于，所述源极区域的范围大于所述漏极区域的范围。
- 根据权利要求8至12中任一项所述的隧穿场效应晶体管，其特征在于，在所述漏极区域以及源极区域表面上沉积的外延层为本征硅外延层。
- 根据权利要求8至13中任一项所述的场效应晶体管，其特征在于，所述半导体基材为鱼鳍结构半导体基材，或平面结构半导体基材，或SOI基材。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2016/106896 WO2018094599A1 (zh) | 2016-11-23 | 2016-11-23 | 一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108352406A true CN108352406A (zh) | 2018-07-31 |
Family
ID=62194529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680064326.8A Pending CN108352406A (zh) | 2016-11-23 | 2016-11-23 | 一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108352406A (zh) |
| WO (1) | WO2018094599A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109980015B (zh) * | 2019-04-01 | 2021-03-30 | 电子科技大学 | 一种有效增大开态电流的隧穿场效应晶体管 |
| CN117637839A (zh) * | 2022-08-12 | 2024-03-01 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102664165A (zh) * | 2012-05-18 | 2012-09-12 | 北京大学 | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 |
| JP2013074288A (ja) * | 2011-09-29 | 2013-04-22 | Toshiba Corp | 半導体装置 |
| CN103117306A (zh) * | 2011-11-16 | 2013-05-22 | 台湾积体电路制造股份有限公司 | 隧道fet及其形成方法 |
| JP2013187291A (ja) * | 2012-03-07 | 2013-09-19 | National Institute Of Advanced Industrial & Technology | トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ |
| CN103560153A (zh) * | 2013-11-15 | 2014-02-05 | 中国科学院上海微系统与信息技术研究所 | 一种隧穿场效应晶体管及其制备方法 |
| US8853824B1 (en) * | 2013-09-19 | 2014-10-07 | National Chiao Tung University | Enhanced tunnel field effect transistor |
| CN104538442A (zh) * | 2014-08-28 | 2015-04-22 | 华为技术有限公司 | 一种隧穿场效应晶体管及其制作方法 |
| CN105118781A (zh) * | 2015-09-02 | 2015-12-02 | 西安科技大学 | 具有突变结的utb-soi隧穿场效应晶体管及制备方法 |
| US20150364582A1 (en) * | 2014-06-16 | 2015-12-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN106104789A (zh) * | 2014-03-11 | 2016-11-09 | 独立行政法人产业技术综合研究所 | 采用隧道场效应晶体管的集成电路及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709307A (zh) * | 2012-06-21 | 2012-10-03 | 复旦大学 | 一种集成阻变存储器器件的隧穿晶体管结构及其制造方法 |
-
2016
- 2016-11-23 CN CN201680064326.8A patent/CN108352406A/zh active Pending
- 2016-11-23 WO PCT/CN2016/106896 patent/WO2018094599A1/zh active Application Filing
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013074288A (ja) * | 2011-09-29 | 2013-04-22 | Toshiba Corp | 半導体装置 |
| CN103117306A (zh) * | 2011-11-16 | 2013-05-22 | 台湾积体电路制造股份有限公司 | 隧道fet及其形成方法 |
| JP2013187291A (ja) * | 2012-03-07 | 2013-09-19 | National Institute Of Advanced Industrial & Technology | トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ |
| CN102664165A (zh) * | 2012-05-18 | 2012-09-12 | 北京大学 | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 |
| US8853824B1 (en) * | 2013-09-19 | 2014-10-07 | National Chiao Tung University | Enhanced tunnel field effect transistor |
| CN103560153A (zh) * | 2013-11-15 | 2014-02-05 | 中国科学院上海微系统与信息技术研究所 | 一种隧穿场效应晶体管及其制备方法 |
| CN106104789A (zh) * | 2014-03-11 | 2016-11-09 | 独立行政法人产业技术综合研究所 | 采用隧道场效应晶体管的集成电路及其制造方法 |
| US20150364582A1 (en) * | 2014-06-16 | 2015-12-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN104538442A (zh) * | 2014-08-28 | 2015-04-22 | 华为技术有限公司 | 一种隧穿场效应晶体管及其制作方法 |
| CN105118781A (zh) * | 2015-09-02 | 2015-12-02 | 西安科技大学 | 具有突变结的utb-soi隧穿场效应晶体管及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018094599A1 (zh) | 2018-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107887387B (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
| US9391094B2 (en) | Thin-film ambipolar logic | |
| US8445334B1 (en) | SOI FinFET with recessed merged Fins and liner for enhanced stress coupling | |
| US8592290B1 (en) | Cut-very-last dual-EPI flow | |
| CN104253046B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN105027284A (zh) | 半导体集成电路的单片式三维集成 | |
| US10535738B2 (en) | Semiconductor structure and manufacturing method of the same | |
| US9064799B2 (en) | Method of forming edge devices for improved performance | |
| CN1902750A (zh) | 用于集成替换金属栅极结构的方法 | |
| EP3084812B1 (en) | Nmos and pmos strained devices without relaxed substrates | |
| US9236483B2 (en) | FinFET with backgate, without punchthrough, and with reduced fin height variation | |
| US20140203363A1 (en) | Extremely Thin Semiconductor-On-Insulator Field-Effect Transistor With An Epitaxial Source And Drain Having A Low External Resistance | |
| CN111584625B (zh) | 纳米线晶体管元件 | |
| CN104157686B (zh) | 一种环栅场效应晶体管及其制备方法 | |
| US10049930B2 (en) | Memory device and operation method thereof | |
| CN108352406A (zh) | 一种隧穿场效应晶体管制备方法及其隧穿场效应晶体管 | |
| CN103377930B (zh) | 半导体结构及其制造方法 | |
| CN107750387B (zh) | 用于FinFET掺杂的双高度玻璃 | |
| CN104425269A (zh) | 鳍式场效应晶体管及其形成方法 | |
| US10056368B2 (en) | Fin diode with increased junction area | |
| KR20200044654A (ko) | 확장 영역 저항이 감소된 전계 효과 트랜지스터, 그 제조 방법 및 그를 포함하는 시스템 온 칩 | |
| CN109478562A (zh) | 隧穿场效应晶体管及其制造方法 | |
| US11201246B2 (en) | Field-effect transistor structure and fabrication method | |
| CN109427880A (zh) | 半导体装置及其制造方法 | |
| WO2019153724A1 (zh) | 一种FinFET器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180731 |