JP2008251818A

JP2008251818A - 半導体装置

Info

Publication number: JP2008251818A
Application number: JP2007090967A
Authority: JP
Inventors: Kouji Ushiyama; 浩児牛山; Koji Miyashita; 幸司宮下; Yasuhiko Tomohiro; 靖彦友廣
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2007-03-30
Filing date: 2007-03-30
Publication date: 2008-10-16

Abstract

【課題】電気特性の信頼性を向上させることができる半導体装置を提供する。
【解決手段】ＬＣＤドライバＩＣ１４（半導体装置）は、トランジスタ素子３１と、第１ＳＴＩ分離層３２と、第２ＳＴＩ分離層３３と、絶縁膜４１と、抵抗素子３４とを有する。第２ＳＴＩ分離層３３は、第１ＳＴＩ分離層３２と共に、トランジスタ素子３１を電気的に分離するために用いられる。第２ＳＴＩ分離層３３上には、電気抵抗を得るために用いられる抵抗素子３４が、絶縁膜４１を介して形成されている。絶縁膜４１は、製造過程において第２ＳＴＩ分離層３３に欠陥が生じた場合であっても、抵抗素子３４に印加された電圧に対して耐圧を確保することが可能に形成されている。抵抗素子３４は、例えば、ポリシリコン膜であり、層間絶縁膜４２に形成されたコンタクトプラグ及び金属配線層を介して高電圧端子３９（＋１５Ｖ）と接続されている。
【選択図】図２

Description

本発明は、抵抗素子を有する半導体装置に関する。

上記した半導体装置は、例えば、液晶表示装置の画素を制御するドライバＩＣ（図１における「ＬＣＤドライバＩＣ１４」に相当する。）として用いられる。半導体装置には、例えば、データ線などに接続される高電圧（例えば、１５Ｖ）の領域と、選択線などに接続される低電圧（例えば、−１５Ｖ）の領域とを有する。図３は、従来の半導体装置の構造を示す模式断面図である。図４は、図３におけるＡ部を拡大して示す拡大断面図である。図３に示すように、半導体装置５１は、例えば、Ｎ型の半導体基板５２におけるＰウエル領域５３に、トランジスタ素子５４を電気的に分離するためのＳＴＩ（Shallow Trench Isolation）分離層５５及びＳＴＩ分離層５６が形成されている。なお、Ｐウエル領域５３は、低電圧を印加するための第１端子５７と接続されている。

ＳＴＩ分離層５６の上には、例えば、所望の電位をつくったり静電気から保護したりするための抵抗素子５８が、ゲート絶縁膜５９を介して形成されている。抵抗素子５８は、例えば、特許文献１に記載のようなポリシリコン抵抗素子が用いられる。また、抵抗素子５８は、高電圧を印加するための第２端子６０と接続されている。このような抵抗素子５８をＳＴＩ分離層５６上に形成することにより、印加される高電圧に対する耐圧を確保することが可能となっている。

特開平５−２６７５８７号公報

しかしながら、図４に示すように、ＳＴＩ分離層５６を形成する際、ＳＴＩ分離層５６にピット（シリコンピット：欠陥）６１が発生する場合がある。ピット６１の発生により、絶縁層として機能するＳＴＩ分離層５６の厚みが部分的に薄くなり、抵抗素子５８と半導体基板５２（Ｐウエル領域５３）との距離が短くなることからＳＴＩ分離層５６の耐圧が確保できなくなる。よって、抵抗素子５８に高電圧を印加した際、抵抗素子５８と半導体基板５２とがショートし、その結果、抵抗素子５８から半導体基板５２にリーク電流が流れるという問題がある。半導体基板５２にリーク電流が流れることにより、半導体装置５１の電気特性（例えば、抵抗素子５８の抵抗値の変動、消費電流の変動など）の信頼性が低下する。

本発明は、電気特性の信頼性を向上させることができる半導体装置を提供することを目的とする。

上記課題を解決するために、本発明に係る半導体装置は、半導体基板に形成されたＳＴＩ分離層と、前記ＳＴＩ分離層上に形成された抵抗素子と、前記ＳＴＩ分離層と前記抵抗素子との間に形成され、前記抵抗素子に印加される電圧に対する耐圧が確保された絶縁膜と、を有することを特徴とする。

この構成によれば、抵抗素子が、抵抗素子に印加された電圧に対して絶縁耐圧が確保された絶縁膜を介してＳＴＩ分離層上に形成されているので、ＳＴＩ分離層を製造する過程においてＳＴＩ分離層に欠陥が生じたとしても、抵抗素子と半導体基板との間の耐圧を確保することが可能となる。よって、抵抗素子に電圧を印加した場合、抵抗素子から半導体基板にリーク電流が流れることを抑えることができ、その結果、半導体装置の電気的特性の信頼性を向上させることができる。更に、リーク電流に起因して半導体素子回路などが破壊することが抑えられるので、半導体装置の歩留りを向上させることができる。

上記課題を解決するために、本発明に係る半導体装置は、第１電圧と、前記第１電圧より電位の低い第２電圧と、を含む電圧が印加される半導体装置であって、半導体基板に形成されたＳＴＩ分離層と、前記ＳＴＩ分離層上に形成されると共に前記第１電圧が印加された抵抗素子と、前記ＳＴＩ分離層と前記抵抗素子との間に形成され、前記抵抗素子に印加される電圧に対する耐圧が確保された絶縁膜と、を有することを特徴とする。

この構成によれば、抵抗素子が、抵抗素子に印加された第１電圧に対して絶縁耐圧が確保された絶縁膜を介してＳＴＩ分離層上に形成されているので、ＳＴＩ分離層を製造する過程においてＳＴＩ分離層に欠陥が生じたとしても、抵抗素子と半導体基板との間の耐圧を確保することが可能となる。よって、抵抗素子に第１電圧（高電圧）を印加した場合、抵抗素子から半導体基板にリーク電流が流れることを抑えることができ、その結果、半導体装置の電気的特性の信頼性を向上させることができる。更に、リーク電流に起因して半導体素子回路などが破壊することが抑えられるので、半導体装置の歩留りを向上させることができる。

上記した半導体装置において、前記抵抗素子は、ポリシリコン膜であることが好ましい。

この構成によれば、ポリシリコン膜を抵抗素子として用いるので、抵抗素子として大きな抵抗値を稼ぐことができる。更に、半導体装置を構成するゲート電極にポリシリコン膜を用いた場合、ゲート電極と同じ材料で抵抗素子を形成することができ、効率良く抵抗素子を形成することができる。

上記した半導体装置において、液晶表示装置の画素を制御するＬＣＤドライバＩＣとして機能することが好ましい。

この構成によれば、抵抗素子と半導体基板との間の耐圧を向上させることができると共に、電気的特性の信頼性を向上させることができるＬＣＤドライバＩＣを提供することができる。

以下、本発明を具体化した実施形態について、図面を参照しながら説明する。

図１は、半導体装置を有する液晶表示装置の構成を示す模式平面図である。以下、液晶表示装置の構成を、図１を参照しながら説明する。

図１に示すように、液晶表示装置１１は、ガラスなどからなる一対の基板１２，１３と、半導体装置１４（以下、「ＬＣＤ（Liquid Crystal Display）ドライバＩＣ１４」と称する。）とを有する。

一対の基板１２，１３は、第１基板１２と第２基板１３とであり、シール材（図示せず）を挟み所定の間隔を隔てて接着固定されている。

第１基板１２は、第２基板１３の外周縁から張り出した領域（以下、「張出し領域１５」という）を有する。張出し領域１５の面上には、出力端子群１６と、入力端子群１７とが形成されている。出力端子群１６と入力端子群１７とは、ＩＣ実装領域に実装されるＬＣＤドライバＩＣ１４を介して、電気的に導通可能な状態に接続されている。入力端子群１７は、例えば、フレキシブル配線基板（図示せず）を介して、回路基板等の外部電極（図示せず）に接続される。これにより、外部電極から電源を供給し、ＬＣＤドライバＩＣ１４を駆動させ、液晶の表示を変化させる。

一対の基板１２，１３には、出力端子群１６と接続された第１配線１８と第２配線１９とが互いに直交する方向に形成されている（図示せず）。第１配線１８と第２配線１９とは、透明なＩＴＯ（Indium Tin Oxide）膜などによってストライプ状に形成されている。また、配線の交差部分には、表示部２０を構成する画素が形成されている。

ＬＣＤドライバＩＣ１４は、上記したように、張出し領域１５に設けられている。ＬＣＤドライバＩＣ１４は、第１電圧としての高電圧（例えば、１５Ｖ）が印加される高電圧領域２１と、第２電圧としての低電圧（例えば、−１５Ｖ）が印加される低電圧領域２２とを有する。高電圧領域２１は、例えば、データ線として機能する第１配線１８と接続されている。一方、低電圧領域２２は、例えば、選択線として機能する第２配線１９と接続されている。

図２は、ＬＣＤドライバＩＣの構造を示す模式断面図である。以下、ＬＣＤドライバＩＣの構造を、図２を参照しながら説明する。

図２に示すように、ＬＣＤドライバＩＣ１４は、トランジスタ素子３１と、第１ＳＴＩ分離層３２と、第２ＳＴＩ分離層３３と、絶縁膜４１と、抵抗素子３４とを有する。

トランジスタ素子３１は、例えば、Ｎ型の半導体基板３５におけるＰウエル領域３６に形成されている。また、Ｎ型の半導体基板３５上には、例えば、酸化膜からなるゲート絶縁膜３７が形成されている。また、Ｐウエル領域３６は、例えば、Ｐウエル領域３６に形成された接合領域、及び、層間絶縁膜４２に形成されたコンタクトプラグ（図示せず）を介して低電圧端子３８（例えば、−１５Ｖ）と接続されている。

第１ＳＴＩ分離層３２は、後述する第２ＳＴＩ分離層３３と共に、トランジスタ素子３１を電気的に分離するために用いられ、Ｐウエル領域３６の一部に形成されている。第１ＳＴＩ分離層３２は、例えば、フォトリソグラフィ技術及びエッチング技術を用いて溝を形成した後、ＣＶＤ（Chemical Vapor Deposition）法などを用いてシリコン酸化膜を埋め込み、ＣＭＰ（Chemical Mechanical Polishing）法によってシリコン酸化膜の上部を平坦化することにより形成される。

第２ＳＴＩ分離層３３は、上記した第１ＳＴＩ分離層３２と共に、トランジスタ素子３１を電気的に分離するために用いられる。第２ＳＴＩ分離層３３は、例えば、上記した第１ＳＴＩ分離層３２と同様の製造方法によって形成される。このような製造方法により、上記した第１ＳＴＩ分離層３２及び第２ＳＴＩ分離層３３は、ピット（シリコンピット）などの欠陥が生じる場合がある。

絶縁膜４１は、第２ＳＴＩ分離層３３と抵抗素子３４との間に形成されている。絶縁膜４１の材料としては、例えば、窒化シリコン膜（ＳｉＮ）が挙げられる。窒化シリコン膜を選定する理由として、半導体装置１４を製造する過程において、半導体基板３５に酸化膜を作り分ける際のマスクとして使用する材料であり、同じ材料を効率的に活用できるからである。また、絶縁膜４１は、第２ＳＴＩ分離層３３に欠陥が生じた場合であっても、抵抗素子３４から半導体基板３５にリーク電流が流れない（耐圧が確保された）厚み及び面積に形成されている。また、絶縁膜４１の形成範囲としては、抵抗素子３４の下面全面を受ける領域に形成されていることが好ましい。

抵抗素子３４は、電気抵抗を得るために用いられ、上記したように、第２ＳＴＩ分離層３３上にゲート絶縁膜３７及び絶縁膜４１を介して形成されている。抵抗素子３４の材料としては、例えば、抵抗値の大きいポリシリコン膜などが挙げられる。抵抗素子３４は、例えば、層間絶縁膜４２に形成されたコンタクトプラグ及び金属配線層（いずれも図示せず）を介して高電圧端子３９（＋１５Ｖ）と接続されている。また、抵抗素子３４は、不純物が注入されることによって、所望の抵抗値を得ることが可能となっている。

以上のように、抵抗素子３４が、抵抗素子３４に印加された電圧に対する耐圧が確保された絶縁膜４１を介して形成されているので、第２ＳＴＩ分離層３３を製造する際に第２ＳＴＩ分離層３３にピット（欠陥）などが生じた場合であっても、ピットの影響を受けることなく抵抗素子３４に高電圧を印加することが可能となっている。

以上詳述したように、本実施形態のＬＣＤドライバＩＣ（半導体装置）１４によれば、以下に示す効果が得られる。

（１）本実施形態のＬＣＤドライバＩＣ１４によれば、抵抗素子３４が、抵抗素子３４に印加された高電圧（例えば、１５Ｖ）に対する耐圧が確保された絶縁膜４１を介して形成されているので、第２ＳＴＩ分離層３３を製造する際に第２ＳＴＩ分離層３３にピット（欠陥）などが生じた場合であっても、ピットの影響を受けることなく抵抗素子３４に高電圧を印加することが可能となる。よって、抵抗素子３４に高電圧を印加した場合、抵抗素子３４から半導体基板３５にリーク電流が流れることを抑えることができ、その結果、ＬＣＤドライバＩＣ１４の電気的特性（例えば、抵抗素子３４の抵抗値の変動、消費電流の変動など）の信頼性を向上させることができる。更に、リーク電流に起因して半導体素子回路などが破壊することが抑えられるので、ＬＣＤドライバＩＣ１４の歩留りを向上させることができる。

なお、実施形態は上記に限定されず、以下のような形態で実施することもできる。

（変形例１）
上記した半導体装置は、液晶表示装置１１に用いられるＬＣＤドライバＩＣ１４に適用することに限定されず、例えば、アナログ回路に適用するようにしてもよい。例えば、オペアンプのゲイン設定用や分圧器などのアナログ回路に用いるようにしてもよい。これによれば、例えば、温度変化などの変動があっても、同じ分圧比を保てることから、高い安定性を得ることができる。

（変形例２）
上記した抵抗素子３４と第２ＳＴＩ分離層３３との間に形成する絶縁膜４１は、窒化シリコン膜（ＳｉＮ）に限定されず、抵抗素子３４に印加される電圧に対する耐圧が確保できる材料であればよく、例えば、シリコン酸化膜であってもよい。

（変形例３）
上記した絶縁膜４１の厚みや形成領域は、抵抗素子３４に印加される電圧に対する耐圧が確保できると共に、不純物の注入量や第２ＳＴＩ分離層３３の形成範囲、静電気電圧などを考慮して決定することが好ましい。

実施形態に係る液晶表示装置の構造を示す模式平面図。ＬＣＤドライバＩＣの構造を示す模式断面図。従来のＬＣＤドライバＩＣの構造を示す模式断面図。従来のＬＣＤドライバＩＣの構造を示す拡大断面図。

符号の説明

１１…液晶表示装置、１２…第１基板、１３…第２基板、１４…ＬＣＤドライバＩＣ（半導体装置）、１５…張出し領域、１６…出力端子群、１７…入力端子群、１８…第１配線、１９…第２配線、２０…表示部、２１…高電圧領域、２２…低電圧領域、３１…トランジスタ素子、３２…第１ＳＴＩ…分離層、３３…第２ＳＴＩ…分離層、３４…抵抗素子、３５…半導体基板、３６…Ｐウエル領域、３７…ゲート絶縁膜、３８…低電圧端子、３９…高電圧端子、４１…絶縁膜、４２…層間絶縁膜。

Claims

半導体基板に形成されたＳＴＩ分離層と、
前記ＳＴＩ分離層上に形成された抵抗素子と、
前記ＳＴＩ分離層と前記抵抗素子との間に形成され、前記抵抗素子に印加される電圧に対する耐圧が確保された絶縁膜と、
を有することを特徴とする半導体装置。
第１電圧と、前記第１電圧より電位の低い第２電圧と、を含む電圧が印加される半導体装置であって、
半導体基板に形成されたＳＴＩ分離層と、
前記ＳＴＩ分離層上に形成されると共に前記第１電圧が印加された抵抗素子と、
前記ＳＴＩ分離層と前記抵抗素子との間に形成され、前記抵抗素子に印加される電圧に対する耐圧が確保された絶縁膜と、
を有することを特徴とする半導体装置。
請求項１又は２に記載の半導体装置であって、
前記抵抗素子は、ポリシリコン膜であることを特徴とする半導体装置。
請求項１〜請求項３のいずれか一項に記載の半導体装置であって、
液晶表示装置の画素を制御するＬＣＤドライバＩＣとして機能することを特徴とする半導体装置。