TW201822346A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201822346A
TW201822346A TW106135569A TW106135569A TW201822346A TW 201822346 A TW201822346 A TW 201822346A TW 106135569 A TW106135569 A TW 106135569A TW 106135569 A TW106135569 A TW 106135569A TW 201822346 A TW201822346 A TW 201822346A
Authority
TW
Taiwan
Prior art keywords
diffusion layer
layer
impurity diffusion
semiconductor
type
Prior art date
Application number
TW106135569A
Other languages
English (en)
Other versions
TWI728196B (zh
Inventor
飛岡孝明
海老原美香
Original Assignee
日商精工半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商精工半導體有限公司 filed Critical 日商精工半導體有限公司
Publication of TW201822346A publication Critical patent/TW201822346A/zh
Application granted granted Critical
Publication of TWI728196B publication Critical patent/TWI728196B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一種縱型霍爾元件，其提昇由朝與基板平行的方向流動的電流所產生的感度、且減小偏移電壓，其包括：第2導電型的半導體層，設置於第1導電型的半導體基板上，且濃度分佈固定；第2導電型的雜質擴散層，設置於半導體層上，且濃度高於半導體層；多個電極，於雜質擴散層的表面上設置於一直線上，且包含濃度高於雜質擴散層的第2導電型的雜質區域；以及多個第1導電型的電極分離擴散層，於雜質擴散層的表面上，分別設置於多個電極的各電極間，且分別將多個電極分離。

Description

半導體裝置
本發明是有關於一種半導體裝置，尤其是有關於一種具有探測水平方向的磁場的縱型霍爾元件（hall element）的半導體裝置。
霍爾元件作為磁感測器，可實現非接觸的位置探測或角度探測，因此用於各種用途。其中，一般廣為人知的是使用檢測相對於半導體基板表面垂直的磁場成分的橫型霍爾元件的磁感測器，但亦提出有各種使用檢測相對於基板的表面平行的磁場成分的縱型霍爾元件的磁感測器。進而，亦提出有將橫型霍爾元件與縱型霍爾元件組合，二維、三維地檢測磁場的磁感測器。
但是，與橫型霍爾元件相比，縱型霍爾元件難以提高感度。
因此，於專利文獻1（尤其參照圖3）中提出有如下的構成：於形成在P型基板上的磁感受部（N井（well））上設置包含N型擴散層的電極及將鄰接的電極間分離的電極分離擴散層（P井），且磁感受部具有如下的濃度分佈，即於基板表面具有最高濃度，隨著自該表面起深入，逐漸地變成低濃度。藉由所述構成，所形成的空乏層的寬度與隨著自基板表面起深入而變狹窄的電極分離擴散層的寬度相互補充，磁感受部中的電流的擴大得到抑制，可使朝垂直於基板的方向流動的電流成分相對地增加，而可謀求感度的提昇。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2005-333103號公報
[發明所欲解決之課題] 專利文獻1的結構具有如下的特性。
即，於向夾持電極分離擴散層的兩個電極間供給電流的情況下，電流自基板表面的一側的電極朝基板背面方向（下方）流動後，於電極分離擴散層的下部朝與基板平行的方向流動，並自此處朝基板表面的另一側的電極（上方）流動。此時，於電極分離擴散層的下部朝與基板平行的方向流動的電流特別集中地朝電極分離擴散層的下部的磁感受部之中，作為電阻最低（濃度最高）的區域的電極分離擴散層的正下方流動。而且，磁感受部隨著朝基板背面側前進而變成高電阻，因此於電極分離擴散層的下部的磁感受部中的靠近基板背面的區域，變成電流幾乎不流動的狀態。因此，朝與基板平行的方向流動的電流於基板的深度方向上的寬度變狹窄。
已知霍爾元件的磁感度與流動的電流的寬度成比例地變高，但於專利文獻1的結構中，如上所述，朝與基板平行的方向流動的電流的寬度狹窄，因此作為結果，難以提昇感度。
另外，因電流朝具有濃度分佈的區域流動，故成為電流路徑的偏差的原因，存在偏移電壓增大的可能性。
因此，本發明的目的在於提供一種具有提昇由朝與基板平行的方向流動的電流所產生的感度、且減小偏移電壓的縱型霍爾元件的半導體裝置。 [解決課題之手段]
本發明的半導體裝置是具有第1導電型的半導體基板、及設置於所述半導體基板上的縱型霍爾元件的半導體裝置，其特徵在於：所述縱型霍爾元件包括第2導電型的半導體層，設置於所述半導體基板上，且濃度分佈固定；第2導電型的雜質擴散層，設置於所述半導體層上，且濃度高於所述半導體層；多個電極，於所述雜質擴散層的表面上設置於一直線上，且包含濃度高於所述雜質擴散層的第2導電型的雜質區域；以及多個第1導電型的電極分離擴散層，於所述雜質擴散層的表面上，分別設置於所述多個電極的各電極間，且分別將所述多個電極分離。 [發明的效果]
根據本發明，於第2導電型的雜質擴散層中，形成於第1導電型的電極分離擴散層各者的周圍的空乏層亦朝半導體層的方向（下方）擴大，並擴大至半導體層的上表面附近為止。
因此，於向兩個電極間供給電流的情況下，電流自一側的電極朝半導體基板的背面方向（下方）流動後，遍及半導體層內的整體朝與基板平行的方向流動，並自此處朝另一側的電極（上方）流動。
即，藉由形成於電極分離擴散層的周圍的空乏層的最下部擴大至半導體層的上表面附近為止，朝與基板平行的方向流動的電流被電極分離擴散層及空乏層的存在所阻擋，幾乎或完全無法於雜質擴散層內流動。因此，朝與基板平行的方向流動的電流的大部分、或全部於半導體層內流動。而且，該半導體層的濃度分佈固定，因此於半導體層內不存在電阻低的部分、高的部分，半導體層內的電阻均勻，故電流不會朝一部分偏向流動，而遍及整體進行流動。
因此，可擴大朝與半導體基板平行的方向流動的電流於深度方向上的寬度，藉此，可提高霍爾元件的磁感度。
另外，因電流朝與基板平行的方向流動的區域為濃度分佈固定的半導體層，故電流路徑難以偏差，可減小偏移電壓。
以下，一面參照圖式一面對用以實施本發明的形態進行詳細說明。
圖1是用以說明本發明的一實施形態的具有縱型霍爾元件的半導體裝置的圖，圖1的（a）為平面圖，圖1的（b）為沿圖1的（a）的L-L'線的剖面圖。
如圖1所示，本實施形態的半導體裝置包括：作為第1導電型的P型的半導體基板10、設置於半導體基板10上的縱型霍爾元件100、以及以包圍縱型霍爾元件100的周圍的方式設置的P型的元件分離擴散層80。
縱型霍爾元件100包括：作為第2導電型的N型的半導體層20，設置於半導體基板10上；N型雜質擴散層30，設置於N型半導體層20上；成為驅動電流供給用及霍爾電壓輸出用的電極的電極51～電極55，於N型雜質擴散層30的表面上設置於一直線上，且包含N型的雜質區域；以及P型的電極分離擴散層61～電極分離擴散層64，於N型雜質擴散層30的表面上，設置於電極51～電極55的各者之間，且分別將電極51～電極55分離。
進而，於縱型霍爾元件100中，以覆蓋N型雜質擴散層30的表面的除設置有電極51～電極55的區域以外的區域的方式，設置有例如SiO2 膜70作為絕緣膜。藉此，於N型雜質擴散層30表面上，可抑制與半導體基板10平行地流動的電流。
於圖1的（b）的右側，表示P型半導體基板10、N型半導體層20、及N型雜質擴散層30中所含有的雜質的濃度分佈。
如根據該濃度分佈而可知般，N型半導體層20的雜質的濃度分佈固定，N型雜質擴散層30具有如下的濃度分佈：將其表面附近設為最高濃度，隨著自表面朝半導體層20前進而變成低濃度。
所述構成例如藉由如下方式形成：藉由磊晶成長，於半導體基板10上形成磊晶層後，將N型雜質擴散至規定的深度為止，藉此於磊晶層的上部形成如上所述的N型雜質擴散層30，N型雜質不擴散至下部而殘留N型半導體層20。
藉由如此形成，N型半導體層20的濃度為比N型雜質擴散層30的最下部的濃度低的濃度且變成固定。
此處，為了提高磁感度，N型半導體層20的厚度越厚越佳，例如理想的是6 μm以上。進而，N型半導體層20的雜質濃度較佳為1×1015 atoms/cm3 ～1×1017 atoms/cm3 左右。另外，N型雜質擴散層30的表面附近的雜質濃度較佳為1×1017 atoms/cm3 ～1×1018 atoms/cm3 左右，N型雜質擴散層30的深度較佳為淺至3 um～5 um左右。
元件分離擴散層80是以比N型半導體層20的底部深，並到達P型的半導體基板10的方式形成。藉此，將縱型霍爾元件100與半導體基板10上的其他區域（未圖示）電性分離。
於藉由P型元件分離擴散層80而與縱型霍爾元件100電性分離的半導體基板10上的其他區域（未圖示）中，設置構成用以對來自縱型霍爾元件100的輸出信號進行處理、或朝縱型霍爾元件100供給信號的電路的電晶體等元件。為了形成所述元件，於該區域的至少一部分中形成N井。
因此，N型雜質擴散層30可藉由與所述N井相同的步驟而同時形成。因此，該N井具有與N型雜質擴散層30相同的深度及相同的濃度分佈。
如此，根據本實施形態，可不增加製造製程，而形成N型雜質擴散層30。
另外，P型電極分離擴散層61～P型電極分離擴散層64例如藉由將P型的雜質選擇性地擴散至N型雜質擴散層30內而形成。
電極51～電極55例如藉由如下方式形成：於形成P型電極分離擴散層61～P型電極分離擴散層64後，以將P型電極分離擴散層61～P型電極分離擴散層64上覆蓋，並殘留形成電極51～電極55的區域的方式，例如藉由矽局部氧化（Local Oxidation of Silicon，LOCOS）法來形成SiO2 膜70，並將SiO2 膜70作為遮罩而導入N型雜質。此時，電極51～電極55的深度是以與P型電極分離擴散層61～P型電極分離擴散層64的深度相等、或更淺的方式形成。
繼而，關於在本實施形態的半導體裝置中的縱型霍爾元件100中，探測與半導體基板10平行的方向的磁場成分的原理，參照圖2進行說明。
圖2是將圖1的（b）的剖面圖放大的圖，示意性地表示以電流自電極53朝電極51及電極55流動的方式，向電極51、電極53及電極55中供給驅動電流時的電流的流動樣子。
磁場如圖2中由B所示般，在與半導體基板10平行的方向上，自紙面的裏側朝跟前側擴展。
如圖2所示，於P型電極分離擴散層61～P型電極分離擴散層64的周圍，如分別由虛線所示般形成空乏層D1～空乏層D4，該些空乏層D1～空乏層D4的最下部的位置成為與N型半導體層20的上表面大致相同的位置。
即，於本實施形態的縱型霍爾元件100中，以空乏層D1～空乏層D4的最下部的位置變成與N型半導體層20的上表面大致相同的位置的方式，設定P型電極分離擴散層61～P型電極分離擴散層64的深度及濃度、以及N型雜質擴散層30的深度及濃度。再者，空乏層亦形成於P型電極分離擴散層61～P型電極分離擴散層64的內側，但於圖2中省略。
於所述構成的縱型霍爾元件100中，若使電流自電極53朝電極51及電極55流動，則首先自電極53起，如由箭頭Iv1 所示般，電流垂直於半導體基板10，朝向半導體基板10的背面方向（下方）於N型雜質擴散層30內流動。
其後，如由箭頭Ih1 及箭頭Ih2 所示般，電流朝與半導體基板10平行的方向（左右方向）流動。此時，藉由於電極53的兩側存在P型電極分離擴散層62、P型電極分離擴散層63與空乏層D2、空乏層D3，朝與半導體基板10平行的方向流動的電流無法於N型雜質擴散層30內流動，而如由箭頭Ih1 及箭頭Ih2 所示般，於N型半導體層20內流動。
N型半導體層20的雜質的濃度分佈固定，因此N型半導體層20內的電阻均勻。因此，於N型半導體層20內不存在電阻低的部分或高的部分，故由箭頭Ih1 及箭頭Ih2 所示的電流不會朝一部分偏向流動，如圖示般，遍及N型半導體層20內整體進行流動。
其後，如由箭頭Iv21 、箭頭Iv22 所示般，電流垂直於半導體基板10，朝向N型雜質擴散層30的表面方向（上方）於N型雜質擴散層30流動，然後流入電極51及電極55中。
相對於如此流動的電流Iv1 、電流Iv21 、電流Iv22 、電流Ih1 、電流Ih2 各者，藉由磁場的作用，在垂直於電流與磁場這兩者的方向上產生電動勢。即，相對於電流Iv1 ，於自電極53朝電極52的方向（左方向）上產生勞侖茲力（Lorentz force），相對於電流Iv21 ，於自電極51朝電極52的方向（右方向）上產生勞侖茲力，相對於電流Iv22 ，於自電極55朝與P型電極分離擴散層64相反側的方向（右方向）上產生勞侖茲力，相對於電流Ih1 ，於自N型半導體層20朝電極52的方向（上方向）上產生勞侖茲力，相對於電流Ih2 ，於自N型半導體層20朝半導體基板10的方向（下方向）上產生勞侖茲力。
尤其，於本實施形態中，相對於朝與半導體基板10平行的方向流動的電流Ih1 及電流Ih2 ，藉由與該些垂直的方向的磁場而產生大的勞侖茲力，藉此，在電極52與電極54中產生電位差，可藉由該電位差來探測磁場。
於本實施形態中，如上所述，N型雜質擴散層30越是其表面，濃度變得越高。因此，形成於N型雜質擴散層30與各P型電極分離擴散層61～P型電極分離擴散層64的接合部的空乏層D1～空乏層D4如圖2所示，幾乎不朝N型雜質擴散層30側擴大。因此，於N型雜質擴散層30的表面附近，可抑制形成於各P型電極分離擴散層61～P型電極分離擴散層64的周圍的空乏層D1～空乏層D4擴大至電極51～電極55側為止。藉此，電流幾乎不會被空乏層D1～空乏層D4限制，因此可縮小電極51～電極55與P型電極分離擴散層61～P型電極分離擴散層64的距離。
因此，可縮短朝與半導體基板10平行的方向流動的電流Ih1 及電流Ih2 的距離。由於霍爾元件的磁感度與流動的電流的長度成反比例，因此可提高磁感度。進而，可縮小電極51～電極55與P型電極分離擴散層61～P型電極分離擴散層64的距離，因此亦可獲得可縮小晶片尺寸這一效果。
另外，於本實施形態中，如上所述，朝與半導體基板10平行的方向流動的電流Ih1 、電流Ih2 遍及N型半導體層20內整體進行流動，因此可擴大其於深度方向上的寬度。由於霍爾元件的磁感度與流動的電流的寬度成比例，因此根據本實施形態，可進一步提昇磁感度。因此，如上所述，N型半導體層20的厚度越厚越佳。
進而，於本實施形態中，於雜質濃度低的N型半導體層20中，電流朝與半導體基板10平行的方向流動，因此於N型半導體層20中的移動率變高。已知霍爾元件的磁感度亦與移動率成比例地變高，因此，根據本實施形態，可進一步提高磁感度。
另外，N型半導體層20內的濃度分佈固定，因此可抑制朝與半導體基板10平行的方向流動的電流的路徑偏差，亦可獲得可減小偏移電壓這一效果。
另一方面，垂直於半導體基板10流動的電流Iv1 、電流Iv21 、電流Iv22 於具有將表面附近設為最高濃度，隨著自表面朝半導體層20前進而變成低濃度的濃度分佈的N型雜質擴散層30內流動。但是，因N型雜質擴散層30如所述般形成得淺，故電流Iv1 、電流Iv21 、電流Iv22 的流動距離短，因此雖然於具有濃度分佈的N型雜質擴散層30內流動，但其電流路徑的偏差非常小，幾乎不會成為使偏移電壓增大的因素。
如此，根據本實施形態，可實現一種具有感度高且偏移電壓小的縱型霍爾元件的半導體裝置。
根據本實施形態，如上所述，可減小偏移電壓。但是，難以使偏移電壓完全變成零。
因此，以下說明於本實施形態的縱型霍爾元件100中，藉由旋轉電流（spinning current）來去除偏移電壓的方法。
參照圖1，首先將電極51、電極53及電極55設為控制電流供給電極，當使電流自電極53朝電極51及電極55流動時，將電極52及電極54設為霍爾電壓輸出電極，並將電極52與電極54之間的電壓設為輸出電壓Vout1而獲得。另外，當將使電流流動的方向變成相反方向，即，使電流自電極51及電極55朝電極53流動時，將電極52與電極54之間的電壓設為輸出電壓Vout2而獲得。
進而，當將控制電流供給電極與霍爾電壓輸出電極調換，使電流自電極52朝電極54流動時，將電極53與電極51及電極55之間的電壓設為輸出電壓Vout3而獲得。另外，當將使電流流動的方向變成相反方向，即，使電流自電極54朝電極52流動時，將電極53與電極51及電極55之間的電壓設為輸出電壓Vout4而獲得。
而且，藉由對該些輸出電壓Vout1～輸出電壓Vout4進行加減計算，可去除偏移電壓。
如此，可將配置於一直線上的多個電極交替地用作控制電流供給電極與霍爾電壓輸出電極，藉由適宜切換使電流流動的方向，且將控制電流供給電極與霍爾電壓輸出電極的作用調換的旋轉電流，可去除偏移電壓。所述旋轉電流的電極的數量不限於5個，只要有5個以上的電極，便可實施。
於一般的縱型霍爾元件中，因空乏層的變化，電流流動的路徑有時根據使電流流動的方向而改變，若如此，則利用旋轉電流來去除偏移電壓變得不完全。
相對於此，於本實施形態的縱型霍爾元件100中，如上所述，形成於N型擴散層30與P型電極分離擴散層61～P型電極分離擴散層64之間的空乏層的擴大得到抑制。因此，於N型擴散層30及N型半導體層20中流動的電流不會被空乏層影響而穩定地流動，因此可藉由旋轉電流而有效地去除偏移電壓。
以上，對本發明的實施形態進行了說明，但本發明並不限定於所述實施形態，當然可於不脫離本發明的主旨的範圍內進行各種變更。
例如，於所述實施形態中，使空乏層D1～空乏層D4的最下部的位置變成與N型半導體層20的上表面大致相同的位置，但未必需要是相同的位置。即，只要空乏層D1～空乏層D4的最下部擴大至N型半導體層20的上表面附近為止，則朝與基板平行的方向流動的電流幾乎無法於N型雜質擴散層30內流動，而於N型半導體層20內流動。或者，只要超過N型半導體層20的上表面並擴大至觸及N型半導體層20之處為止，則朝與基板平行的方向流動的電流無法於N型雜質擴散層30內流動，而於N型半導體層20內流動。因此，於如上所述的情況下，雖然程度與所述實施形態不同，但亦可獲得所期望的效果。
另外，將第1導電型設為P型，將第2導電型設為N型進行了說明，但亦可將導電型調換，將第1導電型設為N型，將第2導電型設為P型。
另外，於所述實施形態中，將電極的數量設為5個，但於偏移電壓可減小、或可容許至不需要旋轉電流的程度的情況等下，只要有兩個驅動電流供給用電極、及一個霍爾電壓輸出用電極的合計三個以上的電極即可。
10‧‧‧半導體基板
20‧‧‧N型半導體層
30‧‧‧N型雜質擴散層
51、52、53、54、55‧‧‧電極
61、62、63、64‧‧‧電極分離擴散層
70‧‧‧SiO2膜
80‧‧‧元件分離擴散層
100‧‧‧縱型霍爾元件
B‧‧‧磁場
D1、D2、D3、D4‧‧‧空乏層
Ih1、Ih2、Iv1、Iv21、Iv22‧‧‧電流（箭頭）
L-L'‧‧‧剖面線
圖1的（a）是本發明的實施形態的具有縱型霍爾元件的半導體裝置的平面圖，圖1的（b）是沿圖1的（a）的L-L'線的剖面圖。 圖2是圖1的（b）的放大圖。

Claims (11)

  1. 一種半導體裝置，其包括 第1導電型的半導體基板；以及 縱型霍爾元件，設置於所述半導體基板上；其特徵在於： 所述縱型霍爾元件包括 第2導電型的半導體層，設置於所述半導體基板上，且濃度分佈固定； 第2導電型的雜質擴散層，設置於所述半導體層上，且濃度高於所述半導體層； 多個電極，於所述雜質擴散層的表面上設置於一直線上，且包含濃度高於所述雜質擴散層的第2導電型的雜質區域；以及 多個第1導電型的電極分離擴散層，於所述雜質擴散層的所述表面上，分別設置於所述多個電極的各電極間，且分別將所述多個電極分離。
  2. 如申請專利範圍第1項所述的半導體裝置，其中形成於所述多個電極分離擴散層的各者的周圍的空乏層的最下部的位置為與所述半導體層的上表面大致相同的位置。
  3. 如申請專利範圍第1項所述的半導體裝置，其中所述雜質擴散層具有隨著自所述表面朝所述半導體層前進而變成低濃度的濃度分佈。
  4. 如申請專利範圍第2項所述的半導體裝置，其中所述雜質擴散層具有隨著自所述表面朝所述半導體層前進而變成低濃度的濃度分佈。
  5. 如申請專利範圍第1項所述的半導體裝置，其中所述半導體層及所述雜質擴散層為磊晶層。
  6. 如申請專利範圍第2項所述的半導體裝置，其中所述半導體層及所述雜質擴散層為磊晶層。
  7. 如申請專利範圍第3項所述的半導體裝置，其中所述半導體層及所述雜質擴散層為磊晶層。
  8. 如申請專利範圍第4項所述的半導體裝置，其中所述半導體層及所述雜質擴散層為磊晶層。
  9. 如申請專利範圍第1項至第8項中任一項所述的半導體裝置，其中所述雜質擴散層及所述電極分離擴散層的表面除設置有所述電極的區域以外，由絕緣膜覆蓋。
  10. 如申請專利範圍第1項至第8項中任一項所述的半導體裝置，其中所述多個電極的數量為三個以上。
  11. 如申請專利範圍第1項至第8項中任一項所述的半導體裝置，其更包括： 第1導電型的元件分離擴散層，包圍所述縱型霍爾元件，將所述縱型霍爾元件與周圍電性分離；以及 元件形成區域，設置於所述元件分離擴散層的周圍，形成有構成用以對來自所述縱型霍爾元件的輸出信號進行處理、或朝所述縱型霍爾元件供給信號的電路的元件； 所述元件形成區域具有第2導電型的井， 所述井具有與所述雜質擴散層相同的深度及相同的濃度分佈。
TW106135569A 2016-12-05 2017-10-18 半導體裝置 TWI728196B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-235998 2016-12-05
JP2016235998A JP6814035B2 (ja) 2016-12-05 2016-12-05 半導体装置

Publications (2)

Publication Number Publication Date
TW201822346A true TW201822346A (zh) 2018-06-16
TWI728196B TWI728196B (zh) 2021-05-21

Family

ID=62243894

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135569A TWI728196B (zh) 2016-12-05 2017-10-18 半導體裝置

Country Status (5)

Country Link
US (1) US10263176B2 (zh)
JP (1) JP6814035B2 (zh)
KR (1) KR20180064282A (zh)
CN (1) CN108155288A (zh)
TW (1) TWI728196B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830846B (zh) * 2019-01-31 2024-02-01 日商艾普凌科有限公司 半導體裝置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6636094B2 (ja) * 2018-07-03 2020-01-29 エイブリック株式会社 半導体装置
JP7266386B2 (ja) * 2018-11-09 2023-04-28 エイブリック株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3816766A (en) * 1973-01-29 1974-06-11 Sprague Electric Co Integrated circuit with hall cell
JPS5220317B2 (zh) * 1974-12-25 1977-06-02
US4253107A (en) * 1978-10-06 1981-02-24 Sprague Electric Company Integrated circuit with ion implanted hall-cell
CH668146A5 (de) * 1985-05-22 1988-11-30 Landis & Gyr Ag Einrichtung mit einem hallelement in integrierter halbleitertechnologie.
US5572058A (en) * 1995-07-17 1996-11-05 Honeywell Inc. Hall effect device formed in an epitaxial layer of silicon for sensing magnetic fields parallel to the epitaxial layer
JP2005333103A (ja) * 2004-03-30 2005-12-02 Denso Corp 縦型ホール素子およびその製造方法
JP2007003237A (ja) * 2005-06-21 2007-01-11 Denso Corp 電流センサ
JP4784186B2 (ja) * 2005-07-19 2011-10-05 株式会社デンソー 縦型ホール素子およびその磁気検出感度調整方法
JP4674578B2 (ja) * 2006-01-13 2011-04-20 株式会社デンソー 磁気センサ及び磁気検出方法
JP4940965B2 (ja) * 2007-01-29 2012-05-30 株式会社デンソー 回転センサ及び回転センサ装置
US8896303B2 (en) * 2011-02-08 2014-11-25 Infineon Technologies Ag Low offset vertical Hall device and current spinning method
CH704689B1 (de) * 2011-03-24 2016-02-29 X Fab Semiconductor Foundries Vertikaler Hallsensor und Verfahren zur Herstellung eines vertikalen Hallsensors.
US9548443B2 (en) * 2013-01-29 2017-01-17 Allegro Microsystems, Llc Vertical Hall Effect element with improved sensitivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830846B (zh) * 2019-01-31 2024-02-01 日商艾普凌科有限公司 半導體裝置

Also Published As

Publication number Publication date
US10263176B2 (en) 2019-04-16
US20180159025A1 (en) 2018-06-07
CN108155288A (zh) 2018-06-12
JP2018093083A (ja) 2018-06-14
JP6814035B2 (ja) 2021-01-13
TWI728196B (zh) 2021-05-21
KR20180064282A (ko) 2018-06-14

Similar Documents

Publication Publication Date Title
TW201822346A (zh) 半導體裝置
TW201840023A (zh) 半導體裝置
US10236440B2 (en) Semiconductor device
TWI726164B (zh) 半導體裝置
US10615333B2 (en) Semiconductor device
US10971678B2 (en) Semiconductor device
US20230026157A1 (en) Semiconductor device and manufacturing method thereof
US10263177B2 (en) Semiconductor device
TW202036946A (zh) 半導體裝置
TW201947794A (zh) 半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees