TWI726164B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI726164B
TWI726164B TW106135587A TW106135587A TWI726164B TW I726164 B TWI726164 B TW I726164B TW 106135587 A TW106135587 A TW 106135587A TW 106135587 A TW106135587 A TW 106135587A TW I726164 B TWI726164 B TW I726164B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
electrodes
electrode
semiconductor
Prior art date
Application number
TW106135587A
Other languages
English (en)
Other versions
TW201828513A (zh
Inventor
飛岡孝明
海老原美香
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201828513A publication Critical patent/TW201828513A/zh
Application granted granted Critical
Publication of TWI726164B publication Critical patent/TWI726164B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/077—Vertical Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明提供一種具有提昇感度的縱型霍爾元件的半導體裝置。所述縱型霍爾元件包括：第2導電型的半導體層，設置於半導體基板上；多個電極，於半導體層的表面上設置於一直線上，包含濃度高於半導體層的第2導電型的雜質區域；多個第1導電型的電極分離擴散層，於半導體層的表面上，分別設置於多個電極的各電極間，且分別將多個電極分離；以及埋入層，分別設置於電極分離擴散層各者的大致正下方的半導體基板與半導體層之間，包含濃度高於半導體層的第2導電型的雜質區域。

Description

半導體裝置
本發明是有關於一種半導體裝置，尤其是有關於一種具有探測水平方向的磁場的縱型霍爾元件（hall element）的半導體裝置。
霍爾元件作為磁感測器，可實現非接觸的位置探測或角度探測，因此用於各種用途。其中，一般廣為人知的是使用檢測相對於半導體基板表面垂直的磁場成分的橫型霍爾元件的磁感測器，但亦提出有各種使用檢測相對於基板的表面平行的磁場成分的縱型霍爾元件的磁感測器。進而，亦提出有將橫型霍爾元件與縱型霍爾元件組合，二維、三維地檢測磁場的磁感測器。
但是，與橫型霍爾元件相比，縱型霍爾元件難以提高感度。
因此，於專利文獻1（尤其參照圖3）中提出有如下的構成：於磁感受部（N型半導體晶圓）的表面上設置包含N型擴散層的多個電極及將鄰接的電極間分離的包含P型擴散層的電極分離擴散層（P型指狀物（finger）），進而，於各電極的正下方設置濃度比磁感受部高的N型的埋入層（N型覆蓋層（blanket））。提出藉由所述構成，而使在磁感受部表面的電極與位於各電極的正下方的低電阻的埋入層之間流動的電流成分，即，朝垂直於半導體晶圓的方向流動的電流成分增加，謀求感度的提昇。 [現有技術文獻] [專利文獻]
[專利文獻1]美國專利第9312473號說明書
[發明所欲解決之課題] 但是，於專利文獻1的結構中，產生如下的問題。
當向配置於作為霍爾電壓輸出電極發揮功能的電極的兩側的作為驅動電流供給電極發揮功能的兩個電極間供給電流時，電流自磁感受部表面的一側的驅動電流供給電極朝位於該電極的正下方的電阻低的N型埋入層（下方）流動後，朝位於霍爾電壓輸出電極的正下方的N型埋入層流動，並自此處朝位於另一側的驅動電流供給電極的正下方的N型埋入層流動，進而自此處朝磁感受部表面的另一側的電極（上方）流動。此時，因於各驅動電流供給電極的正下方存在N型埋入層，相對於半導體晶圓表面垂直的方向的電流路徑與霍爾電壓輸出電極的距離變遠。若如所述般霍爾電壓輸出電極遠離電流路徑，則霍爾電壓變小，即，感度變低。
另外，於霍爾電壓輸出電極的正下方亦形成有雜質濃度高的N型埋入層，因此於霍爾電壓輸出電極的下部，朝與半導體晶圓平行的方向流動的電流於作為電阻最低（濃度最高）的區域的N型埋入層中流動。即，於移動率低的區域中流動。已知霍爾元件的磁感度與移動率成比例地變高，因此，由朝與半導體晶圓平行的方向流動的電流所產生的感度亦變小。
如以上般，於專利文獻1的結構中，作為結果，不太能提昇感度。
因此，本發明的目的在於提供一種具有提昇感度的縱型霍爾元件的半導體裝置。 [解決課題之手段]
本發明的半導體裝置是具有第1導電型的半導體基板、及設置於所述半導體基板上的縱型霍爾元件的半導體裝置，其特徵在於：所述縱型霍爾元件包括第2導電型的半導體層，設置於所述半導體基板上；多個電極，於所述半導體層的表面上設置於一直線上，包含濃度高於所述半導體層的第2導電型的雜質區域；多個第1導電型的電極分離擴散層，於所述半導體層的表面上，分別設置於所述多個電極的各電極間，且分別將所述多個電極分離；以及埋入層，分別設置於所述電極分離擴散層各者的大致正下方的所述半導體基板與所述半導體層之間，包含濃度高於所述半導體層的第2導電型的雜質區域。 [發明的效果]
根據本發明，當向多個電極之中，位於作為霍爾電壓輸出電極發揮功能的電極的兩側的作為驅動電流供給電極發揮功能的兩個電極間供給電流時，由於埋入層的濃度高且電阻低，因此電流自半導體層表面的一側的驅動電流供給電極朝位於鄰接於該電極的電極分離擴散層的大致正下方的埋入層流動後，朝向位於鄰接於另一側的驅動電流供給電極的電極分離擴散層的大致正下方的其他埋入層，與半導體基板平行地流動，其後，自該埋入層朝半導體層表面的另一側的驅動電流供給電極流動。
因此，自一側的驅動電流供給電極朝埋入層的電流路徑及自其他埋入層朝另一側的驅動電流供給電極的電流路徑變成相對於半導體基板垂直的電流成分（實際上略微傾斜，但可看作大致垂直），該些垂直於半導體基板的電流成分與霍爾電壓輸出電極的距離與所述專利文獻1相比均變近。藉此，可增大自垂直於半導體基板的電流成分所獲得的霍爾電壓。
進而，如上所述，電流的與半導體基板平行的成分形成於相鄰的埋入層間。即，於霍爾電壓輸出電極的下部，與半導體基板平行的電流成分在雜質濃度低的半導體層內流動。因此，藉由相對於半導體基板平行地於移動率高的半導體層內流動的電流，可獲得大的霍爾電壓。
如此，可有效率地獲得由朝垂直於半導體基板的方向流動的電流所產生的霍爾電壓、及由朝平行於半導體基板的方向流動的電流所產生的霍爾電壓這兩者。
因此，可提高縱型霍爾元件的磁感度。
以下，一面參照圖式一面對用以實施本發明的形態進行詳細說明。
圖1是用以說明本發明的一實施形態的具有縱型霍爾元件的半導體裝置的圖，圖1的（a）為平面圖，圖1的（b）為沿圖1的（a）的L-L'線的剖面圖。
如圖1所示，本實施形態的半導體裝置包括：P型（第1導電型）的半導體基板10、設置於半導體基板10上的縱型霍爾元件100、以及以包圍縱型霍爾元件100的周圍的方式設置的P型的元件分離擴散層70。
縱型霍爾元件100包括：N型（第2導電型）的半導體層20，設置於半導體基板10上；成為驅動電流供給用及霍爾電壓輸出用的電極的電極41～電極45，於N型半導體層20的表面上設置於一直線上，包含濃度高於N型半導體層20的N型雜質區域；P型的電極分離擴散層51～電極分離擴散層54，於N型半導體層20的表面上，設置於電極41～電極45的各者之間，且分別將電極41～電極45分離；以及N型的埋入層31～埋入層34，於電極分離擴散層51～電極分離擴散層54各者的下部設置於半導體基板10與半導體層20之間，且濃度高於N型半導體層20。
進而，於縱型霍爾元件100中，N型半導體層20及電極分離擴散層51～電極分離擴散層54的表面除設置有電極41～電極45的區域以外，由作為絕緣膜的例如SiO2 膜60覆蓋。藉此，於N型半導體層20表面上，可抑制與半導體基板10平行地流動的電流。
此處，N型埋入層31～N型埋入層34的各者配置於電極分離擴散層51～電極分離擴散層54各者的大致正下方。
例如，將N型雜質選擇性地注入至半導體基板10上後，於其上形成變成N型半導體層20的磊晶層，並使所注入的N型雜質擴散，藉此在半導體基板10與N型半導體層20之間形成所述N型埋入層31～N型埋入層34。
再者，為了提高磁感度，N型埋入層31～N型埋入層34的厚度越薄越佳，其濃度越高越佳。另外，當向驅動電流供給電極供給電流時，為了使垂直於半導體基板10的電流成分儘可能地接近霍爾電壓輸出電極，理想的是未於電極的正下方形成N型埋入層31～N型埋入層34。
另外，為了提高磁感度，N型半導體層20的厚度越厚越佳，例如理想的是6 μm以上。
元件分離擴散層70是以比N型半導體層20的底部深，並到達P型的半導體基板10的方式形成。藉此，將縱型霍爾元件100與半導體基板10上的其他區域（未圖示）電性分離。
於藉由P型元件分離擴散層70而與縱型霍爾元件100電性分離的半導體基板10上的其他區域（未圖示）中，設置構成用以對來自縱型霍爾元件100的輸出信號進行處理、或朝縱型霍爾元件100供給信號的電路的電晶體等元件。
另外，P型電極分離擴散層51～P型電極分離擴散層54例如藉由將P型的雜質選擇性地擴散至N型半導體層20內而形成。
電極41～電極45例如藉由如下方式形成：於形成P型電極分離擴散層51～P型電極分離擴散層54後，以將P型電極分離擴散層51～P型電極分離擴散層54上覆蓋，並殘留形成電極41～電極45的區域的方式，例如藉由矽局部氧化（Local Oxidation of Silicon，LOCOS）法來形成SiO2 膜60，並將SiO2 膜60作為遮罩而導入N型雜質。此時，電極41～電極45的深度是以與P型電極分離擴散層51～P型電極分離擴散層54的深度相等、或更淺的方式形成。
繼而，關於在本實施形態的半導體裝置中的縱型霍爾元件100中，探測與半導體基板10平行的方向的磁場成分的原理，參照圖2進行說明。
圖2是將圖1的（b）的剖面圖放大的圖，示意性地表示以電流自電極43朝電極41及電極45流動的方式，向電極41、電極43及電極45中供給驅動電流時的電流的流動樣子。
磁場如圖2中由B所示般，在與半導體基板10平行的方向上，自紙面的裏側朝跟前側擴展。
於所述構成的縱型霍爾元件100中，若使電流自電極43朝電極41及電極45流動，則首先自電極43起，如由箭頭Iv1 所示般，電流朝向高濃度的N型埋入層32及N型埋入層33，於N型半導體層20內流動。此時，電流一面接近霍爾電壓輸出電極42及霍爾電壓輸出電極44，一面與半導體基板10大致垂直（實際上略微傾斜，但可看作大致垂直）地朝半導體基板10的背面方向（下方）流動。
其後，如由箭頭Ih1 及箭頭Ih2 所示般，電流穿過N型埋入層32及N型埋入層33，朝向N型埋入層31及N型埋入層34側，於N型半導體層20內朝與半導體基板10平行的方向（左右方向）流動。此時，朝與半導體基板10平行的方向流動的電流成分因於電極43的兩側存在P型電極分離擴散層52、P型電極分離擴散層53，及低電阻的N型埋入層31及N型埋入層34位於N型半導體層20的底部，而如由箭頭Ih1 及箭頭Ih2 所示般，於N型半導體層20內的下部流動。
其後，如由箭頭Iv21 、箭頭Iv22 所示般，電流穿過N型埋入層31及N型埋入層34，與半導體基板10大致垂直地朝向N型半導體層20的表面方向（上方），於N型半導體層20內流動，然後流入電極41及電極45中。
相對於此種大致垂直於半導體基板10的電流成分Iv1 、電流成分Iv21 及電流成分Iv22 與平行於半導體基板10的電流成分Ih1 、電流成分Ih2 各者，藉由磁場的作用，在垂直於電流與磁場這兩者的方向上產生電動勢。即，相對於電流成分Iv1 ，於自電極43朝電極42的方向（左方向）上產生勞侖茲力（Lorentz force），相對於電流成分Iv21 ，於自電極41朝電極42的方向（右方向）上產生勞侖茲力，相對於電流成分Iv22 ，於自電極45朝與P型電極分離擴散層54相反側的方向（右方向）上產生勞侖茲力，相對於電流成分Ih1 ，於自半導體基板10朝電極42的方向（上方向）上產生勞侖茲力，相對於電流成分Ih2 ，於自N型半導體層20朝半導體基板10的方向（下方向）上產生勞侖茲力。
於本實施形態中，不僅因相對於朝與半導體基板10垂直的方向流動的電流成分Iv1 、電流成分Iv21 及電流成分Iv22 ，及垂直於其的方向的磁場所產生的勞侖茲力，而且因相對於朝與半導體基板10平行的方向流動的電流成分Ih1 及電流成分Ih22 ，及垂直於其的方向的磁場所產生的勞侖茲力這兩者，而在電極42與電極44中產生電位差，可藉由該電位差來探測磁場。
另外，於本實施形態中，如上所述，朝與半導體基板10平行的方向流動的電流成分Ih1 及電流成分Ih2 ，以及朝垂直的方向流動的電流成分Iv1 、電流成分Iv21 及電流成分Iv22 於雜質濃度低的N型半導體層20內流動。霍爾元件的磁感度與移動率成比例地變高，因此根據本實施形態，可進一步提高磁感度。
進而，於本實施形態中，朝垂直的方向流動的電流成分Iv1 、電流成分Iv21 及電流成分Iv22 如上所述，接近霍爾電壓輸出電極42及霍爾電壓輸出電極44進行流動。已知為了有效率地獲得藉由勞侖茲力所產生的電壓，較佳為使電流路徑接近至電流不直接流入霍爾電壓輸出端子中的程度，根據本實施形態，可進一步提高磁感度。
如此，根據本實施形態，可實現一種具有高感度的縱型霍爾元件的半導體裝置。
以上，對本發明的實施形態進行了說明，但本發明並不限定於所述實施形態，當然可於不脫離本發明的主旨的範圍內進行各種變更。
例如，於所述實施形態中，將第1導電型設為P型，將第2導電型設為N型進行了說明，但亦可將導電型調換，將第1導電型設為N型，將第2導電型設為P型。
另外，於所述實施形態中，將電極的數量設為五個，其是為了進行利用旋轉電流（spinning current）的偏移消除處理所需的電極的數量。因此，於偏移電壓可減小至不需要旋轉電流的程度的情況等下，只要有兩個驅動電流供給用電極、及一個霍爾電壓輸出用電極的合計三個以上的電極即可。
10‧‧‧半導體基板20‧‧‧半導體層31、32、33、34‧‧‧埋入層41、42、43、44、45‧‧‧電極51、52、53、54‧‧‧電極分離擴散層60‧‧‧SiO2膜70‧‧‧元件分離擴散層100‧‧‧縱型霍爾元件B‧‧‧磁場Ih1、Ih2、Iv1、Iv21、Iv22‧‧‧電流成分（箭頭）
圖1的（a）是本發明的實施形態的具有縱型霍爾元件的半導體裝置的平面圖，圖1的（b）是沿圖1的（a）的L-L'線的剖面圖。 圖2是圖1的（b）的放大圖。
10‧‧‧半導體基板
20‧‧‧半導體層
31、32、33、34‧‧‧埋入層
41、42、43、44、45‧‧‧電極
51、52、53、54‧‧‧電極分離擴散層
60‧‧‧SiO2膜
70‧‧‧元件分離擴散層
100‧‧‧縱型霍爾元件

Claims (4)

  1. 一種半導體裝置，其包括第1導電型的半導體基板；以及縱型霍爾元件，設置於所述半導體基板上；其特徵在於：所述縱型霍爾元件包括第2導電型的半導體層，設置於所述半導體基板上；多個電極，於所述半導體層的表面上設置於一直線上，包含濃度高於所述半導體層的第2導電型的雜質區域；多個第1導電型的電極分離擴散層，於所述半導體層的表面上，分別設置於所述多個電極的各電極間，且分別將所述多個電極分離；以及埋入層，分別設置於所述電極分離擴散層各者的大致正下方的所述半導體基板與所述半導體層之間，包含濃度高於所述半導體層的第2導電型的雜質區域，所述埋入層未形成於所述電極的正下方。
  2. 一種半導體裝置，其包括第1導電型的半導體基板；以及縱型霍爾元件，設置於所述半導體基板上；其特徵在於：所述縱型霍爾元件包括第2導電型的半導體層，設置於所述半導體基板上；多個電極，於所述半導體層的表面上設置於一直線上，包含濃度高於所述半導體層的第2導電型的雜質區域； 多個第1導電型的電極分離擴散層，於所述半導體層的表面上，分別設置於所述多個電極的各電極間，且分別將所述多個電極分離；以及埋入層，分別設置於所述電極分離擴散層各者的大致正下方的所述半導體基板與所述半導體層之間，包含濃度高於所述半導體層的第2導電型的雜質區域，所述半導體層及所述電極分離擴散層的表面除設置有所述電極的區域以外，由絕緣膜覆蓋。
  3. 如申請專利範圍第1項或第2項所述的半導體裝置，其中所述半導體層為磊晶層。
  4. 如申請專利範圍第1項或第2項所述的半導體裝置，其中所述多個電極的數量為三個以上。
TW106135587A 2017-01-18 2017-10-18 半導體裝置 TWI726164B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-006527 2017-01-18
JP2017006527A JP6910150B2 (ja) 2017-01-18 2017-01-18 半導体装置

Publications (2)

Publication Number Publication Date
TW201828513A TW201828513A (zh) 2018-08-01
TWI726164B true TWI726164B (zh) 2021-05-01

Family

ID=62840701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135587A TWI726164B (zh) 2017-01-18 2017-10-18 半導體裝置

Country Status (5)

Country Link
US (1) US10060991B2 (zh)
JP (1) JP6910150B2 (zh)
KR (1) KR20180085345A (zh)
CN (1) CN108336221A (zh)
TW (1) TWI726164B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7266386B2 (ja) * 2018-11-09 2023-04-28 エイブリック株式会社 半導体装置
JP2023015439A (ja) * 2021-07-20 2023-02-01 エイブリック株式会社 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0503141A1 (de) * 1991-03-15 1992-09-16 Landis & Gyr Business Support AG Anordnung zur Eigenschaftsverbesserung von mit P/N-Uebergängen versehenen Halbleiterstrukturen

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH662905A5 (de) * 1983-12-19 1987-10-30 Landis & Gyr Ag Integrierbares hallelement.
CH668146A5 (de) * 1985-05-22 1988-11-30 Landis & Gyr Ag Einrichtung mit einem hallelement in integrierter halbleitertechnologie.
JP4696455B2 (ja) * 2004-03-09 2011-06-08 株式会社デンソー ホール素子および磁気センサおよび磁気検出方法
JP4940965B2 (ja) * 2007-01-29 2012-05-30 株式会社デンソー 回転センサ及び回転センサ装置
US9548443B2 (en) * 2013-01-29 2017-01-17 Allegro Microsystems, Llc Vertical Hall Effect element with improved sensitivity
US9312473B2 (en) 2013-09-30 2016-04-12 Allegro Microsystems, Llc Vertical hall effect sensor
JP6695116B2 (ja) * 2014-11-26 2020-05-20 エイブリック株式会社 縦型ホール素子
JP6489840B2 (ja) * 2015-01-20 2019-03-27 エイブリック株式会社 ホール素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0503141A1 (de) * 1991-03-15 1992-09-16 Landis & Gyr Business Support AG Anordnung zur Eigenschaftsverbesserung von mit P/N-Uebergängen versehenen Halbleiterstrukturen

Also Published As

Publication number Publication date
JP2018117036A (ja) 2018-07-26
US10060991B2 (en) 2018-08-28
CN108336221A (zh) 2018-07-27
US20180203078A1 (en) 2018-07-19
KR20180085345A (ko) 2018-07-26
TW201828513A (zh) 2018-08-01
JP6910150B2 (ja) 2021-07-28

Similar Documents

Publication Publication Date Title
TWI726164B (zh) 半導體裝置
TWI728196B (zh) 半導體裝置
TWI738953B (zh) 半導體裝置
US10615333B2 (en) Semiconductor device
US11069851B2 (en) Semiconductor device having a vertical hall element with a buried layer
US10971678B2 (en) Semiconductor device
US10263177B2 (en) Semiconductor device
JP2014116468A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees