CN101127352A - 半导体电路以及使用该半导体电路的半导体器件 - Google Patents

半导体电路以及使用该半导体电路的半导体器件 Download PDF

Info

Publication number
CN101127352A
CN101127352A CNA2007101410982A CN200710141098A CN101127352A CN 101127352 A CN101127352 A CN 101127352A CN A2007101410982 A CNA2007101410982 A CN A2007101410982A CN 200710141098 A CN200710141098 A CN 200710141098A CN 101127352 A CN101127352 A CN 101127352A
Authority
CN
China
Prior art keywords
circuit
spin
semiconductor
drain
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101410982A
Other languages
English (en)
Other versions
CN101127352B (zh
Inventor
高取宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NEC LCD Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC LCD Technologies Ltd filed Critical NEC LCD Technologies Ltd
Publication of CN101127352A publication Critical patent/CN101127352A/zh
Application granted granted Critical
Publication of CN101127352B publication Critical patent/CN101127352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半导体电路，包括电源电压生成电路；第一电路，具有晶体管，其中该晶体管与该电源电压生成电路相连，并且通过利用电子自旋的自由度来改变漏极电流值，用以改变源极和漏极的自旋状态；以及主要功能电路，其与该第一电路相连并且具有主功能。通过该漏极电流值来选择该主功能电路是否工作。因此可以通过简单的电路结构来调整该电路的工作速度。

Description

半导体电路以及使用该半导体电路的半导体器件
技术领域
本发明涉及一种使用场效应晶体管的半导体电路，其中该场效应晶体管具有自旋相关传输特性，以及一种使用该半导体电路的半导体器件。
背景技术
近年来，随着半导体电路没有工作时(待机期间)由流经晶体管的泄漏电流引起的功耗增加的问题，已经开发出了更小的半导体元件。许多电路技术已经被开发出来，并且被实现作为解决该泄漏电流增加的措施。与仅仅通过降低电源电压VDD及晶体管的阈值电压VTH来增加速度的传统技术不同，这些电路技术更主动地控制电源电压VDD及阈值电压VTH。
日本特开专利申请No.2004-111904(图17)中描述了这些传统技术；Sugahara，S.“Ferromagnet/semiconductor hybrid device usingepitaxial ferromagnetic tunnel junctioins-Creation of group IVferromagnetic semiconductors and application thereof to spin device，”日本科学与技术厅：Promoting basic research in prioritized researchfields-Individual Research(aka：“sakigake”)First Class：Results Report(48-50页，图5和6)；以及Sugahara，S.，Tanaka，M.“Spin MOSFETand its applications，”The 134th Topical Symposium of the MagneticsSociety of Japan，The 22th Symposium of the Magnetic ArtificialStructured Thin Film，Physical Properties and Functions Joint Seminar“Present and future of spin electronics，”(93-100页)；以及其他出版物。
特别地，一种用于切断电路电功率的技术被引入这里作为更主动地控制电源电压VDD及阈值电压VTH技术的例子，其中利用具有多个不同电源电压和阈值电压的多个晶体管，在待机期间不使用该电路。
其他例子包括：通过调整加在硅衬底上的偏压来动态地改变晶体管的阈值电压VTH的技术；在电路工作期间动态地调整电源电压VDD的技术；以及其他技术。该VDD-跳变技术以及其他技术作为在电路工作期间切换多个电源电压技术的例子是已知的。
单极晶体管(场效应晶体管：FET)的阈值电压VTH被认为是当漏极电流ID迅速增加时的栅极-源极电压VGS。有许多种用来提取该阈值电压VTH的方法，并且这些方法在概念上都具有例如图1中所示的关系。
使用具有不同阈值电压的多个晶体管，用于切断在待机状态下没有使用的电路的电功率的技术的例子包括使用MTCMOS(多阈值电压CMOS(互补金属氧化物半导体))以及电源栅(功率门控)。具体来说，电源开关(功率开关)被提供给具有低阈值电压的电路，并且通过在待机期间切换该电源开关来切断未被使用电路的供电，从而降低了泄漏电流。双输入NAND门将被用于描述例子。图2A示出了没有配备电源开关的双输入NAND门的门电平电路符号，并且图2B为晶体管级的图2A所示的门的电路图。图3A示出了配备电源开关的双输入NAND门的门级电路符号，并且图3B为晶体管级的图3A所示的门的电路图。
在图2A和2B所示的双输入NAND门中，假设使用了具有高阈值电压VTE的晶体管，并且使用具有高阈值电压(高阈值电压高VTH)的NMOS晶体管211和具有高阈值电压(高VTH)的PMOS晶体管212来形成具有高阈值电压(高VTH)的NAND电路215。在NAND电路215中使用了两个输入A和B，并且用字母Z表示输出。
在图3A和3B所示的双输入NAND门中，主要地假设使用了具有低阈值电压VTH的晶体管，并且使用具有低阈值电压(低阈值电压低VTH)的NMOS晶体管213和具有低阈值电压(低VTH)的PMOS晶体管214来形成具有低阈值电压(低VTH)的NAND电路216。具有高阈值电压(高VTH)的NMOS晶体管211被用作电源开关。
在图2所示的高VTH NAND电路215中，泄漏电流非常小并且不会造成实际问题。但是，当每个晶体管都被改为低VTH晶体管，而不修改图2B中所示NAND电路215的结构时，则泄漏电流就会增加至实现起来会有问题的程度。
在具有如图3所示的电源开关的低VTH NAND门中，在正常工作期间，高VTH电源开关(NMOS晶体管211)被接通，在待机期间，电源开关(NMOS晶体管211)被断开，因此在待机期间能够切断泄漏电流。在电路设计中，首先使用图3B所示的高VTH NAND电路215来设计整个电路。接着确定该电路的关键路径，并且将该关键路径上的门转换为能够高速工作的低VTH NAND电路216。具有例如3中所示电源开关的低VTH NAND门被用在该转换中。在该电路的正常工作期间，电源开关(NMOS晶体管211)被接通，以允许高速工作，在待机期间该电源开关(NMOS晶体管211)被断开，借此降低了待机期间的泄漏电流。
按照与使用双输入NAND门描述的例子相同的方式，与接地(GND)侧上配备的电源开关(NMOS晶体管211)相同类型的电源开关也被提供给电源电压VDD，因此在待机期间能够切断提供给未被使用的电路块的电源，从而能够降低待机期间的泄漏电流。
一种使用了对加在晶体管的硅衬底上的偏压(衬底偏压)进行调整的方案(衬底偏压方案)的技术被引入这里，作为在电路的正常工作期间动态地控制晶体管的阈值电压VTH技术的例子。该技术的优点在于，当偏压被加在晶体管的硅衬底上时该阈值电压VTH会发生变化。晶体管的硅衬底通常与GND相连，但是在该衬底偏压方案中，晶体管的硅衬底没有与GND相连，并且电位被加在该硅衬底上，用于调整该晶体管的阈值电压VTH。
当衬底偏压增加时，硅衬底与漏极-源极之间的电位差降低，并且沟道下的耗尽层的宽度降低。因此，该值接近于晶体管的ON状态，并且该晶体管的阈值电压VTH减小。其中将正电压(NMOS晶体管的情况下；PMOS晶体管情况下，负电压)用作衬底偏压来降低晶体管阈值电压VTH的方案被称为正向偏压方案。相对地，由于当衬底偏压降低时沟道下的耗尽层的宽度增加，因此该值接近于晶体管的OFF状态，并且该晶体管的阈值电压VTH增加。其中将负电压(NMOS晶体管的情况下；PMOS晶体管情况下，正电压)用作衬底偏压来增加晶体管阈值电压VTH的方案被称为反向偏压方案。
通过上述衬底偏压方案的动态应用，可以在待机期间防止泄漏电流增加。例如，通过在待机期间增加晶体管的阈值电压VTH就能够显著地降低泄漏电流。并且，通过根据电路的处理负载，温度增加，以及其他条件来不断地改变晶体管的阈值电压VTH，也能够降低电路正常工作期间的泄漏电流。
也可以按照与晶体管的阈值电压VTH相同的方式，通过动态地控制电源电压VDD来降低泄漏电流。可以通过使用多个根据该电路的电源电压VDD及动态地控制该电源电压VDD，以及特别地通过动态地降低具有低负载的电路的电源电压VDD，由此来降低泄漏电流。
如上所述，已经开发出了各种措施来解决由于泄漏电流等的增加而引起的功耗的增加，其中泄漏电流等的增加是由缩小尺寸的半导体元件，降低的电源电压VDD，以及其他影响而引起的。
但是，根据上述传统技术，在待机期间通过抑制流经晶体管的泄漏电流的增加来抑制功耗增加的方案中，很显然会出现如下面所述的这些问题。
首先，在该方案中，其中使用了电源开关，所以在电路的正常工作期间该电源开关被接通，用于高速工作，以及在待机期间该电源开关被断开，以便于在待机期间降低泄漏电流，由于该电路在待机期间被从电源电压阻断，因此就会出现在电路中被悬置的节点，并且它的电压值与该电路正常工作期间的电压值不同。因此这时出现的问题需要从待机状态返回至正常工作状态。
使用电源开关的方案还包括将被阻断的电源线固定在另一个电源电位上的方案。在该方案中，在电路中被悬置的上述节点就不太可能出现。但是，该新近被固定的电源电位通常都被设置为与反极性电源电位相同的电位，以便于降低泄漏电流。例如，使用图3为例，高VTHNMOS晶体管211被阻断，并且NMOS晶体管211和213之间的电位与图3B顶部所示的电源电位相同。当按照这种方式设置电压时，在返回至正常工作状态期间，从新近固定的电源电位返回至初始电源电位需要时间。出现的问题也就是：电位的巨大变化是必须的，并且在从待机切换到正常工作期间有大量的泄漏电流流动。
为了克服这些问题，已经提出了一种被称为ZSCCMOS(锯齿形加强切断CMOS)或者类似的方案，用于将每个相邻门的阻断的电源电位切换为正或者负，从而加速从待机状态返回至正常工作状态。但是，这个方案的问题就在于需要有相当大数量的电源电位。
第二，在该方案中，其中使用了电源开关，所以在电路的正常工作期间该电源开关被接通，用于高速工作，以及在待机期间该电源开关被断开，以便于在待机期间降低泄漏电流，由于阻断电源具有在待机期间降低泄漏电流的效果，因此，在待机期间，电源无法被阻断的电路块或门中无法降低泄漏电流。
第三，当在反向偏压方案的衬底偏压方案中采用了过多的负电压时，通过施加该负电压而增加了VTH。因此，即使电压没有加在该门上，也会出现与加上负电压时出现的状态相类似的状态，在漏极与衬底之间的连接处出现泄漏电流，并且被称为GIDL(栅感应漏极泄漏)的连接泄漏电流分量增加了。特别是当晶体管体积减小时，该GIDL增加，并且无法获得该泄漏电流减小的效果。因此，即使当衬底偏置被最优化了，也几乎无法降低泄漏电流。
第四，随着小型化的发展以及栅极长度的降低，相对于衬底偏置效应，也会出现短沟道效应，并且即使采用了衬底偏置，该VTH的变化也非常小。
第五，当在反向偏压方案的衬底偏压方案中采用了过多的正电压时，就会出现闩锁效应，并且有时也会出现故障等。其原因就在于该晶体管被迫接通，并导致其被操作为双极性晶体管。
第六，由于氧化物膜的厚度，掺杂量，以及栅电极的类型必须是变化的，以便于在使用多个具有不同阈值电压的晶体管的方案中实现多个阈值电压，因此涉及重要的过程负荷。当存在多个阈值电压时，该电路结构也会变得复杂，并且该电路也会变得很难设计。
第七，即使将上述各种传统低功率方案，被称为时钟门控的、用于停止向未使用的电路块提供时钟脉冲的方案，以及其他传统已知的低功率方案组合在一起，功耗的降低也是有限的。并且，即使将用于根据负载自适应地改变电源电压和工作频率的DVS(动态电压定标)技术组合在一块使用，功耗的降低也是有限的。特别地，随着尺寸降低的发展，仅仅通过将上述措施组合在一块也无法获得足够的效果。因此新技术的开发是很关键的。
发明内容
本发明的一个目的就是提供一种半导体电路，在该电路中仅仅通过调整简单的电路结构就能调整电路的工作速度，以及提供一种使用该半导体电路的半导体器件。
本发明的半导体电路包括：电源电压生成电路；第一电路，具有晶体管，其中该晶体管与该电源电压生成电路相连，并且通过利用电子自旋的自由度来改变漏极电流值，用以改变源极和漏极的自旋状态；以及主要功能电路，其与该第一电路相连并且具有主要功能；其中该半导体电路根据该漏极电流值来改变主要功能电路的工作速度。
该主要功能电路的功耗优选地根据漏极电流值发生变化。
该晶体管的源极和漏极优选地由铁磁性金属或半金属性铁磁体构成，并且该沟道区域优选地由铁磁性半导体构成。
本发明的另一个半导体电路包括电源电压生成电路；第二电路，具有晶体管，其中该晶体管与该电源电压生成电路相连，并且能够利用电子自旋的自由度来将漏极电流流动的阈值提供给漏极-源极电压，用以改变源极和漏极的自旋状态；以及主要功能电路，其与该第二电路相连并且具有主要功能；其中当该漏极-源极电压等于或者小于阈值，并且该栅极电压等于或小于该阈值时，该主要功能电路不工作。
本发明的另一个半导体电路包括电源电压线；第二电路，具有晶体管，其中该晶体管与该电源电压生成线相连，并且能够利用电子自旋的自由度来将漏极电流流动的阈值提供给漏极-源极电压，用以改变源极和漏极的自旋状态；以及主要功能电路，其与该第二电路相连并且具有主要功能；其中该半导体电路根据该晶体管的自旋状态来改变加在主要功能电路上的电压。
该晶体管的源极和漏极优选地由铁磁性金属或半金属性铁磁体构成，并且该沟道区域优选地由半导体构成。
也可以动态地调整该晶体管的源极和漏极的自旋状态。
本发明的半导体器件使用了上述的半导体电路。
根据本发明，通过调整该晶体管的源极区域和漏极区域的电子自旋状态，可以调整主要功能电路的工作速度。
此外，通过动态地调整该晶体管的源极区域和漏极区域的电子自旋状态，可以获得具有低功耗和高性能的半导体电路。
附图说明
图1示出了场效应晶体管的阈值电压VTH的概念定义图；
图2A示出了没有配备电源开关的双输入NAND门的门级电路符号，并且图2B为显示晶体管级的图2A所示的门的电路图；
图3A示出了配备电源开关的双输入NAND门的门级电路符号，并且图3B为显示晶体管级的图3A所示的门的电路图；
图4为显示传统DVS技术的示意图；
图5为显示传统VDD跳变技术的示意图；
图6为显示根据本发明实施例1的半导体电路的示意图；
图7为显示根据本发明实施例1的半导体电路的示意图；
图8为显示根据本发明实施例1的半导体电路的示意图；
图9为显示根据本发明实施例1的半导体电路的示意图；
图10为显示根据本发明实施例1的半导体电路的示意图；
图11A为显示使用了MTJ的MRAM的典型存储器单元结构的示意图，并且图11B为显示该相同MTJ的操作原理的示意性透视图；
图12A-12E为显示自旋MOSFET的结构的例子的示意图；
图13A-13C分别示出了具有如图12B-12D所示结构的自旋MOSFET的输出特性(静态特性)曲线；
图14A和14B为显示在源极和漏极中使用了HMF的自旋MOSFET的结构例子的示意性截面图，并且图14C示出了图14A和图14B中所示的MOSFET的沟道区域附近的能带图；
图15A示出了图14A和图14B中所示自旋MOSFET的栅-源偏压VGS为0，并且偏压VDS(＞0)被加在漏极与源极之间的情况下的能带图的示意图；图15B示出了在图15A的状态中施加VDS(＞0)的情况下的能带图的示意图；以及图15C示出了在源极和漏极被逆平行磁化的情况下的能带图的示意图；
图16为显示根据本发明实施例3的半导体电路的示意图；以及
图17为显示根据本发明实施例3的半导体电路的示意图。
具体实施方式
下面将参照附图来详细地描述本发明的实施例。首先将描述本发明的实施例1。图6-10为显示根据本实施例的半导体电路的示意图。图11A为显示使用了MTJ的MRAM的典型存储器单元结构的示意图，并且图11B为显示该相同MTJ的操作原理的示意性透视图；图12A-12E为显示自旋MOSFET结构例子的示意图；图13A-13C分别示出了具有如图12B-12D所示结构的自旋MOSFET的输出特性(静态特性)曲线；图14A和14B为显示在源极和漏极中使用了HMF的自旋MOSFET的结构例子的示意性截面图，并且图14C示出了图14A和图14B中所示的MOSFET的沟道区域附近的能带图的示意图；图15A示出了图14A和图14B中所示自旋MOSFET的栅-源偏压VGS为0，并且偏压VDS(＞0)被加在漏极与源极之间的情况下的能带图的示意图；图15B示出了在图15A的状态中采用VDS(＞0)的情况下的能带图的示意图；以及图15C示出了在源极和漏极被逆平行磁化的情况下的能带图的示意图。
如图6中所示，在根据本实施例的半导体电路中，提供了利用电子自旋自由度的电路100，作为电源电压生成电路105和主要功能电路106之间的第二电路。从而形成了本实施例的半导体电路。
电荷泵电路，电平转换电路等可以被用作电源电压生成电路105。如果需要，也可以使用调整电路。该主要功能电路106为逻辑电路，模拟电路等，并且由主要功能电路106的半导体电路执行所希望的主要功能。
例如，MRAM(磁阻随机存取存储器)可以被引用作为利用了电子自旋自由度的器件。如现有技术日本特开专利申请No.2004-111904中所述，近来已经在MRAM中实现了与DRAM(动态随机存取存储器)相同的运行速度和集成度，并且该MRAM作为对于数据的非易失性起到重要作用的下一代存储器正在受到关注。
MRAM根据铁磁体的磁化方向来存储信息，并且通过使用自旋阀元件中的巨大磁阻、磁隧道结(MTJ：磁隧道结)中的隧道磁阻(TMR：隧道磁阻)、或者其他效应，可以电读取根据该磁化方向被存储的信息。利用MTJ的存在，能够将利用铁磁体对信息的非易失性存储理想化地集成到半导体集成电子设备中。由于该MRAM根据铁磁体的磁化方向来存储信息，因此信息能够以非易失的方式保留，而不会消耗能量。
如图11A所示，由单个MTJ 10和单个MOS(金属氧化物半导体)晶体管4形成了MRAM的1位存储单元。该MTJ 10被构造为使得在铁磁电极1与铁磁电极2之间夹住了绝缘膜3。MOS晶体管4的栅极与读取字线5相连，源极接地，漏极与MTJ 10的一端(铁磁电极2)相连，而该MTJ 10的另一端与位线6相连。
如图11B所示，该MTJ 10具有隧道结结构，其中薄膜绝缘膜3被夹在铁磁电极1与铁磁电极2之间，MTJ 10具有TMR效应，因此该隧道阻抗会根据铁磁电极1与铁磁电极2之间的相对磁性方向9而发生变化。具体地，在铁磁电极1与铁磁电极2之间逆平行磁化的情况下以及平行磁化情况下，TMR的变化率被称为TRM比率，并且该TRM比率被用于评估该TRM效应。
在MRAM中，通过根据组合磁场将MTJ 10的磁性状态，即，铁磁电极1与铁磁电极2之间的相对磁性方向9，改为平行磁化或者逆平行磁化来存储信息，其中该组合磁场是通过流经位线6以及与该位线6正交延伸的重写字线(未示出)的电流感应产生的。
当特定单元中存储的信息被读出时，电压被加在与该单元相连的特定读取字线5上，通过MOS晶体管4引导该电压，并使得读取电流(驱动电流)从与该单元相连的特定位线6流至MTJ 10，并且基于TMR效应的MTJ 10的压降被检测作为输出电压。从而能够读出存储在该特定单元中的信息。
除了MRAM以外，自旋晶体管也是半导体集成电子设备中利用电子自旋自由度的例子。在自旋晶体管中，日本特开专利申请No.2004-111904中披露的MOSFET自旋晶体管(下文中被称为“自旋晶体管”)，Sugahara，S.“Ferromagnet/semiconductor hybrid device usingepitaxial ferromagnetic tunnel junctioins-Creation of group IVferromagnetic semiconductors and application thereof to spin device，”日本科学与技术厅：Promoting basic research in prioritized researchfields-Individual Research(aka：“sakigake”)  First Class：Results Report(48-50页，图5和6)；以及其他出版物，与当前以硅MOSFET为中心的半导体集成电子设备具有很高的兼容性。
自旋MOSFET具有由铁磁体构成的源极(下文中称为铁磁源极)，由铁磁体构成的漏极(下文中称为铁磁漏极)，以及与传统MOSFET类似的栅极，其能够利用电荷的自由度，以及利用电子自旋的自由度，以调整源极区域和漏极区域中的自旋状态。特别地，自旋MOSFET是具有自旋注入器的晶体管，其中通过自旋过滤效应将自旋极化热载流子注入到沟道中，以及自旋检测器，用于选择通过自旋过滤效应而被注入的自旋极化热载流子。该自旋注入器相当于源极，并且自旋检测器相当于漏极。根据漏极中自旋状态的变化有选择地从源极传输或者阻断该自旋极化热载流子。MOSFET的输出特性根据铁磁源极以及铁磁漏极(或沟道)的磁化状态而发生变化。
在本实施例中，自旋MOSFET单元被用作电路100，在该电路100中利用了电子自旋的自由度，并且该被使用的自旋MOSFET与将在下面描述的实施例4中的自旋MOSFET 110相同。
在本实施例中，在利用电子自旋自由度的电路100中具有如下结构，沟道区(沟道19)为半导体(在所示例子中为硅)，该源极26和漏极27为半金属化铁磁体(HMF：半金属化铁磁体)，并且该源-漏为半导体与HMF之间的肖特基结，这与图12C中所示的自旋MOSFET相同。该HMF为专用铁磁体，其中的一个自旋能带具有金属带结构，而另一个自旋能带具有绝缘体(半导体)带结构。
在本实施例中，利用了电子自旋自由度的电路100可以具有例如图14A或14B中所示的结构。如图14A所示，利用了电子自旋自由度的电路100(自旋MOSFET 110)根据如下MOS结构构成，其中该MOS结构由栅电极17，栅绝缘膜18，以及与通常的MOSFET相同的半导体19，由HMF构成的源极26，以及由HMF构成的漏极27形成。通过将硅层与磁性元件掺杂在一起来形成图14A中所示的结构，从而形成由HMF构成的源极26和漏极27。通过利用栅极17的侧壁等来形成图14B中所示的自旋MOSFET结构，从而将HMF生长/淀积在硅层19上并且形成由HMF构成的源极26和漏极27。假设非磁性(NM：非磁性)触点29形成在这些自旋MOSFET中的HMF上。
如上所述，该HMF为专用铁磁体，其中的一个自旋带具有金属带结构，而另一个自旋带具有绝缘体(半导体)带结构。因此，费米能量穿过其中一个自旋的金属带，以及穿过另一个自旋的带隙，并且只有属于该金属带的自旋参与载流子传导。在如图14A和14B所示的MOSFET中，该HMF源极26和HMF漏极27上所示的EF就是费米能量，即，如图14C所示的金属自旋带的费米表面。
EF上面和下面所示的符号EC HM以及EV HM分别表示绝缘体自旋带的导带的底部，以及该绝缘价键电子带的顶点。
当在源极和漏极中使用HMF形成积累的n沟道自旋MOSFET时，则具有势垒高度φSB的肖特基结必须形成在HMF的金属自旋带的沟道区域以及n型半导体层(或者本征半导体层)中。通过该结，HMF中绝缘体自旋带的导带底部EC HM就是来自与HMF源极26以及HMF漏极27相连的NM触点29的各个费米能量EF的高度为φHM的能量势垒。
下面描述该电路100(自旋MOSFET 110)的工作原理，其中该电路100利用了电子自旋的自由度，使得属于该HMF源极26的金属自旋带的自旋为上自旋，并且属于半导体自旋带的自旋为下自旋。
如图15A所示，当栅-源偏压VGS被设置为0，以及偏压VDS(＞0)被加在漏极和源极之间时，在HMF源极26的肖特基结与HMF漏极27的肖特基结之间分割该VDS，并且该HMF源极27的肖特基结为正向偏压，而HMF漏极26的肖特基结为反向偏压。这时，HMF源极26的肖特基结的势垒宽度d(＝d1)足够厚，使得来自HMF源极26金属带的上自旋电子无法隧穿。HMF源极26的上自旋电子通过热地克服该肖特基势垒而产生电流，其中该电流相当于肖特基结中的反向饱和电流，但是可以通过适当地选择该肖特基势垒高度φSB而将电流值保持得足够小。因此，当VGS＝0时，即使在源极和漏极之间加上了偏压VDS(＞0)，由于上自旋电子的热释放和隧道注入，因此不会出现电流。
由下自旋电子构成的HMF绝缘体自旋带的能隙在HMF上形成的NM触点29之间形成了势垒高度为φHM的能量势垒。由于在HMF的绝缘体自旋带中没有传导电子，因此来自NM触点29的下自旋电子必须隧穿过HMF的绝缘体带或者热地克服该势垒，以便使下自旋电子被注入到沟道区域中去。这时，通过预先设置用于HMF的足够的膜厚度以及将能量势垒φHM设置为足够大的值，就可以防止下自旋电子被注入到沟道区域中去。因此，当VGS＝0时，可以将利用了电子自旋自由度的电路100(自旋MOSFET 110)置于阻断状态，在该状态中，即使偏压VDS(＞0)被加在漏极和源极之间，由于上自旋电子和下自旋电子的原因也不会有电流。
如图15B所示，当接着施加了VGS(＞0)时，由于电源线从栅电极朝着HMF源极26延伸，因此在源极侧上的肖特基势垒附近的电场就会加强，并且相对于该金属自旋带，源极侧上的肖特基势垒宽度d(＝d2)降低了。因此，上自旋电子从HMF的金属自旋带隧穿过肖特基势垒，并且被注入到栅绝缘膜正下方的沟道区域中。这时，即使肖特基势垒宽度d降低了，由于存在能量势垒，因此该下自旋电子没有被注入，其中该能量势垒具有由HMF的绝缘体自旋带生成的势垒高度φHM。特别地，该HMF源极26用作自旋过滤器，其仅仅注入金属自旋带的电子。
通过VDS将注入在沟道中的上自旋电子传输至漏极侧上的肖特基势垒边界。当该HMF源极26和HMF漏极27被平行磁化时，该被注入的上自旋电子与HMF漏极27的金属自旋带的自旋平行。这时，由于该金属自旋带充当沟道的触点，因此注入在该沟道中的上自旋电子被传导穿过该HMF漏极27的金属自旋带，并且成为漏极电流ID P。
如图15C所示，当该HMF源极26和HMF漏极27被逆平行磁化时，注入到该沟道中的上自旋带与HMF漏极27的金属带的自旋逆平行排列，并且与绝缘体自旋带的自旋平行。因此，该HMF漏极27用作能量势垒，其中相对于上自旋电子来说，势垒高度ΔEc＝φHM-φSB。这时，当选择HMF漏极27的HMF膜厚度以及ΔEc以使得该上自旋电子没有隧穿过或个热克服该势垒时，能够穿过HMF漏极27的上自旋电子的量就可以被忽略。这样，该HMF漏极27就有自旋过滤器的效果，其仅仅传输与金属自旋带的自旋平行的自旋，并且不传输逆平行自旋。
从上面的讨论中可以清楚地看到，在利用了电子自旋自由度的电路100(自旋MOSFET 110)中，当源极26和漏极27相对于彼此被平行磁化时，漏极电流ID P很大，并且当源极26和漏极27相对于彼此被逆平行磁化时，漏极电流ID AP极小。特别地，该电路100具有图13B中所示的输出特性(静态特性)。当源极26和漏极27被平行磁化时，用实线来表示漏极电流ID P，并且当源极26和漏极27被逆平行磁化时，用虚线来表示漏极电流IDAP。在如图13A至13C所示的输出特性中，假设载流子的弹道传导，并且沟道长度被假设为与自旋张弛距离相比足够短。
为了对MOSFET的自旋相关传输特性进行评估，引入了用下面等式表示的磁电流比γMC。
γMC＝(ID P-ID AP)/ID AP    【等式1】
当源极26和漏极27被平行磁化时，该漏极电流ID P会根据VGS非线性增加。漏极电流ID P的值随着VDS值的增加而增加，但是随着VDS值的增加，漏极电流ID P的增加很小并且逐步增加。其原因就在于可以通过VGS来控制源极26侧上的肖特基势垒宽度d，并且实质上通过VGS来确定该肖特基势垒宽度d，并且事实上与VDS无关。当源极26和漏极27被逆平行磁化时，当VDS为大约0.7V或更小时，几乎就不会有漏极电流ID AP，并且获得了自旋相关的传输特性。从VDS＝0.7V附近，从源极26被隧道注入的上自旋电子按照弹道方式被传导穿过该沟道，并且能够克服由漏极27中的绝缘体自旋带生成的能量势垒高度ΔEc＝φHM-φSB，因此该漏极电流ID AP会急剧增加。
如上所述，该源极26和漏极27的HMF用作自旋过滤器，其中该自旋过滤器只传导与金属自旋带平行自旋的载流子。因此，当源极26和漏极27被平行磁化时，从与金属自旋带平行自旋的载流子就能够得到很大的漏极电流ID P。当该源极26和漏极27被逆平行磁化时，源极的金属自旋带和漏极的金属自旋带彼此逆平行，并且几乎不会出现漏极电流ID AP。因此能够获得非常大的γMC。当载流子按照弹道方式被传导穿过沟道时，可以通过绝缘体自旋带的带隙大小来确定漏极偏压VDS的区域，由此可以获得这个很大的γMC。
因此，利用电子自旋自由度的电路100能够通过在逆平行磁化和平行磁化之间切换源极26和漏极27的自旋状态，从而来切换用于使得漏极电流增加的漏-源电压，。
例如，利用电子自旋自由度的电路100的源极26和漏极27的电子自旋状态能够被调整为上自旋，用以生成如图7所示的上自旋电路100a。利用电子自旋自由度的电路100的源极26和漏极27的电子自旋状态也能够被调整为下自旋，用以生成如图8所示的下自旋电路100b。这时，由于利用电子自旋自由度的电路100的源极26和漏极27的电子自旋处于平行磁化状态，因此如图9所示，该电路可以被称为平行磁化电路100c。改变源极26和漏极27中任何一个的自旋状态，其中的自旋状态是可调节的，就产生了逆平行磁化状态，在该逆平行磁化状态中，源极26和漏极27的自旋彼此相互逆平行，并且如图10所示，该电路可以被称为逆平行磁化电路100d。
在图13B所示的例子中，当源极26和漏极27被平行磁化时，当漏-源电压大于0V时，该漏极电流ID P增加。但是，当源极26和漏极27被逆平行磁化时，对于漏-源电压来说存在大约0.7V的阈值电压，当超过0.7V时，该漏极电流ID AP增加。
特别地，在本实施例的半导体电路中，当利用电子自旋自由度的电路100的漏源电压的阈值电压为0V时(当图13B所示的源极26和漏极27被平行磁化时)，当大于栅极电压阈值的电压被加在该栅极上时，该主要功能电路106就正常工作。
在漏源电压的阈值电压的绝对值大于0V的状态中，当没有施加大于该阈值电压的漏源电压时(当图13B所示的源极26和漏极27被逆平行磁化时)，即使施加了大于栅极电压阈值的电压时，利用电子自旋自由度的电路100(自旋MOSFET 110)中也不会有漏极电流ID AP流动，因此，该主要功能电路106无法工作。
下面将描述根据这样配置的本实施例的半导体电路的操作。在根据本实施例的半导体电路中，利用电子自旋自由度的电路100的源极26和漏极27的电子自旋状态能够被调整为上自旋，例如，用以生成如图7所示的上自旋电路100a。这时，源极26和漏极27的自旋被调整为平行磁化状态下的上自旋，并且因此也可以生成如图9所示的平行磁化电路100c。如图13B所示，这时没有漏源电压的阈值电压(即使规定了，该电压也是在0V附近)，并且当大于栅极电压阈值的电压被加在该栅极上时，漏极电流ID P会流动，并且电压被加在漏极和源极之间。
当源极26和漏极27中任何一个的自旋状态被改变时，其中的自旋状态是可调的，由此将利用电子自旋自由度的电路100改为逆平行磁化状态下的逆平行磁化电路100d，在该逆平行磁化状态下，源极26和漏极27的自旋相互逆平行，此时，例如图13所示，漏源电压的阈值为大约0.7V。这时，即使大于栅极电压阈值的电压被加在了该栅极上，并且在漏极和源极之间加上了电压，当漏极和源极之间施加的电压低于阈值电压时，该漏极电流ID AP也不会流动，并且当该电压高于阈值电压时，该漏极电流ID AP会流动。在利用电子自旋自由度的电路100中，在特定漏源电压的情况下可以通过调整铁磁体源极和铁磁体漏极的电子自旋状态来调整该漏极电流是否流动。该操作的概要如下面的表1和2中所示。
当不存在漏源电压的阈值电压时(当源极26和漏极27被平行磁化时)，如下表1中所示，可以根据栅极电压来将漏极电流切换为ON和OFF。特别地，当栅极电压等于或大于阈值时，就会出现ON状态，以及
当栅极电压等于或小于阈值时，就会出现OFF状态(特别地，完全OFF状态)。
【表1】
    栅极电压     等于或大于阈值   漏极电流ON
    等于或小于阈值   漏极电流完全OFF
当存在用于漏源电压的阈值电压时(当源极26和漏极27被逆平行磁化时)，如下面的表2所示，不仅可以通过栅极电压，还可以通过漏源电压来控制漏极电流的ON/OFF状态。结果，在漏源电压等于或小于漏源电压的阈值的状态下，当栅极电压高于或者低于阈值时，就会出现OFF状态(当栅极电压等于或小于阈值时出现完全OFF状态)。当源漏电压等于或大于源漏电压的阈值时，在栅极电压等于或大于阈值时就会出现ON状态，而当栅极电压等于或小于阈值时就会出现OFF状态。
【表2】
    漏-源电压
    等于或大于漏极阈值   等于或小于漏极阈值
栅极电压 等于或大于阈值     漏极电流ON   漏极电流OFF
等于或小于阈值     漏极电流OFF   漏极电流完全OFF
根据本发明实施例的半导体电路如下操作。首先，在自旋状态下(源极26和漏极27被平行磁化)，该电源电压生成电路105和主要功能电路106相互连接，并且主要功能电路106正常工作，其中在自旋状态中不存在漏源电压的阈值(阈值电压接近于0V)。特别地，通过是否超过该栅极电压阈值来确定该主要功能电路106是否工作。在自旋状态下(源极26和漏极27被逆平行磁化)，在该自旋状态中存在用于漏源电压的阈值，即使当该栅极电压大于阈值时，该电源电压生成电路105和主要功能电路106相互阻断，并且当漏源电压小于阈值电压时，该主要功能电路106不工作。
根据本实施例，可以通过调整源极26和漏极27的电子自旋状态来选择该主要功能电路106是否工作。过去，对操作速度进行调整，并且利用例如调整栅极电压的阈值的方法通过控制电荷的自由度，从而选择主要功能电路是否工作。但是，根据本实施例，可以通过控制电子自旋的自由度或通过控制电荷的自由度来选择该主要功能电路106是否工作。
根据本实施例的半导体电路能够通过控制电子自旋的自由度来间接地控制电荷的自由度，以及通过调整栅极电压或其他方法来直接控制电荷的自由度。因此，可以通过两种或更多的方法来选择主要功能电路106是否工作。
在根据本实施例的半导体电路中，即使根据电子自旋状态存在用于漏源电压的阈值，也可以通过施加大于阈值电压的漏源电压来将该主要功能电路106置于工作状态。例如，通过调整由电源电压生成电路105提供的电位，从而使得利用电子自旋自由度的电路100的漏源电压比正常还高，则即使存在漏源电压的阈值，也能够操作该主要功能电路106。这样，通过根据本实施例的多个方法就可以调整该电路是否工作。
尽管利用电子自旋自由度的电路100在本实施例中被描述为图12C所示的自旋MOSFET单元，但是该结构并不受到限制，并且通过图12C中所示的自旋MOSFET可以部分地形成利用电子自旋自由度的电路100。
下面将描述本发明的实施例2。利用电子自旋自由度的电路100与上述实施例1中的第二电路一样具有如下结构，其中如图12C所示，沟道19为半导体，源极26和漏极27为HMF。但是，如图12D所示，代替第二电路，本实施例具有第一电路，其中该沟道28为铁磁半导体(FS：铁磁半导体)，源极23和漏极24为铁磁金属(FM：铁磁金属)，以及源漏极为FS和FM之间的肖特基结。其他结构特征与实施例1相同。在本实施例中，由于FS被用在利用电子自旋自由度的电路100的沟道28中，因此利用了一种被称为场效应磁控制的现象来电气地操作该沟道28的磁化状态，其中该场效应磁控制对于FS来说是特定的。
在根据本实施例的半导体电路中，利用电子自旋自由度的电路100具有如图13C所示的输出特性(静态特性)。如图13C所示，当源极和漏极被逆平行磁化时，该输出特性具有与源极和漏极被平行磁化时的输出特性乘以常数n(0＜n＜1)而得到的形状相类似的形状。该输出特性高度取决于由FS和FM生成的肖特基势垒的结构，但是可以基于全部很宽的范围而获得几乎没有依赖性的γMC。
在根据本实施例的半导体电路中，利用电子自旋自由度的电路100的源极23和漏极24的电子自旋状态能够被调整为上自旋，从而生成如图7所示的上自旋电路100a。利用电子自旋自由度的电路100的源极23和漏极24的电子自旋状态也可以被调整为下自旋，从而生成如图8所示的下自旋电路100b。这时，由于利用电子自旋自由度的电路100的源极23和漏极24的电子自旋处于平行磁化状态，因此，如图9所示，该电路可以被称为平行磁化电路100c。改变自旋状态可调的源极23和漏极24中任何一个的自旋状态，就产生了逆平行磁化状态，在该逆平行磁化状态中，源极23和漏极24的自旋彼此相互逆平行，并且如图10所示，该电路可以被称为逆平行磁化电路100d。
下面将描述根据本实施例的半导体电路的操作。
在根据本实施例的半导体电路中，如图9所示，当利用电子自旋自由度的电路100的铁磁源极和铁磁漏极被平行磁化时，如图13C所示，该漏极电流ID P很大，并且当漏极电流ID P很大时，该主要功能电路106的工作速度也会增加。当需要主要功能电路106高速工作，可以利用该自旋状态，并且工作频率很高。即使在利用电子自旋自由度的电路100中的铁磁源极和铁磁漏极的电子自旋状态为平行磁化状态时，该主要功能电路106的运行速度也可以根据上自旋或者下自旋有效地发生变化。
也可以通过改变自旋状态可调的铁磁源极和铁磁漏极中任何一个的自旋状态，从而将利用电子自旋自由度的电路100的铁磁源极和铁磁漏极的自旋调整为逆平行磁化状态，由此变为逆平行磁化电路100d(图10)。当如图10所示，该铁磁源极和铁磁漏极被逆平行磁化时，如图13C所示，该漏极电流ID AP很小，并且当漏极电流ID AP很小时，该主要功能电路106的工作速度降低。因此，可以进行调整，以使得当需要降低功耗，不需要高速工作，以及主要功能电路106中的操作频率很低时，该铁磁源极和铁磁漏极被逆平行磁化(图10)。在根据本实施例的半导体电路中，可以通过改变电子自旋状态来改变主要功能电路106的工作速度。
这样，通过选择利用电子自旋自由度的电路100的源极区域和漏极区域的自旋状态，可以选择分别对应于两个或更多工作速度的两种或更多模式。
在根据本实施例的半导体电路中，利用电子自旋自由度的电路100为自旋MOSFET，其中沟道区为FS，并且铁磁源极和铁磁漏极为FM，其中通过调整铁磁源极和铁磁漏极的电子自旋状态来调整相同漏源电压情况下的漏极电流的大小。当漏极电流很大时，该主要功能电路106的工作速度增加。当漏极电流很小时，该主要功能电路106的工作速度降低，但功耗也下降。这样，就可以通过调整自旋MOSFET的源极区和漏极区的自旋状态来调整该主要功能电路106的工作速度和功耗。过去，通过对电源电压生成电路105进行调整以及其他方法，利用控制电荷的自由度，从而调整主要功能电路106的工作速度和功耗，但是本实施例可以通过控制电子自旋的自由度来调整主要功能电路106的工作速度和功耗。并且，由于电子自旋的自由度以及本实施例的半导体电路中电荷的自由度是可以控制的，因此可以通过两种或更多的方法来调整主要功能电路106的工作速度和功耗。
利用电子自旋自由度的电路100在本实施例中被描述为如图12D中所示的自旋MOSFET单元，但是该结构并不限于此，并且可以由图12D中所示的自旋MOSFET部分地形成利用电子自旋自由度的电路100。
下面描述本发明的实施例3。在上述实施例2中，作为第一电路的利用电子自旋自由度的电路100具有如下结构，如图12D所示，沟道28为FS，源极23和漏极24为FM。但是，在该实施例中，如图12E所示，在所采用的结构中，沟道28为FS，源极26和漏极27为HMF，并且源漏为FS与HMF之间的肖特基结。其他结构特征与实施例2中的相同。
本实施例的半导体电路的其他结构，操作，以及效果与上述实施例2中的相同。
在根据实施例1-3的半导体电路中，可以动态地调整主要功能电路是否工作。从而可以改变电子自旋状态，并且可以根据一直在变化的需要的工作条件来改变电路的工作状态。
如图12A-12E所示，自旋MOSFET可以具有各种结构。
在图12A所示的自旋MOSFET的结构中，沟道区(沟道19)为半导体(在所示例子中为硅)，源极20和漏极21为FS，并且源漏为该半导体与FS之间的pn结。
在图12B所示的自旋MOSFET的结构中，沟道区(沟道19)为半导体(在所示例子中为硅)，源极12和漏极24为FM，并且源漏为该半导体与FM之间的肖特基结。
通过用铁磁体代替通常MOSFET的源极和漏极或者沟道区从而形成自旋MOSFET。但是，自旋MOSFET的源极和漏极不仅控制自旋极化电流，也必须同时满足与沟道接触以及阻断接触以防止OFF电流的功能。特别地，该源漏结能够通过施加栅极偏压从而传导很大的自旋极化电流，并且必须也是结(触点)，由此在没有施加栅极偏压时几乎不会出现电流。因此，使用了这种如图12A-12E所示的结条件。
如图13A所示，在具有如图12B所示结构的自旋MOSFET的输出特性(静态特性)中，上面提到的γMC高度取决于漏极偏压VDS以及栅偏压VGS，并且随着VDS的增加而降低，但是随着VGS的增加而增加。为了增加γMC，很重要的就是FM的自旋极化率要增加，并且肖特基势垒的高度要降低。但是，γMC的偏压相关性能够对于集成电路的实现施加限制。如上面实施例1-3所示，在本发明中可以使用具有图12C-12E所示结构的自旋MOSFET。
下面将描述本发明的实施例4。图16为显示根据本实施例的半导体电路的示意图，以及图17为显示根据本实施例的半导体电路的例子的示意图。图1 6和17中使用了相同的参考符号，用以表示与图6-15中相同的结构性部件，并且这里将不再给出对于这些部件的详细说明。
如图16所示，在本实施例的半导体电路中，利用电子自旋自由度的电路100被布置在电源线107与主要功能电路106之间。
例如，利用电子自旋自由度的电路100可以为自旋MOSFET单元。在本实施例中，利用电子自旋自由度的电路100的结构如下：如图12C所示，沟道区为半导体(在所示例子中为硅)，铁磁源极和铁磁漏极为HMF，并且源漏为该半导体与HMF之间的肖特基结。
下面描述根据本实施例的半导体电路的操作。在本实施例的半导体电路中，如图13B所示，当利用电子自旋自由度的电路100的铁磁源极和铁磁漏极的电子自旋状态为平行磁化并且不存在用于漏源电压的阈值时，施加电源线107的电压，而不改变主要功能电路106。当利用电子自旋自由度的电路100的铁磁源极和铁磁漏极的电子自旋状态为逆平行磁化，并且存在漏极与源极之间电压的阈值，则将通过从电源线107的电压减去漏源电压的阈值而得到的电压施加到主要功能电路106。
尽管利用电子自旋自由度的电路100在本实施例中被描述为图12C所示的自旋MOSFET单元，但是该结构并不受到限制，并且通过图12C中所示的自旋MOSFET可以部分地形成利用电子自旋自由度的电路100。
在图17中所示的本实施例的半导体电路的例子中，利用电子自旋自由度的晶体管110单元被用作利用电子自旋自由度的电路。该晶体管110的结构如下：如图12C所示，沟道区为半导体(在所示例子中为硅)，铁磁源极和铁磁漏极为HMF，并且源漏为该半导体与HMF之间的肖特基结，并且可以根据HMF源极以及HMF漏极的自旋状态在漏源电压具有或者不具有阈值的状态之间进行切换。
在图17所示本实施例的半导体电路的例子中，上面提到的晶体管110被布置在电源电压线与主要功能电路106之间，并且该电源电压为VDH。在图17所示的例子中，利用电子自旋自由度的晶体管110为PMOS晶体管，但是该结构并不受到限制，并且也可以使用NMOS晶体管来生成相同的结构。
图17中所示的本实施例的半导体电路的例子能够与传统的DVS技术以及传统的VDD跳变技术进行比较。图9为显示传统DVS技术的示意图，并且图10为显示传统VDD跳变技术的示意图。
该DVS技术用于根据电路的负载适应性地改变电源电压和工作频率。如图9中所示，例如，通过主要功能电路251外部的DC/DC转换器250，可以将主要功能电路251的电源电压VDD改为VDL或者VDH，并且同时通过主要功能电路251内部的时钟电路(未示出)来改变主要功能电路251的工作频率f。
在VDD跳变技术中，如图10所示，例如可以通过PMOS晶体管252和253来切换两种类型的电源电压VDL和VDH。
在图17所示的本实施例的半导体电路的例子中，当HMF源极以及HMF漏极的电子自旋状态被调整为平行磁化时，即不存在漏源电压的阈值时，电源电压VDH被加在点C上。当由图9中的DC/DC转换器250生成VDH，并被加在点D上时该功能是相同的，并且当图10的PMOS晶体管253被接通，且该VDH被加到点E上时，该功能是相同的。
在图17中，当HMF源极和HMF漏极的电子自旋状态被调整为逆平行磁化，以及存在漏极和源极之间电压的阈值时，通过从电源电压VDH中减去漏源电压的阈值而得到的电压被加在点C上。特别地，当电源电压VDH与点C之间的电位差等于漏源电压时，该晶体管110被断开，并且点C的电压没有达到电源电压VDH。当由图9中的DC/DC转换器250生成VDL，并被加在点D上时该功能是相同的，并且当图10的PMOS晶体管253被接通，该VDH被加到点E上时，该功能是相同的。
通过使用比传统DVS技术和传统VDD跳变技术更简单电路结构，根据本实施例的半导体电路实现了与传统DVS技术和传统VDD跳变技术相同的功能。
下面将描述根据本发明实施例5的半导体器件。本实施例的半导体器件配备有至少一个根据实施例1至4的半导体电路，并且除了根据实施例1至4的半导体电路之外，可以配备有多个功能电路，功能元件等。
下面将描述本发明的实施例6。本实施例为方法实施例，用于制造使用了本发明的半导体电路以及半导体器件的自旋MOSFET。
当FS用在本发明的半导体电路以及半导体器件中的MOSFET自旋晶体管的沟道部分中时，该FS可以直接生成，或者通过半导体衬底，绝缘衬底，金属衬底，或者其他支撑衬底上的生长控制层生成，或者也可以通过热扩散，离子注入等引入磁性原子来形成FS。例如，锰(Mn)，铬(Cr)，或者其他过渡金属元素或者稀土元素可以被引入半导体，其中该半导体由硅(Si)，锗(Ge)，或者与其他金属的组合物(例如，SixGe1-x，SiC等)构成。
铁(Fe)，镍(Ni)，钴(Co)，或者其他元素，或者含有从下面组中选择的至少一种元素的合金可以被用在铁磁源极以及铁磁漏极中，其中这些组包括：铁(Fe)，镍(Ni)，钴(Co)，以及铬(Cr)；坡莫合金(包括铁镍合金(Fe-Ni合金)，增加了钼(Mo)的镍铁钼超导磁合金，增加了铜(Cu)或者铬(Cr)等的镍铁高导磁合金等等)，钴铁合金(Co-Fe合金：Co1-xFex)，钴铁硼合金(Co-Fe-B合金：Co1-x-yFexBy)，或者其他常见的铁磁金属。也可以使用Co2MnSi或者其他Heusler合金，或者CrO2，Fe3O4(磁铁矿)，闪锌矿CrAs，CrSb，MnAs，或者La1-xSrxMnO3以及其他半金属。并且，也可以使用具有铁磁性金属带结构的FS或者具有半金属带结构的FS。
可以通过将铁磁体外延生长或者淀积在非磁性半导体层上来形成铁磁源极以及铁磁漏极。作为选择，也可以利用热扩散，离子注入或者其他方法将磁性元素引入非磁性半导体衬底中来形成铁磁源极以及铁磁漏极。
高介电材料HfO2，或者SiO2，Al2O3等可以被用作栅绝缘膜。该衬底可以为普通半导体衬底或者SOI衬底，或者玻璃衬底，石英衬底，或者其他绝缘衬底，或者使用金属等的衬底。由于沟道周围的寄生电容被显著降低，因此使用SOI衬底或者绝缘衬底对于增加电路的速度是特别有益的。
可以通过通常的薄膜工艺以及通常的微制造过程来制造本发明的半导体电路和半导体器件。
例如，脉冲激光淀积(PLD)或者离子束淀积(IBD)可以被用作薄膜形成工艺。也可以使用各种类型的溅射方法(直流(DC)，高频(RF)，磁控管，对靶，电子回旋加速器谐振(ECR)，螺旋波等离子体，感应耦合等离子体(ICP)，或者复离子束，以及其他离子束)，分子束外延(MBE)，或者离子电镀法以及其他各种PVD法。也可以使用各种CVD法(热CVD，光CVD，等离子体CVD等)。也可以使用电镀或者sol-gel法。
例如，该微制造方法可以为如下方法的组合，这些方法包括使用分档器的光刻法、电子束(EB)法等，其用于通过半导体工艺形成微图案，离子铣削法，电抗离子蚀刻(RIE：电抗离子蚀刻)法(特别是深度RIE)，聚焦离子束(FIB：聚焦离子束)法，或者其他物理或化学蚀刻法。
可以通过各种方法来写入该源极和漏极的磁化状态。例子包括通过使用电流感应的磁场来进行写入的方法，这与MRAM一样。一个具体的例子被称为外部磁化反转法，其中电流被加在目标附近的电极上，用于写入磁化状态，从而从电流中生成外部磁通以及改变自旋方向。这时通常使用两个或更多的电极，由两个电极生成外部磁通，并且由该磁通的组合产生的磁场对该磁化进行反转，从而就能够防止写入错误，并且只有在矩阵的规定位置才能够对自旋方向进行反转。
随着器件大小的降低，被写入磁化状态部分的大小也会降低。因此，当该器件的尺寸很小时，就必须有足够大的磁荷，以便足以保持该被写入的磁化状态。对于纳的尺寸来说，该必要磁荷是非常大的，并且去磁场显著增加。为了对很大的磁荷进行反转，需要有很大的磁场，并且在纳级尺寸用于生成必要磁场的电流也会显著增加。由于在纳尺寸的器件中配线尺寸降低，因此当施加电流时配线中就有可能出现熔化或其他问题，因此很难施加大电流，并且从该电流中也极难生成进行写入所需的磁场。
如上所述，在使用电流感应的磁场来写入磁化状态的方法中，写入电流动增加实质上与目标器件的大小成反比。因此，当该器件尺寸很小时，优选地就是使用除了使用电流感应磁场进行写入以外的方法来写入磁化状态。
当该器件很小时，适宜采用的方法的例子就是通过使用自旋注入磁化反转来写入磁化状态。该自旋注入磁化反转方法就是在写入磁化状态时将直流电加在目标部分上，并通过电子自旋效应来反转该磁化状态。特别地，在自旋注入磁化反转中，自旋极化电流被注入到铁磁体层中，其中该自旋极化电流在铁磁体层中生成反转该磁化所需的扭矩。更具体地，当自旋极化电流被注入到铁磁体中时，会产生两个效果，包括：自旋的角动量改变(角动量转移)，以及自旋积累，其中电化学电位根据该自旋而极化。这两种类型的效果使得扭矩作用于自旋注入的铁磁体中的局部自旋上，并且如不平衡磁化(内部磁通)的效果通过注入端出现在结点附近。可以通过这些效果来对铁磁体的磁化进行反转。在自旋注入磁化反转中可以通过减小器件尺寸来降低写入电流。因为在磁场写入中不存在半选择的问题，因此自旋注入磁化反转比电流感应磁场更有前途。
由于自旋MOSFET为对称器件，其中源极和漏极彼此相对布置，因此能够被从源极侧或者漏极侧施加自旋极化电流。因此，可以从该源极侧或者漏极侧重新写入磁化状态。由于特别是当磁化状态的两个值被重写时，自旋极化电流的方向必须被特定地改变，因此该自旋MOSFET优选地是对称器件。
当自旋注入磁化反转方法中所需的电流很大时，例如目标部分中的结构有时就会被大电流所损坏。因此优选地就是使用具有较小必要电流的自旋注入磁化反转方法。该沟道长度优选地也比自旋张弛距离更短。并且，当使用自旋注入磁化反转方法时，该沟道部分优选的是半导体。
电场辅助磁化反转也可以被用于写入源极和漏极的磁化状态。在该电场辅助磁化反转中，能够调整电场矫顽力的材料被用于降低在反转磁化时的电场矫顽力，由此，该磁化可以被很小的磁场反转。由于在电场辅助磁化反转中可以通过电场来降低磁化反转所需的磁场，因此能够降低产生磁场所需的电流和磁场，其中磁场是写入所需的磁场。
在沟道部分为铁磁体时的方法中，该方法非常有用，通过电场将该沟道部分设置为顺磁状态，并通过很小的磁场来反转该磁化状态，之后，通过去除该电场来写入磁化状态，这就导致返回至铁磁状态。该方法的优点在于顺磁状态的矫顽力大大小于铁磁状态的矫顽力。特别是在将电场加在FS上以降低沟道部分的载流子密度时，该铁磁状态很容易改变为顺磁状态。由于通过施加电场来降低载流子密度，因此当去掉该电场时，该载流子密度会返回至初始状态，并出现从顺磁到铁磁的转变。
还可以使用利用自旋极化电流来移动磁畴壁的方法，用以在希望的位置上产生希望的磁化状态。但是，在使用该方法时，即使该自旋极化电流被去掉之后，该磁畴壁也必须被固定在希望的位置上，并且需要稍微更结构性的设计。
通过调整自旋MOSFET的源极区域和漏极区域的电子自旋状态，本发明可以调整主要功能电路的工作速度和功耗。
还可以通过动态地调整自旋MOSFET的源极区域和漏极区域的电子自旋状态来获得同时具有低功耗和高性能的半导体电路。
优选地，按照弹道方式来传导本发明中使用的自旋MOSFET的沟道部分中的电子。当传导为弹道式时，由于自旋极化电流的自旋状态只有很小的变化，因此能够得到地的自旋MOSFET。
在本发明中，描述自旋MOSFET作为FET的例子，其中可以利用电子自旋的自由度来调整源极区域和漏极区域的自旋状态，但是由于MISFET具有与MOSFET相同的结构，因此使用具有更广范围的MISFET(金属绝缘体半导体场效应晶体管)也能够获得同样的操作和效果。

Claims (14)

1.一种半导体电路，包括：
电源电压生成电路；
具有晶体管的第一电路，其中该晶体管与该电源电压生成电路相连，并且通过利用电子自旋的自由度来改变漏极电流值，从而改变源极和漏极的自旋状态；以及
主要功能电路，其与所述第一电路相连并且具有主要功能；其中
该半导体电路根据所述漏极电流值来改变所述主要功能电路的工作速度。
2.根据权利要求1的半导体电路，其中所述主要功能电路的功耗根据所述漏极电流值发生变化。
3.根据权利要求1的半导体电路，其中
所述晶体管的所述源极和漏极由铁磁性金属或半金属性铁磁体构成；以及
该沟道区域由铁磁性半导体构成。
4.根据权利要求2的半导体电路，其中
所述晶体管的所述源极和漏极由铁磁性金属或半金属性铁磁体构成；以及
该沟道区域由铁磁性半导体构成。
5.一种半导体电路，包括：
电源电压生成电路；
具有晶体管的第二电路，其中该晶体管与该电源电压生成电路相连，并且能够利用电子自旋的自由度将阈值提供给漏-源电压，在所述阈值处漏极电流流动，用以改变源极和漏极的自旋状态；以及
主要功能电路，其与所述第二电路相连并且具有主要功能；其中
当所述漏-源电压等于或者小于阈值，并且该栅极电压等于或小于该阈值时，所述主要功能电路不工作。
6.一种半导体电路，包括：
电源电压线；
具有晶体管的第二电路，其中该晶体管与该电源电压线相连，并且能够利用电子自旋的自由度将阈值提供给漏-源电压，在所述阈值处漏极电流流动，从而改变源极和漏极的自旋状态；以及
主要功能电路，其与所述第二电路相连并且具有主要功能；其中
该半导体电路根据所述晶体管的所述自旋状态来改变施加到所述主要功能电路上的电压。
7.根据权利要求5的半导体电路，其中
所述晶体管的所述源极和漏极由铁磁性金属或半金属性铁磁体构成；以及
该沟道区域由半导体构成。
8.根据权利要求6的半导体电路，其中
所述晶体管的所述源极和漏极由铁磁性金属或半金属性铁磁体构成；以及
该沟道区域由半导体构成。
9.根据权利要求1的半导体电路，其中动态地调整所述晶体管的源极和漏极的所述自旋状态。
10.根据权利要求5的半导体电路，其中动态地调整所述晶体管的源极和漏极的所述自旋状态。
11.根据权利要求6的半导体电路，其中动态地调整所述晶体管的源极和漏极的所述自旋状态。
12.一种使用根据权利要求1的半导体电路的半导体器件。
13.一种使用根据权利要求5的半导体电路的半导体器件。
14.一种使用根据权利要求6的半导体电路的半导体器件。
CN2007101410982A 2006-08-16 2007-08-16 半导体电路以及使用该半导体电路的半导体器件 Active CN101127352B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006222038A JP2008047706A (ja) 2006-08-16 2006-08-16 半導体回路及びそれを用いた半導体装置
JP2006222038 2006-08-16
JP2006-222038 2006-08-16

Publications (2)

Publication Number Publication Date
CN101127352A true CN101127352A (zh) 2008-02-20
CN101127352B CN101127352B (zh) 2013-08-28

Family

ID=39095328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101410982A Active CN101127352B (zh) 2006-08-16 2007-08-16 半导体电路以及使用该半导体电路的半导体器件

Country Status (3)

Country Link
US (1) US8248146B2 (zh)
JP (1) JP2008047706A (zh)
CN (1) CN101127352B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794812A (zh) * 2009-01-13 2010-08-04 三星电子株式会社 自旋场效应逻辑装置
US8111087B2 (en) 2008-03-27 2012-02-07 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
CN116298767A (zh) * 2023-05-17 2023-06-23 安普德（天津）科技股份有限公司 利用软门级偏压防止mos泄漏的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4742276B2 (ja) * 2007-03-26 2011-08-10 国立大学法人東京工業大学 強磁性体の形成方法並びにトランジスタ及びその製造方法
JP5528667B2 (ja) 2007-11-28 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の制御方法
JP2010021291A (ja) * 2008-07-09 2010-01-28 Tdk Corp スピンｆｅｔ
JP5443502B2 (ja) * 2009-09-18 2014-03-19 株式会社東芝 半導体装置およびその製造方法
US9712171B2 (en) * 2013-09-11 2017-07-18 Intel Corporation Clocked all-spin logic circuit
US11461531B2 (en) * 2019-04-29 2022-10-04 Silicon Space Technology Corporation Learning-based analyzer for mitigating latch-up in integrated circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654566A (en) * 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
JPH1032481A (ja) * 1996-07-17 1998-02-03 Nippon Telegr & Teleph Corp <Ntt> 論理回路
JP4477305B2 (ja) 2002-07-25 2010-06-09 独立行政法人科学技術振興機構 スピントランジスタ及びそれを用いた不揮発性メモリ
JPWO2004079827A1 (ja) * 2003-03-07 2006-06-08 独立行政法人科学技術振興機構 スピン依存伝達特性を有する電界効果トランジスタ及びそれを用いた不揮発性メモリ
CN1757121A (zh) * 2003-03-07 2006-04-05 独立行政法人科学技术振兴机构 具有自旋相关转移特性的场效应晶体管及使用了它的非易失性存储器
JP4744934B2 (ja) * 2004-06-16 2011-08-10 株式会社東芝 スピントランジスタ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8111087B2 (en) 2008-03-27 2012-02-07 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
CN101546600B (zh) * 2008-03-27 2012-11-28 株式会社东芝 半导体集成电路
CN101794812A (zh) * 2009-01-13 2010-08-04 三星电子株式会社 自旋场效应逻辑装置
CN101794812B (zh) * 2009-01-13 2014-08-20 三星电子株式会社 自旋场效应逻辑装置
CN116298767A (zh) * 2023-05-17 2023-06-23 安普德（天津）科技股份有限公司 利用软门级偏压防止mos泄漏的方法
CN116298767B (zh) * 2023-05-17 2023-08-04 安普德（天津）科技股份有限公司 利用软门级偏压防止mos泄漏的方法

Also Published As

Publication number Publication date
CN101127352B (zh) 2013-08-28
US8248146B2 (en) 2012-08-21
US20080061869A1 (en) 2008-03-13
JP2008047706A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
CN101127352B (zh) 半导体电路以及使用该半导体电路的半导体器件
US10361292B2 (en) Magneto-electric logic devices using semiconductor channel with large spin-orbit coupling
JP5121793B2 (ja) スピン依存伝達特性を有する電界効果トランジスタ及びそれを用いた不揮発性メモリ
CN100454599C (zh) 自旋注入场效应晶体管、磁随机存取存储器和可重构逻辑电路
KR100686682B1 (ko) 스핀트랜지스터, 프로그램가능 논리회로 및 자기메모리
US7397071B2 (en) Tunnel transistor having spin-dependent transfer characteristics and non-volatile memory using the same
CN101467352A (zh) 具有四端子jfet器件的电路配置
TWI310184B (en) Spin transistors based on spin filter effects and nonvolatile memory using the spin transistors
Sugahara Spin metal-oxide-semiconductor field-effect transistors (spin MOSFETs) for integrated spin electronics
CN101546600B (zh) 半导体集成电路
US9825218B2 (en) Transistor that employs collective magnetic effects thereby providing improved energy efficiency
US20090294869A1 (en) Negative Differential Resistance Device and Memory Using the Same
KR20130063236A (ko) 스핀 주입을 이용한 상보성 논리소자
CN102651234A (zh) 内容可寻址存储器
US20150311305A1 (en) Spin mosfet
KR101851549B1 (ko) 피에조 저항체를 채널에 사용한 트랜지스터 및 전자회로
JP2009059820A (ja) スピントランジスタ及び半導体メモリ
US9257540B2 (en) Magnetic field effect transistor
EP0744777A1 (en) Nonlinear element and bistable memory device
KR102274368B1 (ko) 기억 회로
Inokuchi et al. Reconfigurable characteristics of spintronics-based MOSFETs for nonvolatile integrated circuits
KR102647016B1 (ko) 데이터 보존성이 향상된 스핀 로직 소자
CN108735773A (zh) 一种超高密度随机存储器架构
CN113782607B (zh) 一种铁电场效应管及其制备方法以及铁电存算器件
Sugahara Spin MOSFETs as a basis for integrated spin-electronics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NLT Technologies Ltd.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: NEC LCD Tech Corp.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: NEC LCD TECH CORP. TO: NEC LCD TECHNOLOGIES LTD.

C14 Grant of patent or utility model
GR01 Patent grant