CN102651234A - 内容可寻址存储器 - Google Patents

内容可寻址存储器 Download PDF

Info

Publication number
CN102651234A
CN102651234A CN2012100438572A CN201210043857A CN102651234A CN 102651234 A CN102651234 A CN 102651234A CN 2012100438572 A CN2012100438572 A CN 2012100438572A CN 201210043857 A CN201210043857 A CN 201210043857A CN 102651234 A CN102651234 A CN 102651234A
Authority
CN
China
Prior art keywords
spin mosfet
spin
mosfet
wiring
addressable memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100438572A
Other languages
English (en)
Other versions
CN102651234B (zh
Inventor
丸亀孝生
井口智明
杉山英行
石川瑞恵
齐藤好昭
木下敦宽
辰村光介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102651234A publication Critical patent/CN102651234A/zh
Application granted granted Critical
Publication of CN102651234B publication Critical patent/CN102651234B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/02—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及内容可寻址存储器。一个实施例提供一种内容可寻址存储器，包括：自旋MOSFET对，所述自旋MOSFET对包括：第一自旋MOSFET，第一自旋MOSFET的磁化状态根据存储数据而设置；和第二自旋MOSFET，第二自旋MOSFET的磁化状态根据存储数据而设置，第二自旋MOSFET与第一自旋MOSFET并联连接；第一布线，第一布线被构造为施加栅电压，以使得第一自旋MOSFET和第二自旋MOSFET中的任何一个根据搜索数据变为导电；和第二布线，第二布线被构造为将电流施加于第一自旋MOSFET和第二自旋MOSFET这二者。

Description

内容可寻址存储器
相关申请的交叉引用
本申请要求2011年2月24日提交的日本专利申请No.2011-038699的优先权，该日本专利申请的全部内容通过引用并入本文。
技术领域
本文所述的实施例总的来说涉及一种内容可寻址存储器。
背景技术
内容可寻址存储器(CAM)用在例如路由器与CPU/高速缓冲存储器等之间，以使得执行高速搜索。在比如RAM(诸如SRAM或DRAM)的通用存储器中，当特定地址被指定时，发送回存储在该地址中的数据。相反，CAM在搜索数据被指定时从所有内容检索与指定的搜索数据匹配的存储数据，并发送回该存储数据存储在其上的地址。在实践中，CAM与普通RAM组合为CAM/RAM，并用以使得当从用户输入某个数据字时，输出与该数据字相关联的另一个数据字。
CAM可在所有搜索目的中以比RAM高的速度执行搜索。然而，由于CAM需要用于搜索的物理存储器空间，所以电路面积变大。在完全同时工作的CAM中，与由单个存储单元组成的RAM不同，需要用于根据存储器中的所有比特与输入数据进行比较的电路。而且，为了找到与一个比特失配、但是作为整体与数据字匹配，还需要用于收集比较结果的电路。因为由于这些附加电路而使得CAM的电路面积增大，所以制造成本提高。并且，由于电路面积增大导致数据存储区相对缩小，所以存储器空间相对降低。此外，由于上述比较电路执行待命操作以等待数据输入，所以与RAM相比，需要大的静态功耗。结果，搜索速度与成本和功耗具有权衡关系。并且，CAM几乎主要用于必须以非常高速进行搜索的情况。
发明内容
本发明的一个目的是提供一种能以高速和低功耗工作的内容可寻址存储器。
一个实施例提供一种内容可寻址存储器，包括：自旋MOSFET对，所述自旋MOSFET对包括：第一自旋MOSFET，第一自旋MOSFET的磁化状态根据存储数据而设置；和第二自旋MOSFET，第二自旋MOSFET的磁化状态根据所述存储数据而设置，所述第二自旋MOSFET与第一自旋MOSFET并联连接；第一布线，该第一布线被构造为施加栅电压，以使得第一自旋MOSFET和第二自旋MOSFET中的任何一个根据搜索数据变为导电；和第二布线，该第二布线被构造为将电流施加于第一自旋MOSFET和第二自旋MOSFET这二者。
此外，提供一种内容可寻址存储器，包括：自旋MOSFET对，所述自旋MOSFET对包括：第一自旋MOSFET，当存储数据是第一值时，所述第一自旋MOSFET的磁化状态被设置为第一状态，当存储数据是第二值时，所述磁化状态被设置为第二状态；和第二自旋MOSFET，当存储数据是第一值时，所述第二自旋MOSFET的磁化状态被设置为第二状态，当存储数据是第二值时，所述磁化状态被设置为第一状态，所述第二自旋MOSFET与第一自旋MOSFET并联连接；第一布线，该第一布线被构造为施加栅电压，以使得第一自旋MOSFET和第二自旋MOSFET中的任何一个根据搜索数据变为导电；和第二布线，该第二布线被构造为将电流施加于第一自旋MOSFET和第二自旋MOSFET这二者。
可提供内容可寻址存储器，其中，多个自旋MOSFET对串联连接，并且其中，第二布线将电流施加于所述自旋MOSFET对。
可提供内容可寻址存储器，还包括：比较器，所述比较器被构造为将所述自旋MOSFET对的输出信号与参考值进行比较，从而确定存储数据和搜索数据彼此是否匹配。
可提供内容可寻址存储器，其中，所述存储数据包括两个值，并且其中，在所述自旋MOSFET对中，第一自旋MOSFET和第二自旋MOSFET之一被磁化为具有比另一个高的电阻。
可提供内容可寻址存储器，其中，所述存储数据包括三个值“1”、“0”和“无关项(Don’t care)”，其中，当存储数据是“1”或“0”时，第一自旋MOSFET被设置为第一磁化状态，而第二自旋MOSFET被设置为第二磁化状态，以使得其电阻彼此不同，并且其中，当存储数据是“无关项”时，第一自旋MOSEFT和第二自旋MOSFET这二者被共同设置为第一磁化状态。
可提供内容可寻址存储器，其中，第一自旋MOSFET和第二自旋MOSFET之一是n型自旋MOSFET，而另一个是p型自旋MOSFET。
可提供内容可寻址存储器，其中，第一自旋MOSFET和第二自旋MOSFET两者都是n型或p型，并且其中，第一布线包括第一副布线和第二副布线，所述第一副布线被构造为将第一电压施加于第一自旋MOSFET，所述第二副布线被构造为将与第一电压不同的第二电压施加于第二自旋MOSFET。
可提供内容可寻址存储器，其中，第一布线还施加用于写入存储数据的写入电压，所述写入电压大于用于搜索搜索数据的栅电压。
可提供内容可寻址存储器，还包括：电流线，所述电流线被设置为横跨所述自旋MOSFET对的源极或漏极。
可提供内容可寻址存储器，还包括：控制电路，所述控制电路被构造为通过下述方式设置串联连接的自旋MOSFET对的磁化状态，即，在施加栅电压以使得使所述串联连接的自旋MOSFET对之中的将被设置为第一磁化状态的自旋MOSFET导电的同时，在第一方向上将不小于预定阈值的电流施加于所述串联连接的自旋MOSFET对，并且在施加栅电压以使得使将被设置为与第一磁化状态不同的第二磁化状态的自旋MOSFET导电的同时，在与第一方向相反的第二方向上将不小于所述预定阈值的电流施加于所述串联连接的自旋MOSFET对。
附图说明
现在将参照附图对实现本发明的各个特征的总体架构进行描述。提供附图和相关的描述，以说明实施例，而非限制本发明的范围。
图1示出自旋MOSFET。
图2A和图2B示出自旋MOSFET的特性。
图3至图9示出根据实施例生产自旋MOSFET的方法。
图10示出根据实施例的CAM单元。
图11和图12示出CAM单元的操作。
图13和图14示出自旋MOSFET根据其磁化方向是平行还是反平行的输出电流。
图15示出根据实施例的CAM阵列。
图16至图18示出使用根据实施例的CAM的搜索。
图19和图20示出4比特CAM单元的特性。
图21示出根据实施例的CAM阵列的一部分。
图22至图25示出使用根据实施例的CAM的写入。
图26示出根据第二实施例的CAM阵列。
图27和图28示出8比特CAM单元的特性。
图29和图30示出16比特CAM单元的特性。
图31示出CAM阵列中的比特数量与读取电流差之间的关系。
图32示出根据第四实施例的CAM阵列的一部分。
具体实施方式
一个实施例提供一种内容可寻址存储器，包括：自旋MOSFET对，所述自旋MOSFET对包括：第一自旋MOSFET，其磁化状态根据存储数据而设置；和第二自旋MOSFET，其磁化状态根据所述存储数据而设置，第二自旋MOSFET与第一自旋MOSFET并联连接；第一布线，其被构造为施加栅电压，以使得第一自旋MOSFET和第二自旋MOSFET中的任何一个根据搜索数据变为导电；和第二布线，其被构造为将电流施加于第一自旋MOSFET和第二自旋MOSFET这二者。
(第一实施例)
以下将参照附图对实施例进行描述。图1示出自旋MOS场效应晶体管(自旋MOSFET)。自旋MOSFET 1具有源/漏(S/D)极3。S/D极3由磁性物质(自旋极化材料)制成，并且在半导体衬底2上彼此分离。尽管S/D极3之一具有其磁化方向固定的磁性层，但是S/D极3的另一个具有其磁化方向可改变的磁性层。扩散层4分别形成在S/D极3下面。在扩散层4之间，栅绝缘膜5形成在半导体衬底2上，栅极6形成在栅绝缘膜5上。
在自旋MOSFET 1中，当栅电压施加于栅极6时，在半导体衬底2中形成沟道，并且在电子保持自旋极化的同时通过该沟道传输这些电子。关于源极磁性物质的磁化方向与漏极磁性物质的磁化方向之间的关系，存在平行状态和反平行状态，在平行状态下，所述两个磁性物质的磁化方向基本上平行，在反平行状态下，所述两个磁性物质的磁化方向基本上反平行。所述两个磁性物质之间的电阻值根据所述两个磁性物质的磁化方向是平行还是反平行而改变。平行状态下的电阻值低于反平行状态下的电阻值，以使得平行状态下的输出电流大于反平行状态下的输出电流。
图2A和图2B示出自旋MOSFET的Id-Vd特性和Id-Vg特性。在图2A和图2B中，平行磁化中的特性用实线表示，反平行磁化中的特性用虚线表示。如图2A和图2B所示，当磁化方向平行时，电流变得如此大，以至于获得与普通MOSFET的驱动电流相同的驱动电流。另一方面，当磁化方向反平行时，电流变得小于平行磁化中的电流。反平行磁化中的性能基于工作机制分为几种类型。例如，当磁性物质中的自旋极化率如此低，以至于磁阻低时，表现出如图2A中的类型A所表达的Id-Vd特性。当自旋MOSFET的电极如半金属中那样在自旋向上带或自旋向下带中具有间隙时，表现出阈值改变的这样的Id-Vd特性(图2A中的类型C)。当在漏区周围强烈地发生散射时，表现出迁移率降低的这样的Id-Vd特性(图2A和图2B中的类型B)。当图2A和图2B中的类型B和类型C的效果都出现时，表现出迁移率降低、同时阈值改变的这样的Id-Vd特性(图2A中的类型D)。这些效果根据自旋MOSFET的电极和衬底(沟道形成区)的材料和结构而确定，特性可表现为一些工作原理的组合。
根据磁化状态的电流之间的差可用于读取源极磁性物质和漏极磁性物质的磁化方向是平行还是反平行。在以下描述中，当磁化方向是反平行时，Id-Vd特性呈现为迁移率改变的类型B。虽然举例说明了源极磁性物质与漏极磁性物质的磁化方向之间的关系在平行状态与反平行状态之间切换的情况，但是它可在其它类型的状态之间切换，只要自旋MOSFET的电阻根据这些状态变化即可。也就是说，当自旋MOS的磁化方向以与MTJ(磁性隧道结)的情况下相同的方式平行时，无需传输多数自旋。
以下将对根据实施例生产自旋MOSFET的方法进行描述。这里，举例说明n型自旋MOSFET。如图3所示，氧化硅膜的元件隔离区(STL：浅沟槽隔离)11形成在p型硅半导体衬底10上，p型硅半导体衬底10例如具有(100)表面取向，并掺杂有大约1015原子/cm3的硼(B)。第一半导体区(p阱)12通过离子/杂质注入形成在元件隔离区11的一侧，同时使用元件隔离区11作为边界。例如，n型自旋MOSFET形成在第一半导体区12中。另一方面，例如，第二半导体区(n阱)13通过离子/杂质注入形成在相对于元件隔离区11与第一半导体区12相邻的区域处，并且p型自旋MOSFET形成在第二半导体区13中。
如图4所示，大约1nm厚的栅绝缘膜14形成在半导体区12上。例如，通过热氧化法将氧化硅膜形成为栅绝缘膜14。栅绝缘膜14无需限于此，例如，可使用介电常数比氧化硅膜的介电常数高的绝缘膜材料(高介电常数绝缘膜)。具体地讲，La2O5、La2O3、CeO2、ZrO2、HfO2、SrTiO3、PrO3、LaAlO3、Si3N4、Al2O3、Ta2O5、TiO2等可用于栅绝缘膜14。可替换地，可使用通过将氮或氟添加到氧化硅膜而形成的绝缘膜或者高介电常数绝缘膜。可使用通过改变这些化合物的构成比而形成的绝缘膜或者通过组合绝缘膜而形成的复合膜。可使用通过将金属离子添加到氧化硅而形成的绝缘膜，诸如，硅酸锆或硅酸铪。
然后，通过低压化学气相沉积(LP-CVD)法在栅绝缘膜14上沉积将用作栅极的、大约100～150nm厚的多晶硅膜(用于形成栅极)。如图5所示，通过光刻和蚀刻技术对栅绝缘膜14和其上的多晶硅膜进行构图，以形成栅长不大于大约30nm的栅极15和栅绝缘膜14，所述蚀刻技术诸如反应离子蚀刻(RIE)。如果有必要的话，执行后氧化，以形成1～2nm厚的氧化膜。
栅极15的材料不限于多晶硅。例如，可使用所谓的金属栅材料(比如，单一金属，诸如Ti、Ta或W、氮化物、碳化物、氧化物等)。
然后，通过LP-CVD法在半导体衬底10上沉积大约8nm厚的氮化硅膜。通过RIE法对氮化硅膜进行回蚀，以使得该氮化硅膜仅留在栅极15的侧面上，从而形成如图6所示的侧绝缘膜16。
然后，如图7所示，通过溅射法沉积大约10nm后的磁性层17，诸如(CoFe)80P20膜，以使得与用于形成自旋MOSFET的源/漏区的半导体区12接触。
然后，如图8所示，例如通过作为第一热处理的RTA(迅速热退火)执行250℃下的大约30秒的退火，以使(CoFe)80P20膜的磷(P)从表面扩散到半导体区12的内部。结果，n+半导体区(杂质扩散区)12A和12B在半导体区12中、栅极15的两侧下面形成为源/漏区。
优选地，(CoFe)80P20膜中的Co与Fe的组分比就原子比而言是2∶1，并且在低于300℃的温度下执行热处理，在300℃下通常引起硅化。通过将热处理温度设置为低于300℃，可在抑制CoSi、FeSi等硅化的同时仅引起杂质元素的扩散。
然后，通过作为第二热处理的RTA执行450℃下的大约30秒的退火，从而使得(CoFe)80P20膜17中的CoFe硅化。也就是说，如图9所示，将(CoFe)80P20膜17的至少一部分处理为硅化物，以分别在n+半导体区12A和12B上形成磁性硅化物层18A和18B。通过RIE法进一步执行回蚀，以使得(CoFe)80P20膜17作为源/漏极留在硅化物层18A和18B上。并且，在这种情况下，硅化物膜19形成在栅极15上。
通过第二热处理，从n+半导体区与(CoFe)80P20膜17之间的界面、朝向Si衬底侧、直到大约5nm的深度引起硅化。如此形成的硅化物层18A和18B是含有Co3Si和Fe3Si的混晶的磁性层。高度自旋极化的电流可从磁性层注入到硅中。还可根据Co与Fe的组分比形成赫斯勒合金(Co2FeSi)。此外，在这种情况下，提供高自旋极化率。
也就是说，磁性硅化物层18A和18B被形成为与硅接触，留下没有被硅化的磁性层17位于磁性硅化物层18A和18B中的每个上。磁性硅化物层18A和18B中的每个的自旋极化率高于(CoFe)80P20膜(磁性层)17的自旋极化率。
在根据本实施例的自旋MOSFET中，n+半导体区12A(12B)与磁性硅化物层18A(18B)之间的界面层具有高浓度的磷(P)。例如，磷(P)的浓度是4×1019到4×1021原子/cm3。
因此，如图9所示那样生产n型自旋MOSFET。虽然举例说明了首先加工栅工艺，但是可使用最后加工栅工艺，在首先加工栅工艺中，在形成源/漏区12A和12B之前形成栅部分(栅绝缘膜14和栅极15)，在最后加工栅工艺中，在形成源/漏区之后形成栅部分。在最后加工栅工艺中，在栅形成部分中形成虚拟栅(dummy gate)，形成源/漏区，然后移除虚拟栅，以使得形成栅部分。
第一热处理(低温)和第二热处理(高温)的次序可以是相反的，或者热处理的次数可减少到一次。即使在这些情况下，也可对工艺条件进行优化，以形成具有高自旋极化率的磁性硅化物层。半导体衬底不限于硅，并可使用另一半导体衬底，诸如锗(Ge)或者Si和Ge的混晶的半导体衬底。
在源极和漏极中的任何一个或者这二者中可使用下述结构，该结构使用MTJ来使自旋注入写入便利。隧道绝缘膜可设置在源/漏极中的每个与半导体之间，以改进自旋注入效率。制造商可根据设计规格适当地改动这些选项。
以下将对使用上述自旋MOSFET的CAM的构造和操作进行描述。根据本实施例的CAM具有CAM阵列，在该CAM阵列中，CAM单元像矩阵那样布置。
图10示出将1比特信息存储在根据本实施例的CAM中的CAM单元的构造。如图10所示，在根据本实施例的CAM单元100中，自旋MOSFET对并联连接，并且该自旋MOSFET对的栅与搜索线SL连接。CAM单元100通过使用所述自旋MOSFET对来存储1比特信息。例如，所述自旋MOSFET对被提供为n型自旋MOSFET40和p型自旋MOSFET 50的组合，以便互补地工作。如制造CMOS反相器的方法中那样，基于工艺条件适当地控制n型自旋MOSFET 40和p型自旋MOSFET 50的相应电压阈值，从而实现常通或常关特性，所述工艺条件诸如掺杂浓度等。当通过未显示的控制电路将与搜索数据“1”对应的电压信号输入到n型自旋MOSFET40和p型自旋MOSFET 50的两个栅极时，仅n型自旋MOSFET 40导通，而p型自旋MOSFET 50关断。另一方面，当输入与搜索数据“0”对应的电压信号时，仅p型自旋MOSFET 50导通，而n型自旋MOSFET 40关断。
在所述自旋MOSFET对中，与将存储的数据对应的磁化信息写入在n型自旋MOSFET 40中，并且与存储在n型自旋MOSFET 40中的磁化信息互补的磁化信息写入在p型自旋MOSFET 50中。也就是说，如果平行磁化的磁化信息写入在n型自旋MOSFET 40中，则反平行磁化的磁化信息写入在p型自旋MOSFET 50中，或者如果反平行磁化的磁化信息写入在n型自旋MOSFET 40中，则平行磁化的磁化信息写入在p型自旋MOSFET 50中。在本实施例中，当平行磁化的磁化信息写入在n型自旋MOSFET 40中时(当反平行磁化的磁化信息写入在p型自旋MOSFET 50中时)的存储数据被认为是“1”。另一方面，当反平行磁化的磁化信息写入在n型自旋MOSFET 40中时(当平行磁化的磁化信息写入在p型自旋MOSFET 50中时)的存储数据被认为是“0”。
在TCAM(三进制CAM)中，搜索数据的内容由三个值“1”、“0”和“无关项”构成，并且当存储数据是“无关项”时，平行磁化的磁化信息写入在n型自旋MOSFET 40和p型自旋MOSFET 50这二者中。
将参照图11和图12对图10中所示的自旋MOSFET对的操作进行描述。当存储在CAM单元100中的数据被设置为“1”时，使n型自旋MOSFET 40变为平行磁化状态(图11中的“P”)，并使p型自旋MOSFET 50变为反平行磁化状态(图11中的“AP”)。当搜索数据是“1”时，电压信号“1”输入到自旋MOSFET对的两个栅极中，并将驱动电压VDD施加于IN，以使得电流从IN流到OUT。结果，n型自旋MOSFET 40(平行磁化的自旋MOSFET)变为导电，以使得电流能够流动。另一方面，当搜索数据是“0”时，电压信号“0”输入到自旋MOSFET对的两个栅极中，并将驱动电压VDD施加于IN，以使得电流从IN流到OUT。结果，p型自旋MOSFET 50(反平行磁化的自旋MOSFET)变为导电，以使得电流能够流动。
当存储在CAM单元中的数据被设置为“0”时，使n型自旋MOSFET 40变为反平行磁化状态，并使p型自旋MOSFET 50变为平行磁化状态。当搜索数据是“1”时，电压信号“1”输入到自旋MOSFET对的两个栅极中，并将驱动电压VDD施加于IN，以使得电流从IN流到OUT。结果，n型自旋MOSFET 40(反平行磁化的自旋MOSFET)变为导电。另一方面，当搜索数据是“0”时，电压信号“0”输入到自旋MOSFET对的两个栅极中，并将驱动电压VDD施加于IN中，以使得电流从IN流到OUT。结果，p型自旋MOSFET 50(平行磁化的自旋MOSFET)变为导电。
当存储在CAM单元中的数据被设置为“无关项”时，使n型自旋MOSFET 40变为平行磁化状态，并使p型自旋MOSFET 50变为平行磁化状态。结果，由于当电压信号“1”输入到自旋MOSFET对的两个栅极中时n型自旋MOSFET 40变为导电，并且当电压信号“0”输入到自旋MOSFET对的两个栅极中时p型自旋MOSFET 50变为导电，所以平行磁化的自旋MOSFET之一变为导电。
也就是说，在CAM单元中，当搜索数据与存储数据匹配时，电流在平行磁化的自旋MOSFET中流动，但是当搜索数据与存储数据失配时，电流在反平行磁化的自旋MOSFET中流动。
CAM单元的这样的操作对应于输出存储数据和搜索数据的异或逻辑和(exclusive logical sum)(XOR)。图12示出存储数据S和搜索数据C彼此匹配的情况以及存储数据S和搜索数据C彼此失配的情况。将存储在CAM单元中的数据设置为“无关项”的操作等效于输出搜索数据C的操作，并且其反转值C’为“1”。
图13和图14示出当电流在平行磁化的自旋MOSFET中流动时的输出电流和当电流在反平行磁化的自旋MOSFET中流动时的输出电流。图13和图14还示出磁电流比(MC比)，该MC比表示当电流在平行磁化的自旋MOSFET中流动时的输出电流与当电流在反平行磁化的自旋MOSFET中流动时的输出电流的比率。如图13和图14所示，当电流在平行磁化的自旋MOSFET中流动时，与电流在反平行磁化的自旋MOSFET中流动的情况相比，电阻低并且在OUT中流动的电流大。结果，通过将在OUT中流动的电流与预定阈值进行比较，可确定存储数据和搜索数据是否彼此匹配。
图15示出根据本实施例的CAM阵列的构造。在本实施例中，例如，搜索数据的一个字由4个比特组成。图15中所示的CAM阵列具有不少于存储在CAM阵列中的可搜索数据的数量的一些字。一个自旋MOSFET对形成1个比特。尽管与一个字(在本示例中，4个比特)对应的自旋MOSFET对串联连接，但是为了简化，图15示出两个字。尽管图15示出每个自旋MOS的S和D串联连接的情况，但是可提供用于测量衬底电压以用于限定栅电压的端子。
在根据本实施例的CAM阵列中，当搜索数据时，驱动电压VDD施加于ML(n)IN，以使得电流从ML(n)IN流到ML(n)OUT，从而基于在ML(n)OUT中流动的电流来确定搜索数据是否与存储在字ML(n)中的信息匹配。
将参照图16至图18对使用根据本实施例的CAM的搜索进行描述。图16示出存储数据和搜索数据彼此匹配的情况下的搜索的示例。如图16所示，在与一个字对应的CAM单元中，形成第一比特的CAM单元101存储“1”(n型自旋MOSFET被平行磁化，并且p型自旋MOSFET被反平行磁化)。形成第二比特的CAM单元102存储“0”(n型自旋MOSFET被反平行磁化，并且p型自旋MOSFET被平行磁化)。形成第三比特的CAM单元103存储“1”(n型自旋MOSFET被平行磁化，并且p型自旋MOSFET被反平行磁化)。形成第四比特的CAM单元104存储“1”(n型自旋MOSFET被平行磁化，并且p型自旋MOSFET被反平行磁化)。
在这种状态下，存储数据与搜索数据“1011”进行核对。也就是说，电压信号“1”输入到第一比特CAM单元101中的n型自旋MOSFET和p型自旋MOSFET的两个栅极中，电压信号“0”输入到第二比特CAM单元102中的两个栅极中，电压信号“1”输入到第三比特CAM单元103中的两个栅极中，并且电压信号“1”输入到第四比特CAM单元104中的两个栅极中。
结果，在第一比特CAM单元101中，n型自旋MOSFET导通，p型自旋MOSFET关断。在第二比特CAM单元102中，n型自旋MOSFET关断，p型自旋MOSFET导通。在第三比特CAM单元103中，n型自旋MOSFET导通，p型自旋MOSFET关断。在第四比特CAM单元104中，n型自旋MOSFET导通，p型自旋MOSFET关断。结果，电流在第一比特到第四比特的所有平行磁化的自旋MOSFET中流动。
另一方面，图17示出存储数据和搜索数据彼此失配的情况下的搜索的示例。如图17所示，在与一个字对应的CAM单元中，存储数据是“1010”，搜索数据是“1011”。在这种情况下，存储在第四比特CAM单元104中的数据是“0”，也就是说，n型自旋MOSFET被反平行磁化，而p型自旋MOSFET被平行磁化。另一方面，电压信号“1”输入到第四比特CAM单元104中的两个栅极中，以使得被反平行磁化的n型自旋MOSFET导通。结果，电流在第四比特CAM单元104中的反平行磁化的自旋MOSFET中流动，在第四比特CAM单元104中，存在失配。
以这种方式，当存储数据和搜索数据彼此匹配时，电流在所有平行磁化的自旋MOSFET中流动，但是当存储数据和搜索数据就至少一个比特而言彼此失配时，电流在至少一个反平行磁化的自旋MOSFET中流动。结果，当存储数据和搜索数据彼此匹配时，与存储数据和搜索数据彼此失配的情况相比，输出电流高。换句话讲，电阻低。
图19和图20示出电流在与4个比特对应的所有平行磁化的自旋MOSFET中流动的情况下的输出电流和电流在与4个比特之一对应的反平行磁化的自旋MOSFET中流动并且电流在与剩余3个比特对应的平行磁化的自旋MOSFET中流动的情况下的输出电流。图19和图20还示出磁电流比。
如图19和图20所示，在仅在平行磁化的自旋MOSFET中流动的输出电流与还在至少一个反平行磁化的自旋MOSFET中流动的输出电流之间存在差异。因此，命中率(hitting)可基于这些电流的比较来确定，所述比较比如通过提供等效于全部匹配的参考单元。这样的参考单元可由具有平行磁化电阻的晶体管形成。例如，如图21所示，可提供比较器70和参考单元60。例如，CAM单元104的输出电流输入到比较器70中，以被转换为电压，该电压与从参考单元60输出的信号的电压进行比较。参考单元60和比较器70不限于图21中所示的形式，而是可进行各种各样的修改。例如，关于参考单元，不是仅使用一个晶体管，而是可使用搜索比特行数量的多个晶体管。关于比较器，可使用不具有负反馈的通用OP放大器。
图18示出存在“无关项”比特的情况下的搜索的示例。如图18所示，在与一个字对应的CAM单元中，存储在第四比特CAM单元104中的数据是“无关项”。CAM单元104中的n型自旋MOSFET和p型自旋MOSFET都被平行磁化。在这种情况下，无论搜索数据是否是“1010”或者搜索数据是否是“1011”，电流都在所有平行磁化的自旋MOSFET中流动。结果，无论搜索数据的第四比特如何，都可确定搜索数据和存储数据是否彼此匹配。
虽然举例说明了下述情况，即，当存储数据被设置为“1”时，n型自旋MOSFET被平行磁化、而p型自旋MOSFET被反平行磁化，以使得当搜索数据是“1”时，n型自旋MOSFET导通，但是本发明不限于此。例如，当存储数据被设置为“1”时，p型自旋MOSFET可被平行磁化，以使得当搜索数据是“1”时，p型自旋MOSFET导通。可这样进行构造，以使得当搜索数据和存储数据就所有比特而言彼此匹配时，电流在所有反平行磁化的自旋MOSFET中流动，但是当搜索数据和存储数据就至少一个比特而言彼此匹配时，电流在至少一个平行磁化的自旋MOSFET中流动。也就是说，当存储数据是“1”或“0”时，在数据存储时间，根据存储数据是“1”还是“0”，自旋MOSFET对之一被平行磁化，而另一个被反平行磁化。在搜索时间，自旋MOSFET对可操作为使得根据施加于栅极的电压，自旋MOSFET对之一变为导电，另一个变为不导电。
以下将参照图22至图24对将存储数据写入根据本实施例的CAM中进行描述。存储数据以一个字为单位写入。在用“1”和“0”的两个值表示搜索数据的内容的BCAM(二进制CAM)中，可通过两个步骤写入存储数据。在TCAM中，可通过三个步骤写入存储数据。在以下描述中，举例说明写入“1”、“0”、“1”和“无关项”的4个比特的情况。如图22至图24所示，根据本实施例的CAM为了选择将写入的字而针对每一个字具有传输晶体管81和82。
图22示出用于写入存储数据的第一步骤。首先，将其值足够大于数据读取时间的值的栅电压给予将进行写入的自旋MOSFET对。在这种情况下，具有足够大的正值的栅电压被给予在其中将存储的数据是“1”或“无关项”的CAM单元，以使得n型自旋MOSFET导通。具有足够大的负值的栅电压被给予在其中将存储的数据是“0”的CAM单元，以使得p型自旋MOSFET导通。
然后，未显示的控制电路增大WE以导通传输晶体管81和82，以将电流从WL传递到WL’或者从WL’传递到WL，以基于自旋注入磁化反转来写入磁化信息(关于自旋注入磁化反转，例如，参见JP-2010-074001-A)。图25示出自旋MOSFET的写入特性。如图25所示，当具有不小于Ith的正值的电流在自旋MOSFET中流动时，磁化信息从反平行磁化变为平行磁化。当具有不小于Ith的负值的电流在自旋MOSFET中流动时，磁化信息从平行磁化变为反平行磁化。
为何在数据写入时间，足够大于数据读取时间的栅电压被给予CAM单元的原因是增大了数据读取时间与数据写入时间之间的工作裕度。例如，当写入栅电压例如不小于2V时，不能获得发生自旋注入磁化反转所需的、不小于Ith的大电流。因此，通过在数据读取时间将读取栅电压设置得小，例如，不大于1V，在能够以小电流读取数据的同时，可防止错误数据写入。
在本实施例中，定义了：当电流从WL传递到WL’时，磁化信息从平行磁化变为反平行磁化，并且当电流从WL’传递到WL时，磁化信息从反平行磁化变为平行磁化。
当在WL与GND连接时高电压施加于WL’时，不小于Ith的电流从WL’流到WL，以使得反平行磁化的自旋MOSFET变为平行磁化，而平行磁化的自旋MOSFET保持平行磁化。以这种方式，如图22所示，第一比特CAM单元101中的n型自旋MOSFET、第二比特CAM单元102中的p型自旋MOSFET、第三比特CAM单元103中的n型自旋MOSFET和第四比特CAM单元104中的n型自旋MOSFET被平行磁化。
然后，处理移到如图23中所示的第二步骤。在第二步骤中，与第一步骤中的电压反相的电压施加于栅极。也就是说，具有足够大的负值的栅电压被给予在其中将存储的数据是“1”或“无关项”的CAM单元，以使得p型自旋MOSFET导通，而具有足够大的正值的栅电压被给予在其中将存储的数据是“0”的CAM单元，以使得n型自旋MOSFET导通。
与第一步骤相反，当在WL’与GND连接时高电压施加于WL时，不小于Ith的电流从WL流到WL’，以使得平行磁化的自旋MOSFET变为反平行磁化，而反平行磁化的自旋MOSFET保持反平行磁化。因此，如图23所示，第一比特CAM单元101中的p型自旋MOSFET、第二比特CAM单元102中的n型自旋MOSFET、第三比特CAM单元103中的p型自旋MOSFET和第四比特CAM单元104中的p型自旋MOSFET被反平行磁化。
然后，处理移到如图24中所示的第三步骤。在第三步骤中，与第一步骤中的电压相同的电压施加于在其中将存储的数据是“1”或“0”的CAM单元中的栅极，而与第一步骤中的电压反相的电压施加于在其中将存储的数据是“无关项”的CAM单元中的栅极。也就是说，具有足够大的正值的栅电压被给予在其中将存储的数据是“1”的CAM单元，以使得n型自旋MOSFET导通，而足够大的负值的栅电压被给予在其中将存储的数据是“0”或“无关项”的CAM单元，以使得p型自旋MOSFET导通。
当在WL与GND连接时高电压施加于WL’时，如第一步骤中那样，不小于Ith的电流从WL’流到WL，以使得反平行磁化的自旋MOSFET变为平行磁化，而平行磁化的自旋MOSFET保持平行磁化。第四比特CAM单元104中的p型自旋MOSFET被平行磁化。当第三步骤完成时，“1”、“0”和“无关项”中的任何一个的存储数据如图24中所示那样写入每个CAM单元中。
虽然已在通过第一步骤使一个自旋MOSFET平行磁化并通过第二步骤使另一个自旋MOSFET反平行磁化的情况下描述了写入过程，但是第一步骤和第二步骤的次序可颠倒。虽然通过第一步骤使“无关项”比特的n型自旋MOSFET平行磁化并通过第三步骤使“无关项”比特的p型自旋MOSFET平行磁化，但是可通过第一步骤使p型自旋MOSFET平行磁化，并可通过第三步骤使n型自旋MOSFET平行磁化。
以这种方式，可通过基本上等效于自旋RAM写入选择法的方法来执行写入到CAM中，并且1比特自旋MOSFET写入法扩展到多比特写入法，以使得BCAM中的多个比特可通过每个字两个写入步骤来写入，TCAM中的多个比特可通过每个字三个写入步骤来写入。
如上所述，根据本实施例的CAM具有串联连接的、互补工作的自旋MOSFET对。因此，与在其中依次逐个读取或写入比特的CAM相比，由于可同时处理比特，所以所述CAM可快速地工作。而且，可通过使用自旋MOSFET来实现非易失性，并可例如通过停止未使用存储器块的电源来降低功耗。
由于可仅通过一个前端处理来生产上述CAM，所以由于简化了写入，因此可便于CAM的设计。例如，与具有晶体管和MTJ的组合的CAM(诸如需要匹配MTJ的电阻和晶体管的MRAM型CAM)相比，在根据本实施例的CAM中，可抑制电阻增大。由于根据本实施例的CAM如此相对小，以至于与MRAM型CAM相比布线缩短，所以可抑制RC延迟，以使得根据本实施例的CAM可更快速地工作。
(第二实施例)
以下将对第二实施例进行描述。根据本实施例的CAM由n型自旋MOSFET或p型自旋MOSFET形成。图26示出将1比特信息存储在根据第二实施例的CAM中的CAM单元的构造。根据第二实施例的CAM单元200包括两个n型自旋MOSFET和两根搜索线SL和S’L。一个自旋MOSFET 41与SL连接。另一个自旋MOSFET42与S’L连接。S’L将SL的反相值输入到自旋MOSFET 42。布线SL和S’L对的互补输入值通过设置在它们之间的CMOS反相器来实现。尽管每个自旋MOSFET的S和D串联连接，但是可提供用于测量衬底的电压以用于限定栅电压的端子。
在第二实施例中，如第一实施例中那样，与一个字对应的CAM单元200串联连接。由于SL的反相值被给予布线S’L，所以自旋MOSFET对操作为使得当自旋MOSFET之一导通时，另一个自旋MOSFET关断。关于自旋MOSFET对的磁化信息，如第一实施例中那样，互补信息被写入。也就是说，当存储数据是“1”时，自旋MOSFET之一被平行磁化，而另一个自旋MOSFET被反平行磁化。当存储数据是“0”时，与存储数据是“1”的情况相反，自旋MOSFET之一被反平行磁化，而另一个自旋MOSFET被平行磁化。当存储数据是“无关项”时，两个自旋MOSFET都被平行磁化。由于根据本实施例的CAM的读取/写入方法与第一实施例中的方法相同，所以将省略其描述。
当如上所述那样每个CAM单元由n型或p型自旋MOSFET形成时，尽管与第一实施例相比，用于栅极输入的布线增加，但是由于所述处理易于使自旋MOSFET对的磁电流比(MC比)相等，所以所述处理简化。
(第三实施例)
以下将对第三实施例进行描述。本实施例示出一个字大于4个比特的情况下的CAM。随着每个字的比特数量增大，读取信号的电压降低。图27和图28示出在与8个比特对应的自旋MOSFET对串联连接的条件下的下述输出电流和MC比：电流仅在平行磁化的自旋MOSFET中流动的情况(如图27和图28中的“匹配”所表示的搜索数据和存储数据彼此匹配情况)下的输出电流和MC比；以及电流还在一个反平行磁化的自旋MOSFET中流动的情况(如图27和图28中的“失配”所表示的搜索数据和存储数据就一个比特而言彼此不同的情况)下的输出电流和MC比。图29和图30示出在与16个比特对应的自旋MOSFET对串联连接的条件下的下述输出电流和MC比：电流仅在平行磁化的自旋MOSFET中流动的情况下的输出电流和MC比；以及电流还在一个反平行磁化的自旋MOSFET中流动的情况下的输出电流和MC比。图31示出以下二者之间的关系：形成一个字的比特数量；以及搜索数据和存储数据在读取时间彼此匹配的情况下的输出电流与搜索数据和存储数据在读取时间就一个比特而言彼此失配的情况下的输出电流之间的差。在一个字是4个比特的情况(图19和图20)、一个字是8个比特的情况(图27和图28)和一个字是16个比特的情况(图29和图30)之间的比较中，由于输出电流随着每个字的比特数量增加而降低，所以“匹配”的情况下的输出电流与“失配”的情况下的输出电流之间的差减小。
因此，每个自旋MOSFET对的MC比被设置为高。例如可通过使每个自旋MOSFET的栅长短或者通过使用具有高自旋极化率的磁性电极来获得这样的高MC比。具体地讲，当作为根据CMOS比例规则朝向130nm、90nm、65nm、45nm、…按比例缩小的结果，在22nm这代产品中以及22nm这代产品之后，栅长达到使得可物理地实现准弹道(quasi-Ballistic)电子传输的栅长时，可通过自旋散射机理的质变来动态地抑制自旋弛豫。作为高度自旋极化的材料，例如，可从以下材料选择作为单一磁性物质：表现出通过第一基本原理计算和实验证实的半金属属性(最大自旋极化率100％)的基于Co的全赫斯勒合金Co2MnSi、氧化物钙钛矿LaSrMnO3等，这些材料就晶格匹配等而言与半导体材料组合是优良的。或者，诸如Fe、Co、CoFe、CoFeB等的一般磁性材料可与MgO隧穿势垒组合，以获得有效的高自旋极化率。
因此，即使在多比特中，也可获得相对大的信号。也就是说，可通过提高MC比来改进使用自旋MOSFET的CAM的性能。当使用具有这样的高MC比的每个自旋MOSFET时，能以与根据第一实施例或第二实施例的CAM相同的方式形成CAM，并能以相同的方式实现从CAM读取数据的方法和将数据写入到CAM中的方法。
作为另一种方法，可提供用于放大从自旋MOSFET对输出的信号的电压的多级感测放大器。为了将每个自旋MOSFET对的输出电流转换为电压并与参考单元进行比较，提供所述多级感测放大器，从而放大从自旋MOSFET对输出的小信号电压，并将放大的信号电压输入到比较器。因此，即使当从自旋MOSFET对输出的信号小时，也可区分搜索数据与存储数据彼此匹配的情况和搜索数据与存储数据彼此失配的情况。即使当提供多级感测放大器时，也能以与第一实施例或第二实施例中相同的方式执行从CAM读取数据的方法和将数据写入到CAM中的方法。
作为进一步的方法，可将一个字的搜索数据分为多级。例如，当一个字由8个比特组成时，可通过相隔4个比特的两个CAM块来执行搜索。当搜索数据和存储数据在所述两个块中彼此匹配时，可确定一个字的搜索数据与存储数据匹配。当在多级中执行搜索时，与所有比特通过串联连接的CAM单元搜索的情况相比，由于同时执行搜索，所以搜索速度没有降低。由于通过分离的块执行搜索，所以可关断不必要块的电源，并可降低功耗。即使当在多级中执行搜索时，也能如第一实施例或第二实施例中那样执行从CAM读取数据的方法和将数据写入到CAM中的方法。
(第四实施例)
以下将对第四实施例进行描述。在本实施例中，磁化信息通过电流感应磁场来写入。为了通过电流感应磁场写入磁化信息，提供磁场写入线，以使得与自旋MOSFET的源极或漏极垂直。图32示出下述情况下的CAM阵列的示例，所述情况即，提供磁场写入线，以使得与漏极垂直，从而将磁化信息写入漏极中。图32中示出根据本实施例的CAM阵列的一部分。通过电流感应磁场写入磁化信息使用通过同时将电流施加于被设置为彼此相交的磁场写入线而感应的合成磁场。在被设置在在其中电流同时流动的磁场写入线的交点附近的自旋MOSFET中，合成磁场引起磁化反转。
例如，举例说明写入图32中的第一比特CAM单元101的磁化信息的情况。通过将电流施加于图32中向右的磁场写入线WW1，在磁场写入线WW1与其交叉的每个自旋MOSFET中产生向上的磁场。通过将电流施加于图32中向上的磁场写入线WB1，在磁场写入线WB1与其交叉的每个自旋MOSFET中产生向左的磁场。结果，当电流同时施加于磁场写入线WW1和WB1时，在CAM单元101的n型自旋MOSFET中产生左向上的磁场。自旋MOSFET的电极结构被形成为使得磁场的方向用作易磁化轴。因此，可写入在下述情况之间不同的磁化信息：在电流施加于图32中向右的磁场写入线WW1的同时电流施加于图32中向上的磁场写入线WB1的情况；在电流施加于图32中向左的磁场写入线WW1的同时电流施加于向下的磁场写入线WB1的情况。当将磁化信息写入在CAM单元101中的n型自旋MOSFET中结束时，通过使用磁场写入线WW1和WB1将磁化信息写入在CAM单元101的p型自旋MOSFET中。由于将磁化信息写入在p型自旋MOSFET中的方法与将磁化信息写入在n型自旋MOSFET中的方法相同，所以将省略其描述。
为了从根据本实施例的CAM读取数据，可使用与根据第一实施例的读取方法相同的方法。虽然图32以示例的方式示出使用n型和p型自旋MOSFET对的情况，但是可如第二实施例中那样使用n型自旋MOSFET对或者p型自旋MOSFET对。
如上所述，由于当与在其中通过上述自旋注入磁化反转写入磁化信息的CAM相比元件尺寸缩小时，在其中通过电流感应磁场写入磁化信息的CAM就写入所需的能量而言较大，所以可能需要用于避免栅极输入布线的设计。例如，可避免泄漏磁场等的影响，以抑制电容耦合。另一方面，例如，当自旋MOSFET电极的尺寸不小于100nm时，可如根据本实施例的CAM中那样提供磁场写入线来控制写入。在这种情况下，由于独立地提供元件读取布线和元件写入布线，所以可分别优化这些布线。
根据实施例的CAM可在小电路面积中以低功耗快速地工作。本发明不限于前述实施例，而是可在不脱离本发明的范围的情况下进行适当的改变。
尽管已描述了某些实施例，但是这些实施例仅仅是作为示例而提供，并非意图限制本发明的范围。可对上述实施例进行各种各样的改变，例如，在不脱离本发明的精神的情况下，可将各种省略、替代和改变可应用于上述实施例。不仅上述实施例，而且落在本发明的范围和精神内的它们的修改形式都将被权利要求及其等同形式覆盖。

Claims (20)

1.一种内容可寻址存储器，包括：
自旋MOSFET对，所述自旋MOSFET对包括：
第一自旋MOSFET，所述第一自旋MOSFET的磁化状态根据存储数据而设置；和
第二自旋MOSFET，所述第二自旋MOSFET的磁化状态根据所述存储数据而设置，所述第二自旋MOSFET与所述第一自旋MOSFET并联连接；
第一布线，所述第一布线被构造为施加栅电压，以使得所述第一自旋MOSFET和所述第二自旋MOSFET中的任何一个根据搜索数据变为导电；和
第二布线，所述第二布线被构造为将电流施加于所述第一自旋MOSFET和所述第二自旋MOSFET这二者。
2.根据权利要求1所述的内容可寻址存储器，
其中，多个自旋MOSFET对串联连接，并且
其中，所述第二布线将所述电流施加于所述自旋MOSFET对。
3.根据权利要求1所述的内容可寻址存储器，还包括：
比较器，所述比较器被构造为将所述自旋MOSFET对的输出信号与参考值进行比较，从而确定所述存储数据和所述搜索数据彼此是否匹配。
4.根据权利要求1所述的内容可寻址存储器，
其中，所述存储数据包括两个值，并且
其中，在所述自旋MOSFET对中，所述第一自旋MOSFET和所述第二自旋MOSFET之一被磁化为具有比另一个高的电阻。
5.根据权利要求1所述的内容可寻址存储器，
其中，所述存储数据包括三个值“1”、“0”和“无关项”，
其中，当所述存储数据是“1”或“0”时，所述第一自旋MOSFET被设置为第一磁化状态，而所述第二自旋MOSFET被设置为第二磁化状态，以使得其电阻彼此不同，并且
其中，当所述存储数据是“无关项”时，所述第一自旋MOSEFT和所述第二自旋MOSFET两者都被共同设置为第一磁化状态。
6.根据权利要求1所述的内容可寻址存储器，
其中，所述第一自旋MOSFET和所述第二自旋MOSFET之一是n型自旋MOSFET，而另一个是p型自旋MOSFET。
7.根据权利要求1所述的内容可寻址存储器，
其中，所述第一自旋MOSFET和所述第二自旋MOSFET两者都是n型或p型，并且
其中，所述第一布线包括第一副布线和第二副布线，所述第一副布线被构造为将第一电压施加于所述第一自旋MOSFET，所述第二副布线被构造为将与第一电压不同的第二电压施加于所述第二自旋MOSFET。
8.根据权利要求1所述的内容可寻址存储器，
其中，所述第一布线还施加用于写入所述存储数据的写入电压，所述写入电压大于用于搜索所述搜索数据的栅电压。
9.根据权利要求1所述的内容可寻址存储器，还包括：
电流线，所述电流线被设置为横跨所述自旋MOSFET对的源极或漏极。
10.根据权利要求2所述的内容可寻址存储器，还包括：
控制电路，所述控制电路被构造为通过下述方式设置所述串联连接的自旋MOSFET对的磁化状态，即，
在施加栅电压以使得使所述串联连接的自旋MOSFET对之中的将被设置为第一磁化状态的自旋MOSFET导电的同时，在第一方向上将不小于预定阈值的电流施加于所述串联连接的自旋MOSFET对，并且
在施加栅电压以使得使将被设置为与第一磁化状态不同的第二磁化状态的自旋MOSFET导电的同时，在与第一方向反向的第二方向上将不小于所述预定阈值的电流施加于所述串联连接的自旋MOSFET对。
11.一种内容可寻址存储器，包括：
自旋MOSFET对，所述自旋MOSFET对包括：
第一自旋MOSFET，当存储数据是第一值时，所述第一自旋MOSFET的磁化状态被设置为第一状态，当所述存储数据是第二值时，所述磁化状态被设置为第二状态；和
第二自旋MOSFET，当所述存储数据是第一值时，所述第二自旋MOSFET的磁化状态被设置为第二状态，当所述存储数据是第二值时，所述磁化状态被设置为第一状态，所述第二自旋MOSFET与所述第一自旋MOSFET并联连接；
第一布线，所述第一布线被构造为施加栅电压，以使得所述第一自旋MOSFET和所述第二自旋MOSFET中的任何一个根据搜索数据变为导电；和
第二布线，所述第二布线被构造为将电流施加于所述第一自旋MOSFET和所述第二自旋MOSFET这二者。
12.根据权利要求11所述的内容可寻址存储器，
其中，多个自旋MOSFET对串联连接，并且
其中，所述第二布线将所述电流施加于所述自旋MOSFET对。
13.根据权利要求11所述的内容可寻址存储器，还包括：
比较器，所述比较器被构造为将所述自旋MOSFET对的输出信号与参考值进行比较，从而确定所述存储数据和所述搜索数据彼此是否匹配。
14.根据权利要求11所述的内容可寻址存储器，
其中，所述存储数据包括两个值，并且
其中，在所述自旋MOSFET对中，所述第一自旋MOSFET和所述第二自旋MOSFET之一被磁化为具有比另一个高的电阻。
15.根据权利要求11所述的内容可寻址存储器，
其中，所述存储数据包括三个值“1”、“0”和“无关项”，
其中，当所述存储数据是“1”或“0”时，所述第一自旋MOSFET被设置为第一磁化状态，而所述第二自旋MOSFET被设置为第二磁化状态，以使得其电阻彼此不同，并且
其中，当所述存储数据是“无关项”时，所述第一自旋MOSEFT和所述第二自旋MOSFET两者都被共同设置为第一磁化状态。
16.根据权利要求11所述的内容可寻址存储器，
其中，所述第一自旋MOSFET和所述第二自旋MOSFET之一是n型自旋MOSFET，而另一个是p型自旋MOSFET。
17.根据权利要求11所述的内容可寻址存储器，
其中，所述第一自旋MOSFET和所述第二自旋MOSFET两者都是n型或p型，并且
其中，所述第一布线包括第一副布线和第二副布线，所述第一副布线被构造为将第一电压施加于所述第一自旋MOSFET，所述第二副布线被构造为将与第一电压不同的第二电压施加于所述第二自旋MOSFET。
18.根据权利要求11所述的内容可寻址存储器，
其中，所述第一布线还施加用于写入所述存储数据的写入电压，所述写入电压大于用于搜索所述搜索数据的栅电压。
19.根据权利要求11所述的内容可寻址存储器，还包括：
电流线，所述电流线被设置为横跨所述自旋MOSFET对的源极或漏极。
20.根据权利要求12所述的内容可寻址存储器，还包括：
控制电路，所述控制电路被构造为通过下述方式设置所述串联连接的自旋MOSFET对的磁化状态，即，
在施加栅电压以使得使所述串联连接的自旋MOSFET对之中的将被设置为第一磁化状态的自旋MOSFET导电的同时，在第一方向上将不小于预定阈值的电流施加于所述串联连接的自旋MOSFET对，并且
在施加栅电压以使得使将被设置为与第一磁化状态不同的第二磁化状态的自旋MOSFET导电的同时，在与第一方向反向的第二方向上将不小于所述预定阈值的电流施加于所述串联连接的自旋MOSFET对。
CN201210043857.2A 2011-02-24 2012-02-24 内容可寻址存储器 Expired - Fee Related CN102651234B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-038699 2011-02-24
JP2011038699A JP5778945B2 (ja) 2011-02-24 2011-02-24 連想メモリ

Publications (2)

Publication Number Publication Date
CN102651234A true CN102651234A (zh) 2012-08-29
CN102651234B CN102651234B (zh) 2015-04-08

Family

ID=46693226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210043857.2A Expired - Fee Related CN102651234B (zh) 2011-02-24 2012-02-24 内容可寻址存储器

Country Status (5)

Country Link
US (1) US8576601B2 (zh)
JP (1) JP5778945B2 (zh)
KR (1) KR101372674B1 (zh)
CN (1) CN102651234B (zh)
TW (1) TWI492232B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019119395A1 (zh) * 2017-12-22 2019-06-27 大连理工大学 查表型硬件搜索引擎
CN113178213A (zh) * 2020-01-24 2021-07-27 台湾积体电路制造股份有限公司 存储器器件以及数据处理器件和方法
CN113421879A (zh) * 2021-08-24 2021-09-21 浙江毫微米科技有限公司 高速缓存内容寻址存储器和存储芯片封装结构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2626861B1 (en) * 2012-02-13 2015-01-07 Crocus Technology S.A. High speed magnetic random access memory-based ternary CAM
KR20140134068A (ko) * 2013-05-13 2014-11-21 에스케이하이닉스 주식회사 스핀 트랜지스터 및 이 스핀 트랜지스터를 포함하는 반도체 장치, 메모리 장치, 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
WO2016035171A1 (ja) * 2014-09-03 2016-03-10 株式会社日立製作所 半導体集積回路装置
US9543013B1 (en) 2015-06-05 2017-01-10 University Of South Florida Magnetic tunnel junction ternary content addressable memory
US9728259B1 (en) 2016-03-15 2017-08-08 Qualcomm Technologies, Inc. Non-volatile (NV)-content addressable memory (CAM) (NV-CAM) cells employing differential magnetic tunnel junction (MTJ) sensing for increased sense margin
US10650892B2 (en) * 2018-04-23 2020-05-12 Ferroelectric Memory Gmbh Ternary memory cell and ternary memory cell arrangement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017843A1 (en) * 2006-07-19 2008-01-24 Tokyo Electron Limited Spintronic transistor
CN101483428A (zh) * 2008-01-11 2009-07-15 株式会社东芝 可重新配置的逻辑电路
CN101546600A (zh) * 2008-03-27 2009-09-30 株式会社东芝 半导体集成电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601146B2 (ja) * 1993-08-09 1997-04-16 日本電気株式会社 連想記憶装置
JP3585256B2 (ja) * 1994-04-08 2004-11-04 シャープ株式会社 半導体集積化メモリ
JP2002334585A (ja) * 2001-05-02 2002-11-22 Sony Corp 半導体記憶装置
JP4477305B2 (ja) * 2002-07-25 2010-06-09 独立行政法人科学技術振興機構 スピントランジスタ及びそれを用いた不揮発性メモリ
JP4528660B2 (ja) * 2005-03-31 2010-08-18 株式会社東芝 スピン注入ｆｅｔ
JP4455558B2 (ja) * 2006-09-08 2010-04-21 株式会社東芝 スピンｍｏｓｆｅｔ
JP4966277B2 (ja) 2008-09-19 2012-07-04 株式会社東芝 スピンｍｏｓ電界効果トランジスタ
JP5388525B2 (ja) * 2008-09-25 2014-01-15 株式会社東芝 プログラマブル論理回路
KR101333337B1 (ko) * 2009-01-30 2013-11-25 신닛테츠스미킨 카부시키카이샤 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
JP5075863B2 (ja) * 2009-03-24 2012-11-21 株式会社東芝 スピントランジスタ、このスピントランジスタを備えたリコンフィギャラブル論理回路および磁気メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017843A1 (en) * 2006-07-19 2008-01-24 Tokyo Electron Limited Spintronic transistor
CN101483428A (zh) * 2008-01-11 2009-07-15 株式会社东芝 可重新配置的逻辑电路
CN101546600A (zh) * 2008-03-27 2009-09-30 株式会社东芝 半导体集成电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019119395A1 (zh) * 2017-12-22 2019-06-27 大连理工大学 查表型硬件搜索引擎
CN113178213A (zh) * 2020-01-24 2021-07-27 台湾积体电路制造股份有限公司 存储器器件以及数据处理器件和方法
CN113178213B (zh) * 2020-01-24 2024-01-05 台湾积体电路制造股份有限公司 存储器器件以及数据处理器件和方法
CN113421879A (zh) * 2021-08-24 2021-09-21 浙江毫微米科技有限公司 高速缓存内容寻址存储器和存储芯片封装结构
CN113421879B (zh) * 2021-08-24 2021-12-28 浙江毫微米科技有限公司 高速缓存内容寻址存储器和存储芯片封装结构
WO2023024562A1 (zh) * 2021-08-24 2023-03-02 浙江毫微米科技有限公司 高速缓存内容寻址存储器和存储芯片封装结构

Also Published As

Publication number Publication date
KR20120097337A (ko) 2012-09-03
JP5778945B2 (ja) 2015-09-16
TWI492232B (zh) 2015-07-11
US8576601B2 (en) 2013-11-05
US20120218802A1 (en) 2012-08-30
KR101372674B1 (ko) 2014-03-10
CN102651234B (zh) 2015-04-08
JP2012174330A (ja) 2012-09-10
TW201237871A (en) 2012-09-16

Similar Documents

Publication Publication Date Title
CN102651234B (zh) 内容可寻址存储器
Li et al. Voltage-controlled magnetoelectric memory and logic devices
US9312474B2 (en) Electronic devices having semiconductor memory units having magnetic tunnel junction element
US7936583B2 (en) Variable resistive memory punchthrough access method
CN102194848A (zh) 自旋存储器和自旋晶体管
US9590171B2 (en) Electronic device and method for fabricating the same
US10840434B2 (en) Storage device
CN105322089A (zh) 磁存储器器件及其制造方法
Hsueh et al. TSV-free FinFET-based Monolithic 3D+-IC with computing-in-memory SRAM cell for intelligent IoT devices
CN104882480A (zh) 具有垂直沟道的隧穿晶体管、可变电阻存储器及制造方法
Zhang et al. A 16 Kb spin-transfer torque random access memory with self-enable switching and precharge sensing schemes
US9076960B2 (en) Magnetic memory element
Bromberg et al. All-magnetic magnetoresistive random access memory based on four terminal mCell device
Hur et al. Characterizing HfO 2-based ferroelectric tunnel junction in cryogenic temperature
CN107039579B (zh) 包括可逆和单次可编程磁隧道结的半导体器件
Verma et al. Low-power high-density STT MRAMs on a 3-D vertical silicon nanowire platform
CN101777569B (zh) 磁存储单元
US20160126289A1 (en) Semiconductor device including magneto-resistive device
Zhang et al. High-Density 1T1D1SOT-MRAM with Multi-Mode Ultrahigh-Speed Magnetization Switching
US9030867B2 (en) Bipolar CMOS select device for resistive sense memory
Zhang et al. Complementary-Magnetization-Switching Perpendicular Spin-Orbit Torque Random Access Memory Cell for High Read Performance
TW202101763A (zh) 半導體裝置
Parke et al. Memory Technologies

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150408

Termination date: 20170224

CF01 Termination of patent right due to non-payment of annual fee