KR102647016B1 - 데이터 보존성이 향상된 스핀 로직 소자 - Google Patents

데이터 보존성이 향상된 스핀 로직 소자 Download PDF

Info

Publication number
KR102647016B1
KR102647016B1 KR1020230050282A KR20230050282A KR102647016B1 KR 102647016 B1 KR102647016 B1 KR 102647016B1 KR 1020230050282 A KR1020230050282 A KR 1020230050282A KR 20230050282 A KR20230050282 A KR 20230050282A KR 102647016 B1 KR102647016 B1 KR 102647016B1
Authority
KR
South Korea
Prior art keywords
layer
current
conductive layer
logic device
spin logic
Prior art date
Application number
KR1020230050282A
Other languages
English (en)
Inventor
홍종일
박민혁
나태희
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020230050282A priority Critical patent/KR102647016B1/ko
Application granted granted Critical
Publication of KR102647016B1 publication Critical patent/KR102647016B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 스핀 로직 소자는 비자성 도전체로 구성되고 일단으로 제1 전류를 입력으로 제공받는 제1 도전층; 자기이방성을 가지고 상기 제1 도전층의 타단을 마주보는 일단을 가지는 강자성층; 및 상기 제1 도전층의 타단과 상기 강자성층의 일단 사이에 위치하는 반강유전층을 포함한다. 상기 제1 도전층의 제1 전류의 전류 방향에 따라 상기 강자성층의 자화 방향이 결정된다.

Description

데이터 보존성이 향상된 스핀 로직 소자{Spin Logic Device Having an Enhanced Data Retention}
본 발명은 스핀 로직 소자에 관한 것으로, 더 구체적으로 반강유전성의 유전층을 구비한 스핀 전하 변환 기반의 스핀 로직 소자에 관한 것이다.
스핀트로닉스는 전자의 자화(Magnetization) 방향인 스핀의 방향을 이용하여 전자를 제어하는 기술을 의미한다.
이와 관련해서, 최근에는 차세대 반도체 소자로 스핀트로닉스 소자에 대한 관심이 증가하고 있다.
스핀트로닉스 소자는 기존의 소자와 대비하여 데이터가 비휘발적 특성을 가지고 있으며, 연산 속도가 빠르고 저장 용량을 획기적으로 늘릴 수 있는 특성이 있다는 점에서 많은 관심을 받고 있다.
강자성체(Ferromagnetic Material)에 전류를 흘리면 스핀 편극 전류가 발생한다는 점에서, 이러한 강자성체를 활용한 스핀 로직 소자의 도입을 고려할 수 있다.
이와 관련해서, 강자성체의 자화 방향과 스핀 전하 변환(Spin-Charge Conversion)에 따라 발생되는 전류(또는 전압) 특성을 이용하여, 강자성체의 자화 방향을 스위칭할 수 있는 스핀 로직 소자를 도입함으로써, 이러한 스핀 로직 소자가 차세대 반도체 기술 등에 활용될 수 있도록 하는 방안을 고려할 수 있다.
2019년에 Intel 사에서 이론적으로 제안한 MESO(magnetoelectric spin-orbit) 소자는 CMOS 기반 소자와 비교하여 성능이 우월한 저전력 스핀 로직소자로 구현이 가능할 것으로 예상된다(Nature 565, 35 (2019)).
본 발명의 해결하고자 하는 일 기술적 과제는 유전층의 양단에 전압이 인가되지 않는 스탠바이 모드에서 데이터 보존성이 향상된 스핀 로직 소자를 제공하는 것이다.
본 발명의 일 실시예에 따른 스핀 로직 소자는 비자성 도전체로 구성되고 일단으로 제1 전류를 입력으로 제공받는 제1 도전층; 자기이방성을 가지고 상기 제1 도전층의 타단을 마주보는 일단을 가지는 강자성층; 및 상기 제1 도전층의 타단과 상기 강자성층의 일단 사이에 위치하는 반강유전층을 포함한다. 상기 제1 도전층의 제1 전류의 전류 방향에 따라 상기 강자성층의 자화 방향이 결정된다.
본 발명의 일 실시예에 있어서, 비자성 도전체로 구성되고 상기 제1 도전층와 이격되어 배치되고 상기 강자성층의 타단과 수직으로 이격되어 배치된 제2 도전층; 상기 강자성층의 타단과 상기 제2 도전층의 일단 사이에 배치된 스핀-전하 변환층; 전기적으로 접지 또는 음의 전압에 연결되고 상기 제2 도전층의 일단의 하부에 배치된 하부 보조 전극; 및 상기 강자성층의 타단의 상부에 배치된 상부 보조 전극;을 포함한다. 상기 상부 보조 전극은 공급 전압(Vdd)에 연결되고, 상기 강자성층의 자화 방향에 따라 상기 제2 도전층의 타단에 흐르는 제2 전류의 방향이 결정될 수 있다.
본 발명의 일 실시예에 있어서, 상기 반강유전층는 HfxZr1-xO2이고, x는 0.1 내지 0.4 일 수 있다.
본 발명의 일 실시예에 있어서, x는 0.12 내지 0.32 일 수 있다.
본 발명의 일 실시예에 있어서, 상기 반강유전층의 두께는 6 nm 내지 29 nm일 수 있다.
본 발명의 일 실시예에 있어서, 상기 반강유전층은 전압에 따른 전류의 이력 곡선에서 1,2,3,4 사분면에 각각 1개의 피크를 가지거나, 상기 반강유전층은 전압에 따른 전류의 이력 곡선에서 1사분면에 2개의 피크, 3 사분면에 2 개의 피크를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 반강유전층은 전압에 따른 전류의 이력 곡선에서 1사분면에 제1 피크, 1사분면과 제2 사분면의 경계에 제2 피크가 위치하고, 상기 반강유전층은 전압에 따른 전류의 이력 곡선에서 3사분면에 제3 피크, 3사분면과 제4 사분면의 경계에 제4 피크가 위치할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 도전층의 전위에 대한 상기 강자성층의 전위의 전위차(Vd)에 대하여 상기 강자성층의 보자력의 기울기는 -363 Oe/V 이상일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 도전층의 일단은 복수 개로 분기된 입력단을 포함하고, 각각의 입력단을 통하여 각각의 입력 전류가 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 도전층의 타단은 복수 개로 분기된 출력단을 포함하고, 각각의 출력단을 통하여 각각의 출력 전류가 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 스핀 로직 소자는 제1 스핀 로직 소자 및 제2 스핀 로직 소자를 포함하고, 제1 스핀 로직 소자의 상기 제2 도전층은 제2 스핀 로직 소자의 제1 도전층일 수 있다.
본 발명의 일 실시예에 따른 스핀 로직 소자는, 비자성 도전체로 구성되고 일단으로 제1 전류를 입력으로 제공받는 제1 도전층; 자기이방성을 가지고 상기 제1 도전층의 타단을 마주보는 일단을 가지는 강자성층; 및 상기 제1 도전층의 타단과 상기 강자성층의 일단 사이에 배치되는 반강유전층을 포함할 수 있다.
본 발명의 일 실시예에 따른 스핀 로직 소자는, 반강유전체를 사용하는 경우 유전상수가 큰 고유전체를 쓰는 경우에 비하여 강자성체의 자기이방성에너지 또는 보자력 감소 효과 (보자력 감소량/단위 전압)를 크게 제공할 수 있다.
본 발명의 일 실시예에 따른 스핀 로직 소자는, 낮은 스위칭 에너지, 낮은 인가 전압(Vd), 데이터 보존성 향상, 및 비휘발성 특성을 제공할 수 있다.
본 발명의 일 실시예에 따른 스핀 로직 소자는, 안정적 동작을 저전력으로 구현하고, 고속의 데이터 처리 및 낮은 소모 전력을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 스핀 로직 소자를 나타내는 개념도이다.
도 2a는 도 1의 스핀 로직 소자의 제1 도전층에 제1 방향의 전류가 흐르는 경우 강자성층의 자화 방향의 스위칭을 나타낸다.
도 2b는 도 1의 스핀 로직 소자의 제1 도전층에 제2 방향의 전류가 흐르는 경우 강자성층의 자화 방향의 스위칭을 나타낸다.
도 3은 고유전체(HfO2)의 전기장(E)에 따른 전기 분극(P)의 관계를 나타내는 실험 결과이다.
도 4는 HfxZr1-xO2의 조성비에 따른 전압(V)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 5는 HfxZr1-xO2의 조성비에 따른 전압(V)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 6a은 Hf0.3Zr0.7O2의 두께에 따른 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 6b은 Hf0.3Zr0.7O2에서 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 6c은 도 6b의 Hf0.3Zr0.7O2에서 전압(V)에 따른 전류의 관계를 나타내는 실험 결과이다.
도 7a은 Hf0.35Zr0.65O2의 두께가 6.2 nm)일때 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 7b은 Hf0.35Zr0.65O2의 두께가 6.4 nm일때 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 7c은 Hf0.35Zr0.65O2의 두께가 8.7 nm일때 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 7d은 Hf0.35Zr0.65O2의 두께가 10.4 nm일때 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 8a은 Hf0.35Zr0.65O2의 두께가 6.2 nm일때 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 8b은 Hf0.35Zr0.65O2의 두께가 6.4 nm일때 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 8c은 Hf0.35Zr0.65O2의 두께가 8.7 nm일때 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 8d은 Hf0.35Zr0.65O2의 두께가 10.4 nm일때 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 9a는 7.5 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 9b는 8.8 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 9c는 10.4 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 9d는 10.6 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 10a는 7.5 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 10b는 8.8 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 10c는 10.4 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 10d는 10.6 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 11과 도 12는 이상적인 반강유전체와 강유전체의 P-E 이력 곡선을 나타낸다.
도 13은 본 발명의 일실시예에 따른 하부도전층/반강유전층/강자성층/상부도전층의 적층 구조에서, 자기장(H)의 세기에 따른 강자성층의 자화 이력 상태를 나타내는 Magneto-Optic Kerr Effect (MOKE) 실험 결과를 나타내는 그래프이다.
도 14a는 유전체(HfO2)의 시료 구조를 나타낸다.
도 14b는 도 14a의 시료에 인가되는 인가 전압(Vd)에 따른 보자력의 감소를 MOKE로 측정하여 분석한 실험 결과이다.
도 15a는 반강유전체([Hf0.35Zr0.65]O2)의 시료 구조를 나타낸다.
도 15b는 도 15a의 시료에 인가되는 인가 전압(Vd)에 따른 보자력의 감소를 MOKE로 측정하여 분석한 실험 결과이다.
도 16a는 본 발명의 일 실시예에 따른 스핀 로직 소자를 나타내는 개념도이다.
도 16b는 도 16a의 스핀 로직 소자의 유전체층의 특성에 따른 타이밍 그림이다.
도 17은 본 발명의 다른 실시예에 따른 스핀 로직 소자를 나타내는 개념도이다.
도 18은 본 발명의 다른 실시예에 따른 스핀 로직 소자를 나타내는 개념도이다.
도 19는 본 발명의 다른 실시예에 따른 스핀 로직 소자를 나타내는 개념도이다.
도 20은 본 발명의 또 다른 실시예에 따른 스핀 로직 소자를 나타내는 개념도이다.
도전층/유전층/강자성층의 적층 구조를 포함하는 스핀 로직 소자에서, 유전층은 유전상수가 큰 고유전체(high dielectric material) 또는 강유전체(ferroelectric material)가 사용될 수 있다. 강유전체는 인가된 전기장이 제거된 경우에도, 잔류 분극(remanent polarization)이 존재하여, 강유전체에 인접한 강자성층은 외부 노이즈 전류에 쉽게 자화 반전하여 데이터의 보존성을 감소시킬 수 있다.
본 발명의 일 실시예에 따르면, 유전층으로 반강유전체를 사용하는 스핀 로직 소자는 강유전체를 사용하는 스핀로직 소자에 비하여 데이터의 보존 및 주변 셀로부터의 간섭을 줄일 수 있다.
강유전체를 유전층으로 사용하는 스핀 로직 소자의 경우, 유전층의 전기장을 제거했을 경우 잔류 분극(remanent polarization)이 존재하여, 강자성체의 자기이방성에너지(magnetic anisotropy energy)가 감소된 상태로 유지될 수 있다. 이에 따라, 주변 셀 또는 소자로부터의 상호간섭 또는 열적 불안정성 등으로부터 강자성체의 스핀 방향(또는 자화 방향)이 의도치 않게 변할 수 있다. 이에 따라, 스핀 로직 소자의 데이터가 에러가 되고 원하는 데이터 상태로 보존되지 않을 가능성이 높아진다.
한편, 반강유전체를 유전층으로 사용하는 스핀로직 소자의 경우, 반강유전체의 전기장을 제거했을 경우, 유전체의 분극이 사라져 (또는 잔류 분극이 거의 없음), 강자성체의 자기이방성에너지 변화에 영향을 주지 않는다. 이에 따라, 주변 셀 또는 소자로부터의 상호간섭 또는 열적 불안정성 등으로부터 강자성체의 스핀 방향(또는 자화 방향)은 안정적으로 유지될 수 있다. 이에 따라, 스핀 로직 소자의 에러 발생이 적고 원하는 데이터의 보존성이 높아진다.
도전층/반강유전체층/강자성층 구조의 스핀 로직 소자에서, 펄스 전압으로 유도된(induced) 반강유전체층/강자성층의 계면 전하(interface charge)에 의한 유효 전기장과 전류에 의하여 유도된 쓰기 자기장은 강자성체의 자화 방향을 스위칭시킨다. 또한, 강자성층의 자화 방향에 의존하는 스핀전류(spin current)는 스핀-전하 변환(spin-charge conversion, SCC) 양자효과를 이용하여 전하 전류(charge current)를 출력한다. 이러한 스핀 로직 소자는 복수 개의 캐스캐이딩(cascading) 구조로 연결되어 상온에서 캐스케이딩 동작을 수행할 수 있다.
반강유전층/강자성층 계면에 유도된 전하(charges)는 유효 전기장으로 작용할 수 있다. 반강유전층/강자성층 계면에 유도된 전하(charges)는 인접한 강자성체의 자기이방성에너지(magnetic anisotropy energy)를 감소시킬 수 있다. 이러한 효과는 절연체에 전압을 인가하여 나타나는 효과와 유사하다. 이러한 효과는 전압 제어 자기이방성 효과(Voltage controlled magnetic anisotropy, VCMA)와 유사하다. 하지만, 이러한 효과는 유전상수가 큰 반강유전체의 특성으로 반강유전층/강자성층 계면에 높은 분극이 생성되어 자기이방성에너지를 획기적으로 줄일 수 있다.
본 발명의 일 실시예에 따르면, 반강유전성을 나타나는 [Hf0.35Zr0.65]O2 는 높은 전기장(electric field) 하에서는 높은 분극(electric dipole moments에 의한 electric polarization) 값을 가진다. 그러나, 전기장을 제거했을 경우, 분극이 사라져 (잔류분극=0) 강자성체의 자기이방성에너지 변화에 영향을 주지 않는다.
한편, 강유전체를 쓰는 경우, 전기장을 제거했을 경우에도 잔류분극이 존재하여 강자성체의 자기이방성에너지가 감소된 상태가 유지된다. 이에 따라, 주변 셀로부터의 상호간섭, 열적 불안정성 등으로부터 강자성체의 스핀 방향(또는 자화 방향)이 의도치 않게 변하게 되어 데이터가 에러가 되거나 원하는 데이터로 보존되지 않을 가능성이 높아진다.
따라서 반강유전체를 스핀로직소자에 적용한다면 데이터의 에러율을 획기적으로 줄일 수 있을 뿐만이 아니라 원하는 데이터의 보존 및 주변 셀로부터의 간섭을 줄일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 스핀 로직 소자를 나타내는 개념도이다.
도 2a는 도 1의 스핀 로직 소자의 제1 도전층에 제1 방향의 전류가 흐르는 경우 강자성층의 자화 방향의 스위칭을 나타낸다.
도 2b는 도 1의 스핀 로직 소자의 제1 도전층에 제2 방향의 전류가 흐르는 경우 강자성층의 자화 방향의 스위칭을 나타낸다.
도 1, 도 2a 및 도 2b를 참조하면, 스핀 로직 소자(100)는, 비자성 도전체로 구성되고 일단으로 제1 전류(I_IN)를 입력으로 제공받는 제1 도전층(112); 자기이방성을 가지고 상기 제1 도전층(112)의 타단을 마주보는 일단을 가지는 강자성층(116); 및 상기 제1 도전층(112)의 타단과 상기 강자성층(116)의 일단 사이에 위치하는 반강유전층(114)을 포함한다. 상기 제1 도전층(112)의 제1 전류(I_IN)의 전류 방향에 따라 상기 강자성층(116)의 자화 방향이 결정된다.
제2 도전층(122)은 비자성 도전체로 구성되고 상기 제1 도전층(112)와 이격되어 배치되고 상기 강자성층(116)의 타단과 수직으로 이격되어 배치된다. 스핀-전하 변환층(118)은 상기 강자성층(116)의 타단과 상기 제2 도전층(122)의 일단 사이에 배치된다.
하부 보조 전극(124)은 전기적으로 접지 또는 음의 전압에 연결되고 상기 제2 도전층(122)의 일단의 하부에 배치된다. 상부 보조 전극(126)은 상기 강자성층(116)의 타단의 상부에 배치된다. 공급전압(Vdd)은 펄스 형태로 동작하고 상기 상부 보조 전극(126)에 연결된다. 상기 강자성층(116)의 자화 방향에 따라 상기 제2 도전층(122)의 타단에 흐르는 제2 전류(I_OUT)의 방향이 결정된다.
스핀 로직 소자(100)는 상기 제1 도전층(112)의 일단으로 제1 전류(I_IN)를 제공받아 상기 반강유전층(114)의 도움을 받아 강자성층(116)의 자화 방향을 스위칭한다. 상기 강자성층(116)의 스위칭된 자화 방향에 의존하는 스핀전류는 스핀-전하 변환층(118)에 의하여 전하전류로 변환되며, 제2 도전층(122)의 제2 전류(I_OUT)의 방향을 제어할 수 있다.
스핀 로직 소자(100)는 실리콘과 같은 반도체 기판 상에 형성될 수 있다.
상기 제1 도전층(112)은 상기 반도체 기판 상에 배치되고 비자성 금속 재질로 라인 패턴일 수 있다. 상기 제1 도전층(112)의 재질은 Mo, Ti, Al, Cu와 비자성 금속 또는 금속합금일 수 있다. 상기 제1 도전층(112) 상에 TiN, WN, TaN와 같은 접합층(미도시)을 더 포함할 수 있다. 상기 접합층은 상기 반강유전층(114)의 유전특성에 영향을 미칠 수 있다. 상기 제1 도전층(112)은 CMOS 로직 회로, 스핀 로직 소자에 연결되어 전류 또는 전압을 제공받을 수 있다.
상기 반강유전층(114)은 상기 제1 도전층(112)의 제1 전류 (또는 전하 전류)에 따라 유도된 전하를 축적하며, 축전된 전하들은 전기장을 생성한다. 상기 반강유전층(114)은 상기 강자성층(116)의 자기이방성에너지를 감소시킴으로써 자화 반전을 위한 문턱 에너지를 감소시킬 수 있다. 상기 반강유전층(114)는 HfxZr1-xO2이고, x는 0.1 내지 0.4 일 수 있다. 상기 반강유전층(114)는 HfxZr1-xO2이고, x는 0.12 내지 0.32 일 수 있다. 상기 반강유전층(114)의 두께는 6 nm 내지 29 nm일 수 있다. 상기 반강유전층(114)은 전압에 따른 전류의 이력 곡선에서 1,2,3,4 사분면에 각각 1개의 피크를 가질 수 있다. 또는, 상기 반강유전층(114)은 전압에 따른 전류의 이력 곡선에서 1사분면에 2개의 피크, 3 사분면에 2 개의 피크를 가질 수 있다.
상기 반강유전층(114)이 이상적인 경우, 인가된 전기장이 영인 경우, 분극이 영일 수 있다. 그러나, 상기 반강유전층(114)가 HfxZr1-xO2이고, x는 0.1 내지 0.4 일 경우, 상기 반강유전층(114)는 반강유전성 특성 또는 강유전성과 반강유전성의 혼합된 특성을 가질 수 있다. 반강유전성 특성 또는 강유전성과 반강유전성의 혼합된 특성은 전압에 따른 분극의 이력 곡선에서 굴곡(kink)이 나타나므로 확인될 수 있다.
강유전체의 경우, 전류-전계 곡선에서, 제1 피크(peak)는 1사분면에 나타나며, 제2 피크는 3사분면에 나타난다..
이상적인 반강유전체의 경우, 전류-전계 곡선에서 피크(peak)는 1,2,3,4분면에 각각 1개를 가진다. 1사분면의 제1 피크(peak)의 위치가 2사분면의 제2 피크(peak)보다 고전계에 위치한다. 3사분면의 제3 피크(peak) 위치가 4사분면의 피크(peak) 위치보다 고전계(절대값이 큰 음의 값)에 위치한다.
강유전체/반강유전체 경계 (morphotropic phase boundary)인 경우(강유전성과 반강유전성의 혼합된 특성), 1사분면에 2개의 피크가 존재한다. 또한, 3사분면에 2개의 피크가 존재한다. 특히 양음 스윕(positive negative sweep)에서 1개 피크(peak)는 0V 근처에 걸쳐서 보이게 된다.
피크(peak)가 3개 나타나는 경우에, 샘플이 아이디얼하지 않아서 스위칭하면서 전하 트랩(charge trap) 등에 의해서 피크(peak)가 나타나는 위치에 약간 변화가 생긴 비이상적(nonideal)한 경우로 판단된다. 그리고, 측정의 마지막 부분에 피크(peak)가 잘려 있는 형태이다. 0V에 스위칭 피크(peak)가 걸쳐 있으면 측정할 때 불가피하게 이런 일들이 생긴다. 측정은 0V에서 시작해서 0V에서 끝난다. 따라서, 이 경우에 피크는 3개 아닌 2개로 판단한다.
강자성층(116)은 단일 강자성체 또는 인공반자성체로 형성될 수 있다. 상기 강자성층은 자기이방성을 가지고, 서로 다른 2 개의 자화 방향을 가질 수 있다. 인공반자성체는 서로 다른 자화 방향을 가지는 두 개의 강자성체와 그 강자성체 사이에 위치한 비자성체를 포함하는 스핀 밸브일 수 있다. 강자성층(116)은 Co, Ni, Fe 중에서 적어도 하나를 포함할 수 있다.
스핀-전하 변환층(118)은 스핀전류를 전하전류로 변환할 수 있다. 스핀-전하 변환층은 인버스 스핀-홀 효과(또는 Inverse Rashba-Edelstein 효과)에 의하여 스핀전류를 전하전류로 변환할 수 있다. 스핀-전하 변환층(118)은 Bi, Ag, W, 또는 Ta, 위상절연체 등을 포함할 수 있다. 상기 스핀-전하 변환층(118)은 상기 강자성층(116)과 상기 제2 도전층(122)의 교차 영역에 정렬될 수 있다.
스핀 주입층(미도시)은 스핀-전하 변환층(118)과 상기 강자성층(116) 사이에 배치될 수 있다. 상기 스핀 주입층은 MgO와 같은 터널 절연층일 수 있다.
상기 제2 도전층(122)는 비자성 금속으로 라인 패턴일 수 있다. 상기 제2 도전층(122)의 재질은 Mo, Ti, Al, Cu와 비자성 금속을 포함하고 또는 금속 합금일 수 있다. 상기 제2 도전층(122)의 일단은 상기 스핀-전하 변환층(118)에 연결되고, 상기 제2 도전층(122)의 타단은 CMOS 로직 회로, 스핀 로직 소자에 연결될 수 있다.
상부 보조 전극(126)은 Ru, Ti, Ta, Pd, Al, Cu와 같은 비자성 금속을 포함할 수 있다.
하부 보조 전극(124)은 Ru, Ti, Ta, Pd, Al, Cu와 같은 비자성 금속을 포함할 수 있다.
상기 상부 보조 전극(126)은 공급 전압(V_dd)에 연결되어 펄스 형태의 바이어스 전압을 제공받고, 상기 하부 보조 전극(124)은 접지 또는 음의 전압에 연결될 수 있다.
도 2a를 참조하면, 제1 전류(I_IN)가 상기 제1 도전층(112)의 양의 방향으로 인가되고, 양의 바이어스 전압이 인가되면, 강자성층(116)의 자화 방향은 제1 전류(I_IN)에 의하여 형성된 자기장(H)의 방향으로 스위칭할 수 있다. 또한, 제2 도전층의 제2 전류(I_OUT)은 상기 제2 도전층의 타단에서 일단 방향으로 흐를 수 있다.
도 2b를 참조하면, 제1 전류(I_IN)가 상기 제1 도전층(112)의 음의 방향으로 인가되고, 양의 바이어스 전압이 인가되면, 강자성층(116)의 자화 방향은 제1 전류(I_IN)에 의하여 형성된 자기장(H)의 방향으로 스위칭할 수 있다. 또한, 제2 도전층(122)의 제2 전류(I_OUT)는 상기 제2 도전층(122)의 일단에서 타단 방향으로 흐를 수 있다.
도 3은 고유전체(HfO2)의 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 3을 참조하면, 시료는 하부 전극/유전체층/상부전극(Mo/HfO2/Mo) 적층 구조이다. 하부 전극과 상부 전극 사이에 전압 (또는 전기장)을 변경하면서, 분극이 측정되었다. 분극(P)은 전기장(E)과 선형 비례관계를 가진다. 최대 인가 전기장은 2 MV/cm, 3 MV/cm, 및 4 MV/cm에서 각각 측정되었다. 전기장(E)에 따른 분극(P)은 선형적으로 변한다. 전기장의 세기가 2 MV/cm인 경우, 분극의 값은 약 1 μC/cm2이다. 전기장이 영(0)인 경우에는 잔류 분극이 영(0)이다. 하지만 영이 아닌 소정의 전기장 하에서는 유도되는 분극은 상대적으로 작다.
도 4는 HfxZr1-xO2의 조성비에 따른 전압(V)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 5는 HfxZr1-xO2의 조성비에 따른 전압(V)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 4를 참조하면, 시료는 하부 전극/유전층/상부전극(TiN/HfxZr1-xO2/TiN) 적층 구조이다. Hf의 조성비(x)에 따라, HfxZr1-xO2 는 고유전체, 반강유전체, 및 강유전체로 형성될 수 있다. x=0인 경우, ZrO2는 통상적인 유전체 특성을 보인다. x=0.12, 0.23, 0.32 인 경우, HfxZr1-xO2 는 반강유전체 특성을 보인다. 한편, x=0.49인 경우, HfxZr1-xO2 는 강유전체 특성을 보인다. x= 0.23, 0.32 인 경우, 인가된 전압에 대하여 높은 분극 (약 20 μC/cm2)을 가지는 양호한 반강유전체 특성이 발현된다.
도 5를 참조하면, 시료는 하부 전극/유전층/상부전극(TiN/HfxZr1-xO2/TiN) 적층 구조이다. x=0.59, 0.65, 0.74, 0.81, 0.91인 경우, HfxZr1-xO2 는 강유전체 특성을 보인다. 한편, x=1인 경우, HfO2 는 통상적인 유전체 특성을 보인다.
따라서, 하부 전극/유전체층/강자성층/상부전극(Mo/HfO2/Co/Mo) 의 구조는 하부 전극/반강유전층/강자성층/상부전극(Mo/Hf0.35Zr0.65O2/Co/Mo) 의 구조에 비하여 동일한 전기장에서 강자성층의 자기이방성에너지 감소가 훨씬 낮다.
도 6a은 Hf0.3Zr0.7O2의 두께에 따른 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 6b은 Hf0.3Zr0.7O2에서 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 6c은 도 6b의 Hf0.3Zr0.7O2에서 전압(V)에 따른 전류의 관계를 나타내는 실험 결과이다.
도 6a을 참조하면, 시료는 하부 전극/유전층/상부전극(TiN/HfxZr1-xO2/TiN) 적층 구조이다. Hf0.3Zr0.7O2의 두께는 7.7 nm, 9.2 nm, 12.4 nm, 19.0 nm, 29.0 nm이다.
Hf0.3Zr0.7O2의 두께가 7.7 nm, 9.2 nm, 12.4 nm 인 경우, 전기장(E)에 따른 분극(P)은 높은 값을 가진다. 전기장(E)이 영인 경우, 분극(P)은 영에 근접한다. 즉, Hf0.3Zr0.7O2의 두께가 7.7 nm, 9.2 nm, 12.4 nm 인 경우, 반강유전층은 이상적인 P-E 이력 곡선에 근접한다.
하지만, Hf0.3Zr0.7O2의 두께가 19.0 nm, 29.0 nm 인 경우, P-E 이력 곡선은 이상적인 P-E 이력 곡선에서 왜곡되고, 분극의 값도 상대적으로 감소한다.
도 6b 및 도 6c를 참조하면, 시료는 섭씨 500도씨에서 후속 금속 어닐링(post-metal annealing, PMA)처리되었다. 반강유전층(Hf0.3Zr0.7O2)은 이상적인 P-E 이력 곡선에 근접한다. 반강유전층( Hf0.3Zr0.7O2)은 전압에 따른 전류의 이력 곡선에서 1,2,3,4 사분면에 각각 1개의 피크를 가진다.
도 7a은 Hf0.35Zr0.65O2의 두께가 6.2 nm일때 전기장(E)에 따른 분극(P)의 관계를 측정한 실험 결과이다.
도 7b은 Hf0.35Zr0.65O2의 두께가 6.4 nm일때 전기장(E)에 따른 분극(P)의 관계를 측정한 실험 결과이다.
도 7c은 Hf0.35Zr0.65O2의 두께가 8.7 nm일때 전기장(E)에 따른 분극(P)의 관계를 측정한 실험 결과이다.
도 7d은 Hf0.35Zr0.65O2의 두께가 10.4 nm일때 전기장(E)에 따른 분극(P)의 관계를 측정한 실험 결과이다.
도 7a 내지 도 7d를 참조하면, 시료는 하부 전극/유전층/상부전극(Mo/Hf0.35Zr0.65O2/Mo)의 적층 구조이다. 시료는 2.0 MV/cm, 2.5 MV/cm, 3.0 MV/cm, 3.5 MV/cm, 4.0 MV/cm의 최대인가 전기장에서 각각 측정된다.
P-E 이력곡선(hysteresis loop)에서 [Hf0.35Zr0.65]O2는 완벽한 반강유전성 특성을 나타내지 않고, 강유전성 특성이 섞여 있는 혼합체의 특성을 가진다.
[Hf0.35Zr0.65]O2 두께에 따른 전기장에 따른 분극의 변화가 측정되었다. 전기장의 부호가 바뀌면서 P-E 이력곡선에서 2사분면에 굴곡(kink)이 생기는 특징이 있다.
도 8a은 Hf0.35Zr0.65O2의 두께가 6.2 nm일때 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 8b은 Hf0.35Zr0.65O2의 두께가 6.4 nm일때 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 8c은 Hf0.35Zr0.65O2의 두께가 8.7 nm일때 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 8d은 Hf0.35Zr0.65O2의 두께가 10.4 nm일때 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 8a 내지 도 8d를 참조하면, 시료는 하부 전극/유전층/상부전극(Mo/Hf0.35Zr0.65O2/Mo) 적층 구조이다. 반강유전체 특성을 가진 경우, 전압(V)에 따른 전류(I)의 I-V 이력 곡선은 제1 사분면에 2 개의 피크를 가지며, 3 사분면에 2 개의 피크를 가진다.
또한, 전압(V)에 따른 전류(I)의 이력 곡선은 제3 사분면 및 제4 사분면에 2 개의 피크를 가진다. 하나의 피크는 전압의 최대값 근처에 있으며, 다른 하나의 피크는 전압이 영인 근처에 존재한다. 전압의 스윕(sweep)은 0 V에서 양의 최대값으로 증가한 후, 영을 지나 다시 음의 최소값으로 감소한 후, 다시 증가하여 0 V에서 종료한다. 따라서, 최종적으로, 스윕이 종료하는 0V 근처의 피크는 잘려보이나, 양의 전압에서 연속적으로 연결된 것으로 취급할 수 있다.
더 구체적으로, 상기 반강유전층은 전압에 따른 전류의 이력 곡선에서 1사분면에 제1 피크, 1사분면과 제2 사분면의 경계에 제2 피크가 위치한다. 상기 반강유전층은 전압에 따른 전류의 이력 곡선에서 3사분면에 제3 피크, 3사분면과 제4 사분면의 경계에 제4 피크가 위치한다.
구체적으로, Hf0.35Zr0.65O2 의 두께가 6.2 nm 또는 6.4 nm 인 경우, Hf0.35Zr0.65O2 는 반강유전체 및 강유전체 특성의 혼합 특성을 가지며, 제1 사분면에 2 개의 피크를 가진 것으로 판단된다.
Hf0.35Zr0.65O2 의 두께가 8.7 nm 또는 10.4 nm 인 경우, Hf0.35Zr0.65O2 는 반강유전체 및 강유전체 특성의 혼합 특성을 가지며, 전압(V)에 따른 전류(I)의 이력 곡선은 제1 사분면에 2 개의 피크를 가지고, 제3 사분면에 2 개의 피크를 가진다. 더 구체적으로, 상기 반강유전층은 전압에 따른 전류의 이력 곡선에서 1사분면에 제1 피크, 1사분면과 제2 사분면의 경계에 제2 피크가 위치한다. 상기 반강유전층은 전압에 따른 전류의 이력 곡선에서 3사분면에 제3 피크, 3사분면과 제4 사분면의 경계에 제4 피크가 위치한다.
도 8d를 참조하면, 음의 최대 전압에서, 제3 사분면에 피크가 보이나, 이것은 고전압에 의한 비이상적인 아티팩트 특성으로 판단된다.
도 9a는 7.5 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 9b는 8.8 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 9c는 10.4 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 9d는 10.6 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전기장(E)에 따른 분극(P)의 관계를 나타내는 실험 결과이다.
도 9a 내지 도 9d를 참조하면, 시료는 하부 전극/유전층/상부전극(Mo/Hf0.55Zr0.45O2/Mo) 적층 구조이다. 전압 또는 전기장이 영이 되면, 분극이 영에 접근하는 특성을 보이지 않는다. 즉, Hf0.55Zr0.45O2 는 반강유전성 특성을 보이지 않고 강유전성 특성만을 보인다.
즉, [Hf0.55Zr0.45]O2 두께에 따른 분극-전기장의 이력 곡선에서, 전기장이 영(0)인 경우에도 높은 잔류분극이 존재한다.
도 10a는 7.5 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 10b는 8.8 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 10c는 10.4 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 10d는 10.6 nm 두께의 강유전체(Hf0.55Zr0.45O2)의 전압(V)에 따른 전류(I)의 관계를 나타내는 실험 결과이다.
도 10a 내지 도 10d를 참조하면, 시료는 하부 전극/유전층/상부전극(Mo/Hf0.55Zr0.45O2/Mo) 적층 구조이다. 전류(I)-전압(V) 곡선에서, 제1 사분면 및 제2 사분면에서 하나의 피크를 보인다. 이에 따라, 이 샘플은 강유전체로 판단된다. 다만, 제3 사분면에서 마치 2개의 피크 처럼보이나, 음의 최대 전압에서 나타나는 피크는 고전압에 의한 비이상적인 아티팩트 특성으로 판단된다.
도 11과 도 12는 이상적인 반강유전체와 강유전체의 P-E 이력 곡선을 나타낸다.
도 11과 도 12를 참조하면, 반강유전체에서 전기장(E)이 영이면, 분극(P)이 영으로 접근한다. 한편, 강유전체에서 전기장(E)이 영이면, 분극(P)은 포화값에 약간 하강한 값, 즉 영이 아닌 잔류분극 값을 유지한다.
도 13은 본 발명의 일실시예에 따른 하부도전층/반강유전층/강자성층/상부도전층의 적층 구조에서, 자기장(H)에 세기에 따른 강자성층의 자화 상태를 Magneto-optic Kerr effect (MOKE) magnetometer를 이용하여 자기이력상태를 나타내는 그래프이다.
도 13을 참조하면, 하부 도전층과 상부 도전층 사이의 인가 전압(Vd)에서 자기장(H) 변화에 따른 MOKE(Magneto-optic Kerr effect) 신호의 변화를 나타낸다. 시료는 하부도전층/반강유전층/강자성층/제1상부도전층/제2상부도전층 (Mo/Hf0.35Zr0.65O2/Co/Pd/Ta) 구조이다. 외부 자기장(H)의 방향과 세기에 따라, MOKE 신호가 측정된다. 외부 자기장(H)에 따른 MOKE 신호는 강자성층의 자기 이력 곡선을 나타낸다. 자기장의 증가에 따라, 자화 방향의 스위칭이 발생하는 자기장이 보자력이다. 보자력(Hc1, Hc2)은 인가 전압(Vd)에 따라 변경될 수 있다.
즉, 인가 전압(Vd)가 증가하면, 강유전체의 분극이 증가하고, 분극에 의하여 인접한 강자성층의 보자력(Hc) 또는 자기이방성에너지가 감소할 수 있다. 이에 따라, 자기장에 의하여 강자성층은 용이하게 자화 반전할 수 있다.
도 14a는 유전체(HfO2)/강자성체(Co)의 시료 구조를 나타낸다.
도 14b는 도 14a의 시료에 인가되는 인가 전압(Vd)에 따른 보자력의 변화를 MOKE 실험으로 분석한 결과이다.
도 14a 및 도 14b를 참조하면, 시료는 하부도전층/고유전층/강자성층/제1상부도전층/제2상부도전층 (Mo/HfO2/Co/Pd/Ta) 구조이다. 보자력(Hc)은 인가 전압(Vd)의 부호에 따라 대칭적인 특성을 보인다. 약 2.21 V의 인가 전압(Vd)에서, 보자력은 36.2 Oe 값을 가지며, 약, 0 V의 인가전압에서 보자력은 385.0 Oe의 값을 가진다. 양의 인가전압(Vd)에 따른 보자력의 기울기는 -249.94 Oe/V이고, 음의 인가전압(Vd)에 따른 보자력의 기울기는 +254.45 Oe/V이다.
인가전압의 크기가 증가됨에 따라 보자력이 감소되므로 자화 반전이 용이함을 알 수 있다. 강자성층의 물질이 바뀌지 않았으므로 보자력의 감소는 자기이방성에너지의 감소에 기인한다고 볼 수 있다.
도 15a는 반강유전체([Hf0.35Zr0.65]O2)/강자성체(Co)의 시료 구조를 나타낸다.
도 15b는 도 15a의 시료에 인가되는 인가 전압(Vd)에 따른 보자력의 변화를 MOKE 실험으로 분석한 결과이다.
도 15a 및 도 15b를 참조하면, 시료는 하부도전층/반강유전층/강자성층/제1상부도전층/제2상부도전층 (Mo/ Hf0.35Zr0.65O2/Co/Pd/Ta) 구조이다. 보자력(Hc)은 인가 전압(Vd)의 부호에 따라 비대칭적인 특성을 보인다. 약 1.34V의 인가 전압(Vd)에서, 보자력은 13.1 Oe의 값을 가지며, 약, 0 V의 인가전압에서 보자력은 304.4 Oe의 값을 가진다. 양의 인가전압(Vd)에 따른 보자력의 기울기는 -363.92 Oe/V이고, 음의 인가전압(Vd)에 따른 보자력의 기울기는 +47.61 Oe/V이다. 보자력(Hc)의 값은 강자성층의 자기 이방성에너지에 비례할 수 있다.
인가전압의 크기가 증가됨에 따라 보자력이 급격히 감소되므로 자화 반전이 용이함을 알 수 있다. 강자성층의 물질이 바뀌지 않았으므로 보자력의 감소는 자기이방성에너지의 감소에 기인한다고 볼 수 있다.
도 14b와 도 15b를 비교하면 고유전체인 HfO2보다 반강유전체인 Hf0.35Zr0.65O2를 쓰는 경우 전압에 따른 보자력의 감소가 훨씬 큼을 알 수 있다. 이는 동일한 전압을 인가 시 Hf0.35Zr0.65O2를 쓰는 경우 강자성체의 보자력은 훨씬 더 감소하며 이는 자기이방성에너지가 훨씬 더 감소한다는 것을 의미한다. 따라서, 동일한 인가 전압 하에서 Hf0.35Zr0.65O2를 쓰는 경우 강자성체의 자화반전이 훨씬 더 쉽게 일어나게 된다. 한편으로는 훨씬 더 적은 전압으로 강자성체의 자화반전이 일어나므로 쓰기 전력이 훨씬 더 감소되어 저전력 스핀 로직 소자를 구현할 수 있다.
도 16a는 본 발명의 일 실시예에 따른 스핀 로직 소자를 나타내는 개념도이다.
도 16b는 도 16a의 스핀 로직 소자의 유전체층의 특성에 따른 타이밍도이다.
도 16a 및 도 16b를 참조하면, 유전층(214)는 고유전체층(D), 반강유전체층(AF), 또는 강유전체층(F)일 수 있다. 스핀 로직 소자(200)에서, 제1 도전층(112)에 흐르는 제1 전류(I_IN)가 스파이크 형태로 가해졌을 경우를 가정한다.
제1 도전층(112)에 가해지는 제1 전압(V_IN)은 CMOS 로직 소자, 스핀 로직 소자 또는 적절한 회로에 의하여 제공되는 소정의 값을 가진다. 예시적으로, 제1 전압(V_IN)은 스파이크 전류의 이전에는 0.1 V이고, 스파이크 전류 이후에는 제1 전압(Vc(input))은 0.2 V일 수 있다.
인가 전압(Vd)은 유전층(214)의 양단 사이의 전위차이다. 바이어스 전압 또는 공급 전압(V_dd)은 활성 모드에서 소정의 값(예를 들어, 0.3 V)을 가지고, 스탠바이 모드에서 접지될 수 있다. 활성 모드에서, 강자성층(116)은 스위칭 동작을 수행할 수 있다. 스탠바이 모드에서, 강자성층(116)은 소정의 자화 방향을 유지할 수 있다.
인가 전압(Vd)은 공급 전압(V_dd)에서 제1 전압(V_IN)을 뺀 값일 수 있다. 활성 모드에서, 인가 전압(Vd)은 유전층(214)에 분극(P)을 유발할 수 있다. 스탠바이 모드에서, 인가 전압(Vd)은 영이되고, 유전층(214)의 분극(P)은 고유전체층(D), 반강유전체층(AF), 또는 강유전체층(F)에 따라 변경될 수 있다.
제1 도전층(112)에 흐르는 제1 전류(I_IN)는 암페어 법칙에 의하여 제1 도전층(112)의 주위에 자기장(H)을 생성할 수 있다. 자기장(H)의 방향은 강자성층(116)의 자화의 방향을 결정할 수 있다. 스파이크 형태의 제1 전류(I_IN)에 기인하여, 자기장(H)은 제1전류(I_IN)의 펄스 폭에 대응하는 시간 동안만 형성된다.
인가 전압(Vd)은 유전체층(214)의 분극(P)를 결정할 수 있다. 인가 전압(Vd)이 높은 경우, 분극의 크기는 클 수 있다.
한편, 강자성층(116)의 자화 반전을 위한 자기장의 세기는 보자력(Hc)에 대응할 수 있다. 보자력(Hc)은 강자성층(116)의 자기이방성에너지에 비례할 수 있다. 상기 보자력(Hc)은 유전체층(214)의 분극(P)에 반비례할 수 있다. 예시적으로, 유전체층(214)의 분극(P)이 큰 경우 유전체층(214)의 분극(P)이 작은 경우보다 보자력 감소가 상대적으로 크므로 자화 반전을 위한 보자력의 세기(Hc)는 훨씬 더 작아질 수 있다.
활성 모드에서, 고유전층(D)과 반강유전층(AF)을 비교하는 경우, 반강유전층(AF)은 소정의 인가 전압(Vd)에 대하여 고유전층(D)보다 더 높은 분극을 가질 수 있다. 이에 따라, 반강유전층(AF)에 인접한 강자성층(116)의 보자력(Hc)은 소정의 인가 전압(Vd)에 대하여 고유전층(D)에 인접한 강자성층(116)의 보자력(Hc)보다 작아질 수 있다. 이에 따라, 반강유전층(AF)에 인접한 강자성층(116)은 훨씬 더 감소된 보자력때문에 쉽게 자화 반전될 수 있다.
활성 모드에서, 강유전층(F)과 반강유전층(AF)을 비교하는 경우, 반강유전층(AF)은 동일한 인가 전압(Vd)에 대하여 강유전층(F)과 유사한 값의 분극을 가질 수 있다. 이에 따라, 반강유전층(AF)에 인접한 강자성층(116)의 보자력(Hc)은 동일한 인가 전압(Vd)에 대하여 강유전층(F)에 인접한 강자성층(116)의 보자력(Hc)과 유사한 작은 값을 가질 수 있다.
스탠바이 모드에서, 고유전층(D)과 반강유전층(AF)을 비교하는 경우, 반강유전층(AF)은 영의 인가 전압(Vd)에서 영의 분극을 가질 수 있다. 이에 따라, 반강유전층(AF)에 인접한 강자성층(116)의 보자력(Hc)은 영의 인가 전압(Vd)에 대하여 고유전층(D)에 인접한 강자성층(116)의 보자력(Hc)과 유사한 큰 값을 가질 수 있다. 이에 따라, 반강유전층(AF)에 인접한 강자성층(116)은 큰 보자력에 의하여 쉽게 자화 반전을 수행할 수 없다.
스탠바이 모드에서, 강유전층(F)과 반강유전층(AF)을 비교하는 경우, 반강유전층(AF)은 영의 인가 전압(Vd)에서 영의 분극을 가질 수 있다. 이에 따라, 반강유전층(AF)에 인접한 강자성층(116)의 보자력(Hc)은 영의 인가 전압(Vd)에 대하여 강유전층(F)에 인접한 강자성층(116)의 보자력(Hc)보다 큰 값을 가질 수 있다. 이에 따라, 반강유전층(AF)에 인접한 강자성층(116)은 큰 보자력에 의하여 쉽게 자화 반전을 수행할 수 없다.
즉, 유전층(214)이 반강유전체(AF)인 경우, 활성 모드에서, 낮은 보자력에 의하여 제1 전류에 의한 자기장에 의하여 쉽게 자화 반전한다. 한편, 유전층(214)이 반강강유체(AF)인 경우, 스탠바이 모드에서, 높은 보자력에 의하여 외부 노이즈 전류에 의한 자기장에 의하여 쉽게 자화 반전하지 않는다.
상기 상부 보조 전극(126)을 통해 상기 공급 전압(V_dd)이 인가되면, 상기 강자성층(116)의 자화 방향에 따라 생성되는 스핀 전류가 상기 스핀-전하 변환층(118)에 주입된다. 상기 스핀-전하 변환층(118)을 통한 스핀-전하 변환이 발생한다. 이에 따라, 상기 제2 도전층(122)에, 상기 제2 전류(I_OUT)가 유도될 수 있다. 상기 제2 전류(I_OUT)는 스파이크 형태의 전류일 수 있다. 제1 전류(I_IN)의 방향은 제2 전류(I_OUT)의 방향과 반대일 수 있다. 상기 제2 도전층(122)의 제2 전압(V_OUT))은 상기 상부 보조 전극(126)를 통해 상기 공급 전압(V_dd)에 의하여 소정의 값을 가진다. 또한, 제2 전압(V_OUT)은 강자성체층(116)에 자화의 방향에 의존한다.
도 17은 본 발명의 다른 실시예에 따른 스핀 로직 소자를 나타내는 개념도이다.
도 17을 참조하면, 스핀 로직 소자(300)는 제1 스핀 로직 소자(100a) 및 제2 스핀 로직 소자(100b)를 포함할 수 있다. 상기 스핀 로직 소자(200)는 버퍼로 동작할 수 있다.
스핀 로직 소자(100a, 100b)는, 비자성 도전체로 구성되고 일단으로 제1 전류(I_IN)를 입력으로 제공받는 제1 도전층(112); 자기이방성을 가지고 상기 제1 도전층(112)의 타단을 마주보는 일단을 가지는 강자성층(116); 및 상기 제1 도전층(112)의 타단과 상기 강자성층(116)의 일단 사이에 배치되는 반강유전층(114)을 포함한다. 상기 제1 도전층(112)의 제1 전류(I_IN)의 전류 방향에 따라 상기 강자성층(116)의 자화 방향이 결정된다.
제2 도전층(122)은 비자성 도전체로 구성되고 상기 제1 도전층(112)와 이격되어 배치되고 상기 강자성층(116)의 타단과 수직으로 이격되어 배치된다. 스핀-전하 변환층(118)은 상기 강자성층(116)의 타단과 상기 제2 도전층(122)의 일단 사이에 배치된다.
하부 보조 전극(124)은 전기적으로 접지에 연결되고 상기 제2 도전층(122)의 일단의 하부에 배치된다. 상부 보조 전극(126)은 상기 강자성층(116)의 타단의 상부에 배치된다. Vdd 전원은 펄스 형태로 동작하고 상기 상부 보조 전극(126)에 연결된다. 상기 강자성층(116)의 자화 방향에 따라 상기 제2 도전층(122)의 타단에 흐르는 제2 전류(I_OUT)의 방향이 결정된다.
제1 스핀 로직 소자(100a)의 상기 제2 도전층(122)은 제2 스핀 로직 소자(110b)의 제1 도전층(112)일 수 있다.
도 18은 본 발명의 다른 실시예에 따른 스핀 로직 소자를 나타내는 개념도이다.
도 18을 참조하면, 스핀 로직 소자(400)는, 비자성 도전체로 구성되고 일단으로 제1 전류(I_IN)를 입력으로 제공받는 제1 도전층(112); 자기이방성을 가지고 상기 제1 도전층(112)의 타단을 마주보는 일단을 가지는 강자성층(116); 및 상기 제1 도전층(112)의 타단과 상기 강자성층(116)의 일단 사이에 배치되는 반강유전층(114)을 포함한다. 상기 제1 도전층(112)의 제1 전류(I_IN)의 전류 방향에 따라 상기 강자성층(116)의 자화 방향이 결정된다.
제2 도전층(122)은 비자성 도전체로 구성되고 상기 제1 도전층(112)와 이격되어 배치되고 상기 강자성층(116)의 타단과 수직으로 이격되어 배치된다. 스핀-전하 변환층(118)은 상기 강자성층(116)의 타단과 상기 제2 도전층(122)의 일단 사이에 배치된다.
하부 보조 전극(124)은 전기적으로 접지에 연결되고 상기 제2 도전층(122)의 일단의 하부에 배치된다. 상부 보조 전극(126)은 상기 강자성층(116)의 타단의 상부에 배치된다. Vdd 전원은 펄스 형태로 동작하고 상기 상부 보조 전극(126)에 연결된다. 상기 강자성층(116)의 자화 방향에 따라 상기 제2 도전층(122)의 타단에 흐르는 제2 전류(I_OUT)의 방향이 결정된다.
상기 제1 도전층(112)의 일단은 복수 개로 분기된 입력단(112a,112b,112c)를 포함할 수 있다. 각각의 입력단(112a,112b,112c)를 통하여 각각의 입력 전류(I_IN_A, I_IN_B, I_IN_C,)가 제공될 수 있다. 입력 전류(I_IN_A, I_IN_B, I_IN_C,)의 크기는 동일하고, 방향은 서로 같거나 다를 수 있다. 입력 전류(I_IN_A, I_IN_B, I_IN_C,)의 다수결에 의하여, 제1 전류의 방향이 결정될 수 있다.
도 19는 본 발명의 다른 실시예에 따른 스핀 로직 소자를 나타내는 개념도이다.
도 19를 참조하면, 스핀 로직 소자(500)는, 비자성 도전체로 구성되고 일단으로 제1 전류(I_IN)를 입력으로 제공받는 제1 도전층(112); 자기이방성을 가지고 상기 제1 도전층(112)의 타단을 마주보는 일단을 가지는 강자성층(116); 및 상기 제1 도전층(112)의 타단과 상기 강자성층(116)의 일단 사이에 배치되는 반강유전층(114)을 포함한다. 상기 제1 도전층(112)의 제1 전류(I_IN)의 전류 방향에 따라 상기 강자성층(116)의 자화 방향이 결정된다.
제2 도전층(122)은 비자성 도전체로 구성되고 상기 제1 도전층(112)와 이격되어 배치되고 상기 강자성층(116)의 타단과 수직으로 이격되어 배치된다. 스핀-전하 변환층(118)은 상기 강자성층(116)의 타단과 상기 제2 도전층(122)의 일단 사이에 배치된다.
하부 보조 전극(124)은 전기적으로 접지에 연결되고 상기 제2 도전층(122)의 일단의 하부에 배치된다. 상부 보조 전극(126)은 상기 강자성층(116)의 타단의 상부에 배치된다. Vdd 전원은 펄스 형태로 동작하고 상기 상부 보조 전극(126)에 연결된다. 상기 강자성층(116)의 자화 방향에 따라 상기 제2 도전층(122)의 타단에 흐르는 제2 전류(I_OUT)의 방향이 결정된다.
상기 제2 도전층(122)의 타단은 복수 개로 분기된 출력단(122a,122b, 122c)을 포함할 수 있다. 각각의 출력단(122a,122b, 122c)을 통하여 각각의 출력 전류(I_OUT_A, I_OUT_B, I_OUT_C)가 제공될 수 있다. 출력 전류(I_OUT_A, I_OUT_B, I_OUT_C)는 동일한 크기이며, 같은 방향을 가질 수 있다.
도 20은 본 발명의 또 다른 실시예에 따른 스핀 로직 소자를 나타내는 개념도이다.
도 20을 참조하면, 스핀 로직 소자(600)는 복수의 입력단을 구비한 팬-인(FAN_IN) 스핀 로직 소자(400), 복수의 출력을 가진 팬-아웃(FAN_OUT) 스핀 로직 소자(500), 및 하나의 입력과 하나의 출력을 가진 스핀 로직 소자(100)을 포함할 수 있다. 상기 스핀 로직 소자(600)는 다양한 논리 연산을 수행할 수 있다.
본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
100: 스핀 로직 소자
112: 제1 도전층
114: 반강유전층
116: 강자성층

Claims (12)

  1. 비자성 도전체로 구성되고 일단으로 제1 전류를 입력으로 제공받는 제1 도전층;
    자기이방성을 가지고 상기 제1 도전층의 타단을 마주보는 일단을 가지는 강자성층; 및
    상기 제1 도전층의 타단과 상기 강자성층의 일단 사이에 배치되는 반강유전층을 포함하고,
    상기 제1 도전층의 제1 전류의 전류 방향에 따라 상기 강자성층의 자화 방향이 결정되고,
    상기 강자성층은 상기 제1 전류가 인가되는 활성 모드에서 낮은 보자력에 의하여 상기 제1 전류에 의한 자기장에 의하여 쉽게 자화 반전하고,
    상기 강자성층은 상기 제1 전류가 인가되지 않는 스탠바이 모드에서 높은 보자력에 의하여 외부 노이즈 전류에 의한 자기장에 의하여 쉽게 자화 반전하지 않는 것을 특징으로 하는 스핀 로직 소자.
  2. 제1 항에 있어서,
    비자성 도전체로 구성되고 상기 제1 도전층와 이격되어 배치되고 상기 강자성층의 타단과 수직으로 이격되어 배치된 제2 도전층;
    상기 강자성층의 타단과 상기 제2 도전층의 일단 사이에 배치된 스핀-전하 변환층;
    전기적으로 접지 또는 음의 전압에 연결되고 상기 제2 도전층의 일단의 하부에 배치된 하부 보조 전극; 및
    상기 강자성층의 타단의 상부에 배치된 상부 보조 전극;을 포함하고,
    상기 상부 보조 전극은 공급 전압(V_dd)에 연결되고,
    상기 강자성층의 자화 방향에 따라 상기 제2 도전층의 타단에 흐르는 제2 전류의 방향이 결정되는 것을 특징으로 하는 스핀 로직 소자.
  3. 제1 항에 있어서,
    상기 반강유전층는 HfxZr1-xO2이고,
    x는 0.1 내지 0.4 인 것을 특징으로 하는 스핀 로직 소자.
  4. 제3 항에 있어서,
    x는 0.12 내지 0.32 인 것을 특징으로 하는 스핀 로직 소자.
  5. 제3 항에 있어서,
    상기 반강유전층의 두께는 6 nm 내지 29 nm인 것을 특징으로 하는 스핀 로직 소자.
  6. 제1 항에 있어서,
    상기 반강유전층은 전압에 따른 전류의 이력 곡선에서 1,2,3,4 사분면에 각각 1개의 피크를 가지거나,
    상기 반강유전층은 전압에 따른 전류의 이력 곡선에서 1사분면에 2개의 피크, 3 사분면에 2 개의 피크를 가지는 것을 특징으로 하는 스핀 로직 소자.
  7. 제1 항에 있어서,
    상기 반강유전층은 전압에 따른 전류의 이력 곡선에서 1사분면에 제1 피크, 1사분면과 제2 사분면의 경계에 제2 피크가 위치하고,
    상기 반강유전층은 전압에 따른 전류의 이력 곡선에서 3사분면에 제3 피크, 3사분면과 제4 사분면의 경계에 제4 피크가 위치하는 것을 특징으로 하는 스핀 로직 소자.
  8. 제1 항에 있어서,
    상기 제1 도전층의 전위에 대한 상기 강자성층의 전위의 전위차(Vd)에 대하여 상기 강자성층의 보자력의 기울기는 -363 Oe/V 이상인 것을 특징으로 하는 스핀 로직 소자.
  9. 제2 항에 있어서,
    상기 제1 도전층의 일단은 복수 개로 분기된 입력단을 포함하고,
    각각의 입력단을 통하여 각각의 입력 전류가 제공되는 것을 특징으로 하는 스핀 로직 소자.
  10. 제2 항에 있어서,
    상기 제2 도전층의 타단은 복수 개로 분기된 출력단을 포함하고,
    각각의 출력단을 통하여 각각의 출력 전류가 제공되는 것을 특징으로 하는 스핀 로직 소자.
  11. 제2 항에 있어서,
    상기 스핀 로직 소자는 제1 스핀 로직 소자 및 제2 스핀 로직 소자를 포함하고,
    제1 스핀 로직 소자의 상기 제2 도전층은 제2 스핀 로직 소자의 제1 도전층인 것을 특징으로 하는 스핀 로직 소자.
  12. 비자성 도전체로 구성되고 일단으로 제1 전류를 입력으로 제공받는 제1 도전층;
    자기이방성을 가지고 상기 제1 도전층의 타단을 마주보는 일단을 가지는 강자성층; 및
    상기 제1 도전층의 타단과 상기 강자성층의 일단 사이에 배치되는 반강유전층을 포함하는 스핀 로직 소자.
KR1020230050282A 2023-04-17 2023-04-17 데이터 보존성이 향상된 스핀 로직 소자 KR102647016B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230050282A KR102647016B1 (ko) 2023-04-17 2023-04-17 데이터 보존성이 향상된 스핀 로직 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230050282A KR102647016B1 (ko) 2023-04-17 2023-04-17 데이터 보존성이 향상된 스핀 로직 소자

Publications (1)

Publication Number Publication Date
KR102647016B1 true KR102647016B1 (ko) 2024-03-12

Family

ID=90299599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230050282A KR102647016B1 (ko) 2023-04-17 2023-04-17 데이터 보존성이 향상된 스핀 로직 소자

Country Status (1)

Country Link
KR (1) KR102647016B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190386662A1 (en) * 2018-06-14 2019-12-19 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
KR20200135149A (ko) * 2019-05-24 2020-12-02 한양대학교 에리카산학협력단 스핀 로직 소자 및 이의 동작 방법
KR20220148640A (ko) * 2021-04-29 2022-11-07 한국과학기술원 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190386662A1 (en) * 2018-06-14 2019-12-19 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
KR20200135149A (ko) * 2019-05-24 2020-12-02 한양대학교 에리카산학협력단 스핀 로직 소자 및 이의 동작 방법
KR20220148640A (ko) * 2021-04-29 2022-11-07 한국과학기술원 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치

Similar Documents

Publication Publication Date Title
US11823736B1 (en) Superconducting devices with ferromagnetic barrier junctions
JP6438532B2 (ja) スピンフィルタ構造体を含む磁気トンネル接合素子
RU2595588C2 (ru) Магнитный записывающий элемент
US8416618B2 (en) Writable magnetic memory element
US10361292B2 (en) Magneto-electric logic devices using semiconductor channel with large spin-orbit coupling
JP4455558B2 (ja) スピンｍｏｓｆｅｔ
US7283386B2 (en) Voltage-controlled magnetization reversal writing type magnetic random access memory device and method of writing and reading information using the same
US8482968B2 (en) Non-volatile magnetic tunnel junction transistor
US20220208241A1 (en) Electric field switchable magnetic devices
KR100855105B1 (ko) 수직자화를 이용한 스핀 트랜지스터
US9825218B2 (en) Transistor that employs collective magnetic effects thereby providing improved energy efficiency
US8159855B2 (en) Switchable element
KR20030038328A (ko) 자기 메모리 셀
CN101127352B (zh) 半导体电路以及使用该半导体电路的半导体器件
US20090039345A1 (en) Tunnel Junction Barrier Layer Comprising a Diluted Semiconductor with Spin Sensitivity
KR20200132657A (ko) 스핀-전하 변환 기반의 스핀 로직 소자 및 그를 이용한 스핀 로직 어레이
Lyu et al. Tunneling magnetoresistance in mixed-valence manganite tunnel junctions
KR102647016B1 (ko) 데이터 보존성이 향상된 스핀 로직 소자
Dang et al. Materials Relevant to Realizing a Field-Effect Transistor Based on Spin–Orbit Torques
CN113206190B (zh) 磁化翻转的磁电耦合器件、存储单元、存储阵列及存储器
US20240162905A1 (en) Spin-charge conversion based spin logic device
Ono et al. Control of resistance of a magnetoresistive manganite by spin injection
JP2001237388A (ja) 磁気抵抗効果型記憶素子及び強誘電体効果型記憶素子
Khandelwal et al. Voltage Control of Magnetism: Low-Power Spintronics
Eom et al. Stray-field-driven switchable superconducting devices

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant