KR20030038328A

KR20030038328A - 자기 메모리 셀

Info

Publication number: KR20030038328A
Application number: KR1020020038119A
Authority: KR
Inventors: 죠르크분더리히
Original assignee: 가부시키가이샤 히타치세이사쿠쇼
Priority date: 2001-11-08
Filing date: 2002-07-03
Publication date: 2003-05-16
Also published as: US20030085413A1; EP1310962A1; JP2003188360A; US6727537B2

Abstract

본 발명은 용이한 영역벽 전파와 특수 홀 효과에 기초하는 자기 메모리 장치로서, 평면에 수직으로 자기적 전기적으로 전도성이며, 메모리 노드가 포함되는 소자(2)를 포함한다. 전기적 도체(12-15)는 상기 노드(3)를 둘러싸, 에너지가 가해졌을 때 자기장이 생성되어 상기 노드(3)의 자화상태를 바꾼다. 메모리 상태 "0" 상기 소자(2)의 가늘어지는 부분(5) 내에 자기영역이 피닝(pinning) 된다. 자기장이 상기 장치에 인가될 때, 상기 영역(D)은 피닝해제(unpinning)되고 상기 노드(3)로 확장하여 "1" 상태를 만든다. 자화상태는 홀 컨택트(11)에 의해 검출된다. 전류펄스(J_C)가 상기 소자(2)를 통해 인가되어, 홀 전압이 검출된다.

Description

자기 메모리 셀{Magnetic Memory Cell}

본 발명은 자기 메모리 셀에 관한 것으로서, 특히 메모리 어레이를 포함하는메모리 장치에 적용되지만 그에 한정되지는 않는 자기 메모리 셀에 관한 것이다.

지금까지, 전통적인 동적램(DRAMs)과 하드디스크 드라이브를 대체하는 지원자로서, 자기 램(MRAMs)과 강유전성 RAMs(FRAMs)을 포함하는 비휘발성 램(MVRAMs)이 제안되어 왔다. M.N.Baicich, J.M.Broto,A.Fert, F.Nguyen van Dau, F.Petroff, P.Erienne, G.Gruzet, A.Friedrich, J.Chazelas, Phys. Rev.Lett 61, 2472(1988)에 설명되는 바와 같이, 복수층에서 거대한 자기저항(GMR)을 이용하는 많은 장치가 제안되었다. 또한, 자기 터널 교차에서의 터널링 자기저항(TMR)에 기초하는 장치가 J.F.Bobo, F.B.Mancoff, K.Bessho, M.Sharma, K.Sin, D.Guarisco, S.X.Wang, B.M.Clemens, J.Apple.Phus. 836685(1998)에 나타난 바와 같이 제안되었다. 이 장치들에서는 소형 패턴구조의 자기화 방위에 대한 정보가 저장되고 측정용 저항에 의해 읽혀진다. 그 이전에 제안된 MRAM 장치는 평면적 자기화된 자기층을 GMR 또는 TMR 측정과 함께 활용한다.

또 다른 MRAM 장치로 제안된 것으로서, 본질적으로 2차원 전자 기체 반도체 복수층에서의 홀 효과 측정을 활용하는 것이 F.G.Monzon, M.Johnson, M.L.Roukes, Appl. Phus. Lett.71,3087(1997)에 나타나 있다.

평면적으로 자기화된 자기층을 이용하면, 장치를 소형화하기 위한 축소화의 정도에 제약이 있을 수 있다. 자기 싱크 및 장치의 경계에 있는 자기화 소스에 의해 생성되는 멸자화-장(demagnetising field)의 효과가 증가함에 따라, 축소화에 제약이 생긴다. 실온에서 셀 자기화가 불안정한 초-매개적 한계에 도달할 때까지, 이것은 셀 사이즈가 감소할수록 유효 자기 이방성을 감소하게 한다.

본 발명은 상기 셀 사이즈의 감소에 따라 발생하는 멸자화-장의 영향을 감소시키고 셀의 소형화를 이루는 것에 목적이 있다.

도 1은 도 2의 선 A-A'에 따른, 본 발명에 의한 메모리 셀의 도해적 측면도,

도 2는 본 발명에 의한, 메모리 셀의 평면도,

도 3은 도 2에 나타낸 장 생성용 도체에 의한 에너지 주입에 의해, 선 A-A'에 따라 생성되는 자기장의 수직 성분을 나타내는 도면,

도 4는 초기화 전의 메모리 셀을 나타내는 도면,

도 5는 "0" 상태에서 메모리 셀의 도해적 예제를 나타내는 도면,

도 6은 "1" 상태에서 메모리 셀을 나타내는 도면,

도 7a은 상기 장치에 적용되는 자기장 펄스를 나타내는 그래프,

도 7b는 도 7a에 나타난 인가된 자기 펄스에 대한 응답으로 생성되는 특수 홀 효과(Hall effect) 전압을 나타내는 도면,

도 8a-8e는 상기 장치를 구성하기 위한 처리단계를 나타내는 도면,

도 9는 본 발명에 따른 메모리 셀 어레이를 나타내는 도면.

이 문제를 극복할 목적으로, 본 발명이 제공하는 자기 메모리 셀은 긴 자기 전도체 소자와, 상기 전도체 소자에 자기장을 인가하기 위한 자기장 생성장치와, 상기 소자에 걸쳐 발달하는 홀 전압(Hall voltage)을 검출할 수 있는 컨택트를 포함하며, 상기 자기 전도체 소자는 그 내부에서 자기영역이 유도되고 그 영역 벽을 위한 피닝(pinning)을 제공하도록 구성됨으로써, 상기 자기장 생성장치에 의해 생성되는 자기장에 따라 제1 구성 또는 제2 상이한 피닝된 구성을 채용하고, 전류가 상기 자기 전도성 소자를 통과할 때 상기 각 영역 벽의 구성을 위해 제1 및 제2의 상이한 홀 전압값이 생성된다.

상기 자기 전도성 소자는 그 평면에 가로질러, 보다 상세하게는 그 평면에 수직으로 뻗는, 용이한 또는 바람직한 자화축을 가지는 적어도 하나의 평면적 자기 물질층을 포함할 수 있다. 이 방식으로, 멸자화-장(demagnetising field)의 영향은 지금까지의 것보다도 측면 셀 사이즈에 상당히 덜 의존하며, 이로 인해 소형화 목적을 위한 셀의 축소화가 용이하게 된다. 자기 물질층은 비자성의 전기전도성 물질층들 사이에 구성될 수 있다. 한 물질 시스템은 초격자(superlattice)로 형성될 수도 있는 코발트와 백금의 층을 포함할 수 있다. 그 대신에,τ-Mn_0.6-xNi_xAl_0.4가이용될 수도 있다(이때, x < 0.08).

자기 전도성 소자는 유도 자기영역의 배열을 촉진하기 위해 보자성(coercivity)이 감소된 영역을 포함할 수 있다. 보자성이 감소된 영역은, 예컨대 풍부한 He⁺이온이나 Ga⁺이온을 사용하여, 집중화된 이온 빔 방사에 의해 생성될 수 있다.

본 발명을 보다 완전히 이해하기 위하여, 다음의 첨부도면을 참조하여 예제로서 그 실시예를 설명한다.

장치의 개요

도 1,2를 참조하면, 본 발명에 따른 메모리 셀(C)은 (0001) 방위의 사파이어 기판(1) 상에 제조되며, 그 위에 긴 자기성의, 전기전도성 소자 또는 스트립(2)이 도 2에 나타난 바와 같이 메모리 노드로서 동작하는 중앙의 난형의 또는 일반적으로 원형부(3)와 가늘어지는 에지(6,6')를 가지고, 에지의 불연속부(7,7')가 각각의 가늘어지는 부분(4,5)과 중앙의 원형부(3)와의 사이에 제공되도록 하면서, 포함하여 덮고 있다. 자기성, 전도성 스트립(2)은 1㎛ 미만의 폭(ω)을 가진 (0001) 방위의 백금(Pt)의 얇은(~5nm) 중간 버퍼층(8)을 포함하며, 코발트(Co)와 백금의 교번적인 층(9,10)에 의해 덮혀 있다. 층(9,10)의 두께는 2nm 미만이며, 스퍼터링에 의해 증착될 수 있다. 따라서, 에지 불연속부(7,7')를 포함하여, 비자기성, 전기전도성 백금층 및 자기성, 전도성 코발트층의 층 시스템이 만들어진다.

홀 컨택트(11)는 노드(3)로부터 -x 방향으로 가로질러 확장한다. 상기 컨택트(11)는 백금과 같은 전도체로 구성되며 이하에서 상세히 설명할 특수 홀 효과(EHE) 전압을 검출하는데 사용된다. 예컨대, SiO₂와 같은 절연물질층이 전류 스트립(2)과 홀 컨택트(11) 위에 놓여있다.

노드(3)는 가로지르는 전기전도성의 스트립(12-15)의 형태로 된 자기장 발생장치에 의해 둘러싸여 있으며, 스트립들은 전류가 그 스트립들을 통하여 화살표(16) 방향으로 통과할 때 x-y 평면에 대해 수직인 자기장 성분 H_prep를 생성한다. 스트립(12-15)에서 흐르는 전류의 합성 효과는 도 3에서 도해적으로 나타낸 자기장을 야기한다. 따라서, 노드(3)의 주위에서, 도체는 헬호르쯔(Helholtz) 코일의 방식으로 동작하여 기판(1)의 평면으로 일반적으로 향하는 수직 장 성분을 생성하게 한다. 도 1 및 2에 나타난 좌표 도해에서, x-y 평면에 놓여있는 스트립(12-15)과 수직자기성분장 벡터는 z 방향으로 확장한다.

도 3에서 알 수 있는 바와 같이, 스트립(12-15)의 십자형의 교차부에 의해 둘러싸인 영역 내부의 장력은 둘러싸인 영역의 외부보다도 훨씬 커서, 스트립 배열은 자기장이 노드(3)에 선택적으로 인가되도록 한다. 스트립(12,13)은 노드(3) 및 기판(1) 내부의 홀 컨택트(11)의 아래에 형성되며, 일반적으로 알루미늄으로 형성된다. 스트립(14,15)은 노드(3) 위의 절연층(12)의 위에 덮히며, 알루미늄으로 만들어질 수 있다.

스트립(2)의 가늘어지는 부분(5)의 영역(17)은 그 스트립의 나머지보다도 보자성이 약하다. 이 낮은 보자성 영역은 이하에서 설명되는 바와 같이 이온 방사에 의해 생성된다.

데이터 기록

데이터를 저장하기 위하여, 전류가 자기장 발생용 스트립(12-15)에 화살표(16)의 방향으로 인가되어 전도성 스트립(2)의 자기화를 변화시킨다. 스트립(2)을 통하여 전류가 흐르면, 스트립(2)의 자기 상태에 따라 특수 홀 효과(EHE) 전압이 홀 컨택트(11) 내에 생성된다. 특수 홀 효과(EHE) 전압의 레벨은 자기장이 인가된 결과로 스트립(3) 내에 유도된 자기 영역의 구성에 따른다. 도 4 내지 7을 참조하여 이를 보다 상세하게 설명할 것이다. 스트립(2)내의 자기화를 -z 방향, 즉 도 7a의 펄스(18)에 의해 나타나는 바와 같이 자기 스트립(2)을 포함하는 x-y 평면에 수직으로, 포화시키기 위하여 강력한 음의 자기장 펄스를 인가함으로써 메모리 셀이 초기화된다. 그 후에, +z 방향의 약한 양의 자기장이 도 8a의 참조번호 19로서 적용된다. 이 약한, 양의 자기장은 도 4의 영역 17에 있는 자기 영역의 응집형성을 촉진한다. 그 영역의 자기화는 초기화된 스트립(2)의 나머지와 비교할 때 반대로 된다. 그 영역은 감소된 보자성(17) 영역 내부에 우선적으로 응집된다. 결과적인 영역(D)은 불과 수nm 두께이고 비눗방울처럼 작용하는 영역벽(DW)에 의해 범위가 정해진다. 그것은 도 5에 나타난 바와 같이 에지 불연속(7)에 의해 피닝(pinning)이 생성될 때까지, 영역(17) 내의 응집 중앙부로부터 밖을 향해 확장함으로써 그 표면(영역 벽의 길이)을 소형화하려고 한다. 이것은"0" 저장 메모리상태에 해당한다. 메모리 노드에 "1" 상태를 기록하기 위하여, 도 7a의 참조번호 20과 같이 보다 강한, 양의(+z) 장 펄스가 인가된다. 보다 강한 자기장은 "0" 상태를 위한 피닝의 효과를 극복하며, 그 결과 영역 벽(DW)은 불연속(7)에 의해 생성되는 피닝을 지나 확장하며, 원형 노드 영역(3)을 채우고, 불연속(7')에 의해 피닝이 된다.

"0" 상태는 "1" 상태를 기록하기 위해 사용되는 것과 바람직하게는 동일한 강도의 음의 장 펄스인 도 7a에 나타난 펄스 21을 인가함으로써 재기록될 수 있다. 음으로 향하는(-z) 자기장은 영역(D)과 그 영역 벽(DW)의 수축을 야기하며, 영역(D)는 다시 도 5에 나타난 불연속(7)에 의해 피닝된다. 도 5 및 6을 비교하면, 자기영역이 에지 불연속(7 또는 7')에 의해 피닝되는 결과로, 메모리 노드(3) 안의 백금/코발트 층의 자기화가 도 5에 나타난 "0" 상태와 도 5에 나타난 "1" 상태의 사이에서 반전되는 것을 알 수 있다. 그 결과로 노드(3)의 자기화는 "0"과 "1" 상태의 상반된 센스 사이에서 스위칭되며, 이때 결과적인 자기장 벡터는 스트립(2)의 평면에 수직으로 확장한다.

노드(3)의 상태는 컨택트(11) 상의 홀 전압(Hall voltage)을 측정함으로써 알 수 있다. 스트립(2)에 전류(J_c)가 인가된다. 그 전류는 ~10⁷A/cm²의 전류밀도, 직류 ~0.5v, 주파수 ~500MHz 또는 단순히 ~10⁷A/cm², τ~1ms전류밀도의 단일 전류 펄스를 포함할 수 있다. 노드(3)의 자기상태는, 그 노드(3) 자기 상태에 따라 전류 펄스에 응답하여 컨택트(11) 상에 홀 전압이 발달하도록 한다. 따라서, 도 5의 "0" 상태에 대해 상대적으로 낮은 홀 전압이 생성되는 한편, 도 6의 "1" 상태에 대해 상대적으로 높은 홀 전압이 생성된다. 여기에 설명되는, 상대적으로 작은 치수 및 장력(field strength)에 대해서는, 특수 홀 효과가 지배적이며, 전통적인 홀 저항률은 지배적인 요소가 아니다. 검출가능한 셀의 홀 신호는 대략V _H = 2IPH/t의 75%이고, 이때 I는 인가되는 전류, t는 필름의 두께이며PH는 (특수) 홀 저항률로서, 온도의존적 물질상수이다. 계수 2는 인가된 장에 대해 비평행으로부터 평행의 방향으로 자화 방위의 변화에 기한 것이다. 전류 밀도 j=l(t,d_c)는 샘플이 동작 도중에 열에 의해 파괴되지 않으며 펄스 전류에 대해 일반적으로 ~5x10⁷A/cm²를 초과하지 않도록 정렬되어야 한다.

백금/코발트/백금 층 구성 및 코발트/백금 초격자의 일반적인PH값은 J.Caulet, C.Train, V.Mathet, R.Laval, B.Bartenlian, P.Veillet, K.Le Dang, C.Chappert, C.L.Canedy, X.W.Li, Gang Xiao, Phys. Rev. B62 508(2000)에 나와있는 바와 같이 대략 0.6μΩcm이다. 이것은 홀 컨택트(11)에서 3mV의 "1" 과 "0" 사이의 최대 신호 변화에 해당한다.

도 7b는 도 7a에 나타낸 자기장 펄스(18-21)의 순서에 응답하여 컨택트(11)에서 발달하는 특수 홀 효과(EHE) 전압을 나타낸다. 동작의 온도범위에 있어서, 영역 벽 속도와 특수 홀 저항률 양자 모두 장치의 동작 온도가 증가함에 따라 함께 증가한다. 이러한 경향은 "0"과"1" 사이의 스위칭 속도를 향상시키고 신호 레벨을증가시킴으로써, 장치의 동작 특성을 향상시킨다. 그러나, 온도가 증가함에 따라 기록된 데이터의 안정성에 해당하는 영역 벽의 피닝 강도는 감소한다. 장치의 작업 온도는 실온에 가까우며, 메모리 노드를 위해 이용되는 자기층 시스템을 적절히 선택함으로써 최적화될 수 있다.

장치 구성

도 8을 참조하여 장치를 구성하는 것을 설명하겠다.

도 8a를 참조하면, 사파이어 기판(1)은 트렌치(22,23,24)를 제공하기 위하여 e-빔 리소그래피와 에칭을 받는다. 트렌치(22,23)는 도 1의 최하의 전도성 스트립(12,13)의 위치에 대응한다. 트렌치(24)는 홀 컨택트(11)에 연결되는 도체(25)의 위치에 대응한다. 그 후, 예컨대, 알루미늄과 같이 적절한 전기전도성 물질이 트렌치(22,23,24) 안으로 스퍼터링된다. 그리고 나서, 기판(1)의 상부면(26)은 적절한 전통적 기술로 폴리싱(polishing)되어 도 8a에 나타난 구성을 제공한다.

도 8b에 나타난 바와 같이, 백금 버퍼층(8)과 코발트-백금 층(9,10)이 스퍼터링에 의해 증착된다. 백금(111)은 사파이어 Al₂O₃(0001) 표면에 에피텍셜 성장을 할 수 있다. 참조문헌으로는 R.Farrow, G.R.Harp, R.F.Marks, T.A.Rabedeau, M.F.Toney, D.Weller, S.S.P. Parkin, J.Cryst. Growth 122, 47(1993)이 있다. 스퍼터링 과정을 위한 표면(26)을 준비하기 위해서, 기판을NH₄OH(28%):H₂O₂(30%):H₂O(1:1:100)의 용액에 2분동안 담금으로써 층(8,9,10)의 증착에 앞서 화학적으로 표면을 재건하는 것이 수행된다. 에탄올과 물로 헹군 후에, 기판은 질소 기체 내에서 건조되며 스퍼터링 챔버(도시되지 않음) 내부로 도입되어 그곳에서 650℃의 온도로 20분간 어닐링된다.

기판 위에 백금-코발트 막을 생성시키기 위하여 두가지 상이한 스퍼터링 기술이 채용된다. 첫째, 백금 버퍼층(8)을 증착하기 위하여, 직류(DC) 스퍼터링이 채용되는 한편, 그 후 코발트 및 백금 층(9,10)을 증착하기 위하여 무선주파수(RF) 스퍼터링이 활용된다.

백금 층(10)을 증착하기 위하여, 마그네트론 캐소드가 스퍼터링의 목적물로서 이용되며, 결과적으로 플라즈마는 그 목적물 근처의 자기장에 의해 제한되며, 증착 효율을 향상시키고 필름의 성장을 최적화한다. 코발트 막(9)의 증착을 위해, 그것이 강자성체이므로 상기 목적물은 자속을 집중시키며 어떠한 마그네트론 효과도 활용되지 않는다. 따라서, 코발트는 표준 RF 다이오드 기술을 사용하여 스퍼터링된다.

상기 층의 박막 증착은 4개의 연속적 단계로 수행된다. 초기에, 5x10^-3mb의 아르곤 압력과 610℃의 기판 온도에서, 버퍼층(8)은 2.5Å/s의 성장률에서 직류 마그네트론 스퍼터링을 사용하여 사파이어 표면 상에 40Å까지 에피텍셜 성장된다. 이와 같은 기술에 의해, Pt(111)과 Al₂O₃(0001)간의 불구합은 1% 보다 작다. 그 결과 버퍼층(8)은 다결정 층으로 짜여지고, 평평하고 연속이며, 원자력 현미경으로측정할 때 2-3Å의 표면 거침을 가지는 백금(111)을 포함한다.

다음으로, 그 후에 성장되어야 할 코발트층을 가진 계면 품질을 최적화하기 위하여 300℃의 층온도에서 0.2Å/s의 속도로 RF 모드에서, 5Å의 백금층이 스퍼터링 된다. 그 직후에, 코발트 및 백금 층(9,10)은 RF 스퍼터링에 의해 연속적으로 증착되고, 동일한 스퍼터링 조건과, 명목상 300℃의 기판 온도와 0.2Å/s의 성장률을 유지한다. 그 과정이 반복되어, 연속적인 한 쌍의 층(9,10)이 구축된다. 최종적으로 3nm 수준의 두께를 가지는 백금 마개층이 코발트-백금 층 시스템 위에 덮힌다. 그 결과적 구조물은 [백금(14Å)-코발트(3Å)]_m<10-백금(14Å)] 멀티층을 포함할 수 있다.

J.Wunderlich, Ph.D. Thesis,Institut d'Electronique Fondamentale(Universite Paris-Sud,Orsay-France) 과 Max Planck Institut fur Mikrostrukturphysik(Halle-Germany),ISBN 3-8265-9110-0,(2001)에 설명된 바와 같이, 0.2Å/s 수준의 느린 성장속도로 RF 스퍼터링을 이용함으로써, 코발트와 백금의 상호혼합 없이 고품질의 필름이 제조될 수 있다. 그러면, 고해상도의 전자빔 리소그래피가 스퍼터링되는 층에 채용되어 긴 스트립(2)으로 만든다. 스퍼터링이 수행되어 스트립의 영역(2a,2b(도 2))은 각각 백금층만을 포함하고 코발트-백금 층 시스템은 영역(3,4,5)에서만 구성된다.

도 8b에 나타난, SiO₂와 같은 절연물질의 영역(26)은 스트립(2)와 도체(25)의 사이에서, 전통적인 스퍼터링과 전자빔 리소그래픽 기술에 의해 증착된다.

도 8c에 나타난, 홀 컨택트(11)은 방금 설명한 기술에 따라 백금을 스퍼터링함으로써 형성되어, 스트립(2)와 매장된 도체(25)에 전기적으로 연결된다. 그 후, 더 나아가서 절연물질(12), 일반적으로 SiO₂는 도 8d에 나타난 바와 같이 그 결과적인 구조 위에 스퍼터링된다. 그리고, 상부 도체 스트립(14,15)는 전통적인 리소그래피 및 스퍼터링 기술을 이용하여 증착되어 도 8e에 나타난 구조를 달성하며, 이는 도 1과 일치한다.

He⁺와 Ga⁺를 이용하는 집중 이온 빔 리소그래프는, 감소된 보자성 영역(17)을 만드는데 이용되며, 인공적 응집을 장치 내부의 자기 영역(D)에 제공한다. C.Chappert 등,Science 280, 1919(1998), T.Aign,P.Meyer,S.Lemerie,J.-P.Jamet,J.Ferre,V.Mathet,C.Chappert,J.Gierak,C.Vieu,F.Rousseaux,H.Launois,H.Bernas,Phys.Rev.Lett.81,5656(1998)에 설명되어 있는 바와 같이, 코발트/백금 계면에서의 혼합을 유도함으로써, 상기 방사는 영역(17)의 자기 특성을 수정한다. 따라서, C.Vieu,J.Guerack,H.Launois,T.Aign,P.Meyer,J.-P.Jamet,J.Ferre,C.Chappert,V.Mathet,H.Bernas,Microelectronic Engineering 63,191(2000)에 설명되어 있는 바와 같이, 큐리에 온도는 물론 보자력 장(coercive field)은 비-방사 영역과 비교하여 감소한다. 영역(17)이 스트립(2)의 가늘어진 부분(5)에 나타난 반면, 그것은 예컨대 가늘어지는 영역(4)과 같이 다른 곳에 배치될 수도 있는 것으로 이해할 수 있다.

상기한 바로부터, 본 발명에 따른 메모리 셀은 나노-구조의 매체, 특히 자화반전처리가 실행될 수 있는 백금/코발트/백금 층에 단일 자기영역벽(DW)의 구성을 나타내는 정보를 저장한다. 얇은 백금/코발트 막 및 그 막의 평면에 수직인 용이 자화축을 가지는 유사한 얇은 막 시스템에서의 그 반전처리를 상세히 연구한 것이, S.Lemerle,phD.Thesis, Universite Paris XI, Orsay(1998)와 J.-P.Jamet,S.Lemerle,P.Meyer와 J.Ferre,Phys.Rev.B57,14319(1998)에 나타나 있다. 도 5 및 6에 대해 설명된 바와 같이, 반대 자화영역의 응집으로 자화 반전이 시작되고, 영역벽에 의해 한계가 지워지며, 영역벽 전파에 기인한 자기영역의 성장에 의해 계속된다.

앞서 설명한 바와 같이, 자기영역(D)은 2차원 비눗방울처럼 행동하며, 항상 그 표면 영역을 최소화하려고 하고, 따라서 피닝(pinning)을 받을 수 있다. 피닝은 그 영역의 비눗방울과 같은 행동에 기인하는 것으로, 도 2에 나타난 불연속부(7,7')에 접촉하며, 날카로운 에지(7,7')의 영역에서 발생하는 멸자화 에너지 밀도의 불일치에 기인할 수 있다. 이것은 J.Wunderlich,Ph.D. Thesis,Institut d'Electronique Fondamentale(Universite Paris-Sud,Orsay-France) 및 Max Planck Institut fur Mikrostrukturphysik(Halle-Germany),ISBN 3-8265-9110-0,(2001)에 보다 상세히 설명되어 있다.

앞서 설명한 바와 같이, 도 5,6에 나타난 "0"과"1" 상태의 영역(D)의 상이한 구성은 컨택트(11) 상에 상이한 레벨의 홀 전압을 생성한다. 설명된 장치에서는, 특수 홀 효과(EHE)가 지배적이다. 스큐 스캐터링(skew scattering)과 사이드 점프스캐터링(side jump scattering)이라는, 특수 홀 효과(EHE)를 발생시키는 두가지 메커니즘이 알려져 있다. 스큐 스캐터링은 J.Smit,Physica 24,39(1958)에 설명되어 있다. 사이드 점프 스캐터링은 L.Berger,Phys.Rev.B2,4559(1970)에 설명되어 있다. 이 두가지 메커니즘은 스핀 오비트 결합에 존재하는, 스핀-분극 전자의 스핀 의존적 비대칭 스캐터링에 의한 것이다. 코발트와 같은 전이금속의 자화는 그 d-전자들의 스핀 부극에 기인하며, 이 순회하는 전도 전자의 스핀 분극 방향의 평균 방위가 거시적 자화를 결정한다. 2차원 자화층 시스템 내의 평면내 전류는 평면에 수직인 성분에 대해 스핀 분극되어 있으므로, 특수 홀 효과(EHE)는 평면에 수직인 자화층 시스템의 실제적 자화 분배에 따른다.

백금 및 금과 같은 고 스핀-궤도 상호작용을 가진 물질은 높은 특수 홀 신호를 나타낸다는 것이 발견되었으며, 광량자 스캐터링이 증가함에 의한 온도에 따라 홀 저항률이 증가한다는 것이 실험에 의해 나타났다. 따라서, 물질과 조건을 적절히 선택함으로써, 특수 홀 효과(EHE) 저항률은 본 발명에 따른 장치에서 최적화 될 수 있다.

메모리 셀 어레이

이제 도 9를 참조로 하면, 본 발명에 따른 메모리 셀 어레이의 예제가 나타나 있으며, 메모리 셀(C)의 2x2 어레이를 포함하지만, 상기 장치의 원리는 훨씬 큰 셀 어레이에도 확장될 수 있다는 것을 이해해야 한다. 셀(C₁₁)은 도 2의 셀(C)에대응하며, 상기 어레이 내의 모든 셀은 동일한 구조를 가지고 있다. 각 메모리 셀(C)은 저류공급장치(29,30,31,32)로 에너지를 받는, 상부 및 하부 전도성 스트립(14,15,28 및 12,13,27)에 의해 정의되는 자체 자기장 생성장치를 구비한다. 따라서, 스트립에 적절하게 에너지를 가함으로써, 자기장이 메모리 셀에 개별적으로 인가되어 "0"과 "1" 메모리 상태 사이에서 선택적으로 스위칭될 수 있도록 할 수 있다.

해당 셀에 대해 자기 전도성 스트립들(2)이 같은 열(column)에 연결되어 있으며, 셀의 홀 컨택트들(11)은 기판에 묻혀 있는 전도성 스트립(34,35)에 의해 같은 행(row)에 연결되어 있다.

특정 셀의 메모리 상태를 읽기 위하여, 전류펄스 공급회로(36)은 전류펄스를 관련된 셀의 스트립(2)에 공급한다. 예를 들어, 메모리 셀(C₁₁)이 읽혀야 할 때, 전류펄스가 라인(37)에 인가되어 전류를 셀(C₁₁)의 스트립(2)를 통해 통과하도록 한다. 대응하는 특수 홀 효과(EHE) 전압이 컨택트(11) 상에 생성되며, 스트립(34)을 통하여 묻혀진 스트립(34,35)에 연결된 전압센서(38)로 공급된다. 따라서, 센서(38)에서 받는 전압은 메모리 상태, 즉 "1" 또는 "0"에 해당한다.

본 발명을 다양하게 수정 및 변형하는 것이 가능하다. 예를 들어, 상기 설명된 실시예는 코발트/백금 층 시스템을 메모리 노드(3)에서 초격자의 형태로 이용하였지만, 하나의 초박막 코발트 층을 두 백금 층 사이에 끼워 사용하는 것도 가능하다. 또한, 자기층 시스템은 He⁺이온 방사에 의해 수정될 수 있는데, 이온방사는백금과 코발트 사이의 계면에서의 상호혼합을 유도한다. T.Devolder, J.Ferre,C.Chappert,H.Bernas,J-P Jamet과 V.Mathet,Phys.Rev.B 64,064415(2001)에 나타난 바와 같이, 이것은 자기층 시스템의 보자성(coersivity)을 감소시키고, 100 Ｏe 미만의 매우 낮은 인가 자기장에 용이 영역벽 전파를 촉진한다. 이온 방사는 장치에 나타나는 특수 홀 효과(EHE)를 증가시킬 수 있다.

더 나아가서, 다른 물질 시스템도 사용될 수 있다. 예를 들어, 사파이어 층을 사용하는 대신에, 백금-코발트 층 시스템은 SiO₂표면상에 성장할 수 있다. 또한, 박막이 갈륨규소 위에 에피텍셜 성장할 수 있는 τ-Mn_0.6-xNi_xAl_0.4(이때, x<0.08)가 활용될 수 있다. 그러한 막은 7μΩcm 까지 큰 홀 저항률을 나타내고, 낮은 장력에서 매우 정확한 히스테리시스 루프를 나타낸다. 이것은 일반적으로 100-200 Ｏe의 낮은 장력에서 영역 벽의 전파를 용이하게 한다. 보다 상세하게는, (001) 방위의 GaAs 기판상의 τ-Mn_0.6-xNi_xAl_0.4(이때, x<0.08)의 얇은(~10nm) 에피텍셜 막 합금들이 이용될 수도 있는데, 이는 T.Sands 등, J.Appl.Phys.73(10),6399(1993)에 설명된 바와 같이, 상대적으로 낮은 자기장(~2KOe)에서 이들이 강한 특수 홀 효과(EHE) 및 용이 영역벽 전파를 나타내기 때문이다.

본 발명에 의하면, 상기 셀 사이즈의 감소에 따라 발생하는 멸자화-장의 영향을 감소시키고 셀의 소형화를 이루는 효과가 있다.

Claims

긴 자기성의 전기전도성 소자(2)와;

상기 전도성 소자에 자기장을 인가하기 위한 자기장 생성장치(12-15)와;

상기 소자에 걸쳐 발달하는 홀 전압(Hall voltage)를 검출할 수 있도록 하는 컨택트(11)와;

자기 영역을 내부에 유도하고 그 영역벽을 위한 피닝(pinning)을 제공할 수 있도록 구성되는 자기 전도성 소자로서, 상기 구성에 의해 상기 영역이 상기 자기장 생성장치에 의해 생성된 자기장에 따라 제1 구성 또는 제2의 피닝된 구성을 채용하여, 전류가 상기 자기 전도성 소자를 통과할 때 상기 각 영역벽 구성에 대해 상기 홀 전압의 제1 및 제2의 상이한 값이 생성되는 자기 전도성 소자;

를 포함하는 자기 메모리 셀.
제1항에 있어서,

상기 자기 전도성 소자(2)는

그 평면을 가로질러 확장하는 용이 자화축을 가지는 일반적으로 평평한 자기물질층(10)을 적어도 하나 포함하는 것을 특징으로 하는 자기 메모리 셀.
제2항에 있어서,

상기 자기물질(10)층들 또는 그 각각은 비자성의 전기 전도성 물질층(9)들사이에 배치되는 것을 특징으로 하는 자기 메모리 셀.
제2항에 있어서,

상기 자기 전도성 소자는 백금층들 사이에 코발트층이 있는 샌드위치 구조(9,10)를 포함하는 것을 특징으로 하는 자기 메모리 셀.
제2항에 있어서,

상기 전도성 소자는 τ-Mn_0.6-xNi_xAl_0.4(이때, x<0.08)의 층을 포함하는 것을 특징으로 하는 자기 메모리 셀.
제1항 내지 제5항 중 어느 한 항에 있어서,

상기 자기 전도성 소자(2)는 상기 유도된 자기영역을 받기 위한 감소된 보자성 영역(17)을 가지는 것을 특징으로 하는 자기 메모리 셀.
제5항에 있어서,

상기 감소된 보자성 영역(17)은 이온 방사에 의해 생성되는 것을 특징으로 하는 자기 메모리 셀.
제1항 내지 제7항 중 어느 한 항에 있어서,

상기 자기 전도성 소자(2)는 상기 영역벽의 피닝을 제공하기 위한 에지 불연속부(7.7')를 포함하는 것을 특징으로 하는 자기 메모리 셀.
제8항에 있어서,

상기 자기 전도성 소자는 가늘어지는 에지(6,6')를 가진 부분(4,5)과 일반적으로 원형의 둘레를 가진 연속적 부분(3)을 포함하여, 에지 불연속부(7,7')가 상기 부분들 사이에서 발생하도록 하는 것을 특징으로 하는 자기 메모리 셀.
제9항에 있어서,

상기 가늘어지는 부분(5)은 자체적인 이온 방사를 받아서, 그 안에 상기 자기영역의 형성을 촉진하는 것을 특징으로 하는 자기 메모리 셀.
제10항 내지 제11항 중 어느 한 항에 있어서,

상기 자기 전도성 소자는 이온 방사된 것을 특징으로 하는 자기 메모리 셀.
제10항 내지 제11항에 있어서,

상기 자기 전도성 소자는 기판(1) 상에 구성되고, 상기 자기장 생성장치는 상기 소자(2) 주위의 상기 기판 위를 덮고 있는 전도성 스트립을 포함하는 것을 특징으로 하는 자기 메모리 셀.
제1항 내지 제12항에 있어서,

상기 소자(2)에 전류펄스를 인가하여 홀 전압(Hall voltage)을 생성하는 펄스 발생기를 포함하는 것을 특징으로 하는 자기 메모리 셀.
제1항 내지 제13항 중 어느 한 항에 기재된 메모리 셀 어레이를 포함하는 메모리 장치.
긴 자기성의 전기전도성 소자(2)를 기판 상에 형성하는 단계와;

상기 전도성 소자에 자기장을 인가하기 위해 상기 기판 상에 자기장 생성장치(12-15)를 제공하는 단계와;

상기 소자에 걸쳐 발달하는 홀 전압(Hall voltage)을 검출할 수 있도록 컨택트(11)를 구비하는 단계를 포함하는 메모리 장치를 제조하는 방법에 있어서,

상기 자기 전도성 소자로 하여금 자기 영역을 내부에 유도하고 그 영역벽을 위한 피닝(pinning)을 제공할 수 있도록 구성함으로써, 상기 영역이 상기 자기장 생성장치에 의해 생성된 자기장에 따라 제1 구성 또는 제2의 피닝된 구성을 채용하여, 전류가 상기 자기 전도성 소자를 통과할 때 상기 각 영역벽 구성에 대해 상기 홀 전압의 제1 및 제2의 상이한 값이 생성되도록 구성하는 것을 특징으로 하는 메모리 장치를 제조하는 방법.
일반적으로 평평하고 자기적 및 전기적으로 전도성인 메모리 노드로서, 상기평면에 일반적으로 수직으로 확장하는 용이 자화축을 가진, 메모리 노드(2)와,

상기 메모리 노드의 자화상태의 함수로서 특수 홀 효과 전압을 검출하기 위한 전극(11)을 포함하는 메모리 장치.