JP2006186315A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006186315A JP2006186315A JP2005303160A JP2005303160A JP2006186315A JP 2006186315 A JP2006186315 A JP 2006186315A JP 2005303160 A JP2005303160 A JP 2005303160A JP 2005303160 A JP2005303160 A JP 2005303160A JP 2006186315 A JP2006186315 A JP 2006186315A
- Authority
- JP
- Japan
- Prior art keywords
- well
- voltage
- transistor
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 119
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 48
- 230000008569 process Effects 0.000 abstract description 16
- 238000007599 discharging Methods 0.000 abstract description 2
- 230000004048 modification Effects 0.000 description 72
- 238000012986 modification Methods 0.000 description 72
- 238000010586 diagram Methods 0.000 description 36
- 238000009792 diffusion process Methods 0.000 description 34
- 230000008859 change Effects 0.000 description 14
- 238000000605 extraction Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 238000001514 detection method Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000011165 process development Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】アンテナ比が大きくてもプラズマダメージを受けることが無い半導体装置を提供する。
【解決手段】このCMOS LSIは、MOSトランジスタ1,4を含むインバータと、インバータの入力ノードN1に接続された比較的長いメタル配線MLと、プラズマプロセス中にメタル配線MLに帯電した電荷をウェルNW,PWに放電するダイオード2,5と、ウェルNW,PW間の電圧を所定電圧以下に維持するMOSトランジスタ3,6とを備える。したがって、アンテナ比が大きい場合でも、プラズマプロセス中にMOSトランジスタ1,4のゲート酸化膜がダメージを受けることがない。
【選択図】図1
【解決手段】このCMOS LSIは、MOSトランジスタ1,4を含むインバータと、インバータの入力ノードN1に接続された比較的長いメタル配線MLと、プラズマプロセス中にメタル配線MLに帯電した電荷をウェルNW,PWに放電するダイオード2,5と、ウェルNW,PW間の電圧を所定電圧以下に維持するMOSトランジスタ3,6とを備える。したがって、アンテナ比が大きい場合でも、プラズマプロセス中にMOSトランジスタ1,4のゲート酸化膜がダメージを受けることがない。
【選択図】図1
Description
この発明は半導体装置に関し、特に、アンテナ比対策回路を備えた半導体装置に関する。
従来よりCMOS LSIでは、アンテナ比が一定値を超えるとプラズマプロセス中にMOSトランジスタのゲート酸化膜がダメージを受け、MOSトランジスタの特性が劣化することが知られている。ここで、アンテナ比とは、プラズマプロセス中に帯電されるメタル配線、ビアホールなどの表面積と、それに接続されているゲート酸化膜の面積との比を言う。
この対策としては、アンテナ比が一定値以下になるようにメタル配線、MOSトランジスタなどのレイアウトを工夫する第1の方法と、MOSトランジスタのゲートと電源電圧または接地電圧のラインとの間にダイオードを接続し、ゲートに帯電した電荷を放電する第2の方法がある(たとえば特許文献1参照)。第2の方法によれば、アンテナ比が無限大でもMOSトランジスタのゲート酸化膜がダメージを受けることが無いとされていた。
特開平6−61440号公報
しかし、MOSトランジスタの微細化が進むと、上記第2の方法を採用した場合でも、プラズマプロセス中にMOSトランジスタのゲート酸化膜がダメージを受けるという問題が発生した。
この場合、上記第1の方法と第2の方法の両方を採用すればゲート酸化膜のダメージを防止することができるが、アンテナ比を一定値以下にするためにレイアウトが制限され、また、プラズマダメージを考慮する必要があるためにプロセス開発の自由度が低くなってしまう。
それゆえに、この発明の主たる目的は、アンテナ比が大きい場合でもプラズマダメージを受けることが無い半導体装置を提供することである。
この発明に係る半導体装置は、半導体基板の表面に形成され、第1の電圧を受ける第1の導電形式の第1のウェル、半導体基板の表面に形成され、第2の電圧を受ける第2の導電形式の第2のウェル、第1のウェルの表面に形成され、そのゲートが入力信号を受ける第2の導電形式の第1のトランジスタと、第2のウェルの表面に形成され、そのゲートが第1のトランジスタのゲートに接続された第1の導電形式の第2のトランジスタとを含む論理回路、第1のウェルの表面に形成され、第1および第2のトランジスタのゲートと第1のウェルとの間に接続された第1のダイオード、第2のウェルの表面に形成され、第2のウェルと第1および第2のトランジスタのゲートとの間に接続された第2のダイオード、および第1および第2のウェルの間に接続され、第1および第2のウェル間の電圧が予め定められた電圧を超えたことに応じて導通するスイッチング素子を備えたものである。
したがって、第1および第2のウェル間の電圧が予め定められた電圧以下に維持されるので、アンテナ比が大きい場合でも、プラズマプロセス中に第1および第2のウェル間の電圧が過大になることを防止することができ、第1および第2のトランジスタのゲート酸化膜がダメージを受けることを防止することができる。
したがって、第1および第2のウェル間の電圧が予め定められた電圧以下に維持されるので、アンテナ比が大きい場合でも、プラズマプロセス中に第1および第2のウェル間の電圧が過大になることを防止することができ、第1および第2のトランジスタのゲート酸化膜がダメージを受けることを防止することができる。
また、この発明に係る他の半導体装置は、半導体基板の表面に形成され、第1の電圧を受ける第1の導電形式の第1のウェル、半導体基板の表面に形成され、第2の電圧を受ける第2の導電形式の第2のウェル、第1のウェルの表面に形成され、そのゲートが入力信号を受ける第2の導電形式の第1のトランジスタと、第2のウェルの表面に形成され、そのゲートが第1のトランジスタのゲートに接続された第1の導電形式の第2のトランジスタとを含む論理回路、第1のウェルの表面に形成され、その第1の電極が第1および第2のトランジスタのゲートに接続され、そのゲートが第1の電圧以下の第3の電圧を受け、そのバックゲートが第1のウェルに接続され、その第2の電極が第2のウェルに接続された第3のトランジスタ、第1のウェルの表面に形成され、第3のトランジスタの第1の電極とバックゲートとの間に接続された第1のダイオード、第2のウェルの表面に形成され、その第1の電極が第1および第2のトランジスタのゲートに接続され、そのゲートが第2の電圧以上の第4の電圧を受け、そのバックゲートが第2のウェルに接続され、その第2の電極が第1のウェルに接続された第4のトランジスタ、および第2のウェルの表面に形成され、第4のトランジスタのバックゲートと第2の電極との間に接続された第2のダイオードを備えたものである。したがって、正電荷が第1および第2のウェルに放電されるとともに負電荷が第1および第2のウェルに放電されるので、アンテナ比が大きい場合でも、プラズマプロセス中に第1および第2のウェル間の電圧が過大になることを防止することができ、第1および第2のトランジスタのゲート酸化膜がダメージを受けることを防止することができる。
また、この発明に係るさらに他の半導体装置は、半導体基板の表面に形成され、第1の電圧を受ける第1の導電形式の第1のウェル、半導体基板の表面に形成され、第2の電圧を受ける第2の導電形式の第2のウェル、半導体基板の表面に形成され、第1の電圧を受ける第1の導電形式の第3のウェル、第1のウェルの表面に形成され、そのゲートが入力信号を受ける第2の導電形式の第1のトランジスタと、第2のウェルの表面に形成され、そのゲートが第1のトランジスタのゲートに接続された第1の導電形式の第2のトランジスタとを含む論理回路、第1のウェルの表面に形成され、第1および第2のトランジスタのゲートと第1のウェルとの間に接続された第1のダイオード、第2のウェルの表面に形成され、第2のウェルと第1および第2のトランジスタのゲートとの間に接続された第2のダイオード、第3のウェルの表面に形成され、その第1の電極が第1のウェルに接続され、そのゲートおよびバックゲートが第3のウェルに接続され、その第2の電極が第2のウェルに接続された第3のトランジスタ、および第3のウェルの表面に形成され、第3のトランジスタの第1の電極とバックゲートとの間に接続された第3のダイオードを備えたものである。したがって、第1および第2のウェル間の電圧が第1の電圧と第3のダイオードのしきい値電圧を加算した電圧以下に維持されるので、アンテナ比が大きい場合でも、プラズマプロセス中に第1および第2のウェル間の電圧が過大になることを防止することができ、第1および第2のトランジスタのゲート酸化膜がダメージを受けることを防止することができる。
また、この発明に係るさらに他の半導体装置は、半導体基板の表面に形成され、第1の電圧を受ける第1の導電形式の第1のウェル、半導体基板の表面に形成され、第2の電圧を受ける第2の導電形式の第2のウェル、半導体基板の表面に形成され、第2の電圧を受ける第2の導電形式の第3のウェル、第1のウェルの表面に形成され、そのゲートが入力信号を受ける第2の導電形式の第1のトランジスタと、第2のウェルの表面に形成され、そのゲートが第1のトランジスタのゲートに接続された第1の導電形式の第2のトランジスタとを含む論理回路、第1のウェルの表面に形成され、第1および第2のトランジスタのゲートと第1のウェルとの間に接続された第1のダイオード、第2のウェルの表面に形成され、第2のウェルと第1および第2のトランジスタのゲートとの間に接続された第2のダイオード、第3のウェルの表面に形成され、その第1の電極が第1のウェルに接続され、そのゲートおよびバックゲートが第3のウェルに接続され、その第2の電極が第2のウェルに接続された第3のトランジスタ、および第3のウェルの表面に形成され、第3のトランジスタのバックゲートと第2の電極との間に接続された第3のダイオードを備えたものである。したがって、第1および第2のウェル間の電圧が第1の電圧と第3のダイオードのしきい値電圧を加算した電圧以下に維持されるので、アンテナ比が大きい場合でも、プラズマプロセス中に第1および第2のウェル間の電圧が過大になることを防止することができ、第1および第2のトランジスタのゲート酸化膜がダメージを受けることを防止することができる。
以上のように、この発明によれば、アンテナ比が大きくてもプラズマダメージを受けることが無い半導体装置を提供することができる。
[実施の形態1]
図1は、この発明の実施の形態1によるCMOS LSIの構成を示す図である。図1において、このCMOS LSIは半導体基板の表面に形成されている。半導体基板の表面にN型ウェルNWとP型ウェルPWが形成され、N型ウェルNWの表面にPチャネルMOSトランジスタ1,3およびダイオード2が形成され、P型ウェルPWの表面にNチャネルMOSトランジスタ4,6およびダイオード5が形成され、P型ウェルPWとN型ウェルNWの間の領域に比較的長いメタル配線MLが形成されている。N型ウェルNWには電源電圧VDDが印加され、P型ウェルPWには接地電圧GNDが印加される。
図1は、この発明の実施の形態1によるCMOS LSIの構成を示す図である。図1において、このCMOS LSIは半導体基板の表面に形成されている。半導体基板の表面にN型ウェルNWとP型ウェルPWが形成され、N型ウェルNWの表面にPチャネルMOSトランジスタ1,3およびダイオード2が形成され、P型ウェルPWの表面にNチャネルMOSトランジスタ4,6およびダイオード5が形成され、P型ウェルPWとN型ウェルNWの間の領域に比較的長いメタル配線MLが形成されている。N型ウェルNWには電源電圧VDDが印加され、P型ウェルPWには接地電圧GNDが印加される。
PチャネルMOSトランジスタ1とNチャネルMOSトランジスタ4は、インバータを構成する。PチャネルMOSトランジスタ1のゲートはインバータの入力ノードN1に接続され、そのソースおよびバックゲートはN型ウェルNWに接続され、そのドレインはインバータの出力ノードN2に接続される。NチャネルMOSトランジスタ4のゲートはインバータの入力ノードN1に接続され、そのソースおよびバックゲートはP型ウェルPWに接続され、そのドレインはインバータの出力ノードN2に接続される。インバータの入力ノードN1はメタル配線MLの一方端に接続され、メタル配線MLの他方端は入力信号VIを受ける。
入力信号VIが「H」レベルの場合は、PチャネルMOSトランジスタ1が非導通になるとともにNチャネルMOSトランジスタ4が導通し、出力信号VOが「L」レベルになる。入力信号VIが「L」レベルの場合は、NチャネルMOSトランジスタ4が非導通になるとともにPチャネルMOSトランジスタ1が導通し、出力信号VOが「H」レベルになる。
このCMOS LSIでは、MOSトランジスタ1,4のゲートが比較的長いメタル配線MLに接続されていてアンテナ比が高いので、何ら対策を講じないとプラズマプロセス中にメタル配線MLが帯電し、MOSトランジスタ1,4のゲート酸化膜がダメージを受け、MOSトランジスタ1,4の特性が劣化してしまう。
そこで、このCMOS LSIでは、第1のアンテナ比対策として、ダイオード2,5が設けられる。ダイオード2はメタル配線MLとN型ウェルNWとの間に接続され、ダイオード5はP型ウェルPWとメタル配線MLとの間に接続される。
ダイオード2は、図2(a)に示すように、N型ウェルNWの表面にP+型拡散層を形成し、そのP+型拡散層をメタル配線MLに接続することによって形成してもよいし、図2(b)に示すように、N型ウェルNWの表面にPチャネルMOSトランジスタを形成し、そのPチャネルMOSトランジスタのゲートおよびドレインに電源電圧を与えるとともにソースをメタル配線MLに接続することにより形成してもよい。
ダイオード5は、図3(a)に示すように、P型ウェルPWの表面にN+型拡散層を形成し、そのN+型拡散層をメタル配線MLに接続することによって形成してもよいし、図3(b)に示すように、P型ウェルPWの表面にNチャネルMOSトランジスタを形成し、そのNチャネルMOSトランジスタのゲートおよびドレインに接地電圧を与えるとともにソースをメタル配線MLに接続することにより形成してもよい。
図1に戻って、ダイオード2,5の各々のしきい値電圧をVTとすると、プラズマによってメタル配線MLが正に帯電され、メタル配線MLの電圧がVDD+VTよりも高くなると、ダイオード2が導通し、メタル配線MLに帯電した正電荷はN型ウェルNWに放電される。また、プラズマによってメタル配線MLが負に帯電され、メタル配線MLの電圧が−VTよりも低くなると、ダイオード5が導通し、メタル配線MLに帯電した負電荷はP型ウェルPWに放電される。
したがって、メタル配線MLの電圧は−VTとVDD+VTRの間に維持され、メタル配線MLの電圧が過大になってMOSトランジスタ1,4のゲート酸化膜がダメージを受けることを防止することができる。なお、入力信号VIが「H」レベル(電源電圧VDD)または「L」レベル(接地電圧GND)の場合は、ダイオード2,5は非導通状態に維持され、インバータの動作に悪影響を与えることはない。
従来は、ダイオード2,5を設ければ、アンテナ比が無限大でもMOSトランジスタ1,4のゲート酸化膜が劣化されることは無かった。しかし、CMOS回路の微細化が進められて100nmルール以下のルールでCMOS回路が形成されると、ウェルNW,PWの抵抗値が高くなり、メタル配線MLからダイオード2,5を介して放電された電荷によってウェルNW,PWが帯電する。これにより、N型ウェルNWの電圧が電源電圧VDDよりも高くなるとともにP型ウェルPWの電圧が接地電圧GNDよりも低くなり、ウェルNW,PW間の電圧が高くなってMOSトランジスタ1,4のゲート酸化膜がダメージを受ける。
そこで、このCMOS LSIでは、第2のアンテナ比対策として、PチャネルMOSトランジスタ3およびNチャネルMOSトランジスタ6が設けられる。PチャネルMOSトランジスタ3のソース、ゲートおよびバックゲートはN型ウェルNWに接続され、そのドレインはP型ウェルPWに接続される。NチャネルMOSトランジスタ6のソース、ゲートおよびバックゲートはP型ウェルPWに接続され、そのドレインはN型ウェルNWに接続される。
プラズマプロセス中にウェルNW,PWが帯電してウェルNW,PW間の電圧が所定の電圧を超えると、引き抜き用のオフ・トランジスタであるMOSトランジスタ3,6がパンチスルーまたはブレイクダウンにより導通する。これにより、ウェルNW,PW間の電圧が低くなり、MOSトランジスタ1,4のゲート酸化膜がダメージを受けることが防止される。
この実施の形態1では、N型ウェルNWとP型ウェルPWの間に引き抜き用のオフ・トランジスタ3,6を接続し、プラズマプロセス中におけるウェルNW,PW間の電圧を小さく抑えるので、アンテナ比が大きく、かつ100nm以下のルールでCMOS回路が形成されている場合でも、MOSトランジスタ1,4の劣化を防止することができる。したがって、アンテナ比を一定値以下にする必要が無いので、レイアウトが制限されることが無い。また、プラズマダメージを考慮する必要が無いので、プロセス開発の自由度が高くなる。
(変更例1)
図4は、実施の形態1の変更例1の構成を示す図である。この変更例1では、引き抜き用オフ・トランジスタとしてNチャネルMOSトランジスタ6のみが設けられる。この変更例1では、引き抜き用オフ・トランジスタの数が少なくて済む。
図4は、実施の形態1の変更例1の構成を示す図である。この変更例1では、引き抜き用オフ・トランジスタとしてNチャネルMOSトランジスタ6のみが設けられる。この変更例1では、引き抜き用オフ・トランジスタの数が少なくて済む。
(変更例2)
図5は、実施の形態1の変更例2の構成を示す図である。この変更例2では、引き抜き用オフ・トランジスタとしてPチャネルMOSトランジスタ3のみが設けられる。この変更例2では、引き抜き用オフ・トランジスタの数が少なくて済む。
図5は、実施の形態1の変更例2の構成を示す図である。この変更例2では、引き抜き用オフ・トランジスタとしてPチャネルMOSトランジスタ3のみが設けられる。この変更例2では、引き抜き用オフ・トランジスタの数が少なくて済む。
(変更例3)
図6は、実施の形態1の変更例3の構成を示す図である。この変更例3では、1組のN型ウェルNWとP型ウェルPWに、複数の論理回路10〜15と1つの引き抜き用オフ・トランジスタ16とが設けられる。論理回路10〜15には、比較的短いメタル配線に接続された論理回路10,12,14と、比較的長いメタル配線に接続された論理回路11,13,15とがある。論理回路10,12,14は、たとえば通常のNORゲート、NANDゲート、インバータである。論理回路11,13,15は、たとえばアンテナ比対策用ダイオード付のインバータ、NANDゲート、NORゲートである。
図6は、実施の形態1の変更例3の構成を示す図である。この変更例3では、1組のN型ウェルNWとP型ウェルPWに、複数の論理回路10〜15と1つの引き抜き用オフ・トランジスタ16とが設けられる。論理回路10〜15には、比較的短いメタル配線に接続された論理回路10,12,14と、比較的長いメタル配線に接続された論理回路11,13,15とがある。論理回路10,12,14は、たとえば通常のNORゲート、NANDゲート、インバータである。論理回路11,13,15は、たとえばアンテナ比対策用ダイオード付のインバータ、NANDゲート、NORゲートである。
アンテナ比対策用ダイオード付のインバータ11は、図7(a)(b)に示すように、インバータを構成するPチャネルMOSトランジスタ20およびNチャネルMOSトランジスタ21と、アンテナ比対策用のダイオード22,23を含む。PチャネルMOSトランジスタ20およびダイオード22はN型ウェルNWの表面に形成され、NチャネルMOSトランジスタ21およびダイオード23はP型ウェルPWの表面に形成される。
PチャネルMOSトランジスタ20のソースおよびバックゲートはN型ウェルNWに接続され、そのゲートは入力ノードN20に接続され、そのドレインは出力ノードN21に接続される。NチャネルMOSトランジスタ21のソースおよびバックゲートはP型ウェルNWに接続され、そのゲートは入力ノードN20に接続され、そのドレインは出力ノードN21に接続される。ダイオード22は入力ノードN20とN型ウェルNWの間に接続され、ダイオード23はP型ウェルPWと入力ノードN20との間に接続される。入力信号VIの反転信号が出力信号VOとなる。入力ノードN20に帯電した電荷は、ダイオード22,23を介してウェルNW,PWに放電される。
アンテナ比対策用ダイオード付のNANDゲート13は、図8(a)(b)に示すように、NANDゲートを構成するPチャネルMOSトランジスタ30,31およびNチャネルMOSトランジスタ32,33と、アンテナ比対策用のダイオード34〜37を含む。PチャネルMOSトランジスタ30,31およびダイオード34,36はN型ウェルNWの表面に形成され、NチャネルMOSトランジスタ32,33およびダイオード35,37はP型ウェルPWの表面に形成される。
PチャネルMOSトランジスタ30,31のソースおよびバックゲートはN型ウェルNWに接続され、それらのゲートはそれぞれ入力ノードN30,N31に接続され、それらのドレインはともに出力ノードN32に接続される。NチャネルMOSトランジスタ32,33は出力ノードN32とP型ウェルPWとの間に直列接続され、それらのゲートはそれぞれ入力ノードN30,N31に接続され、それらのバックゲートはともにP型ウェルPWに接続される。
ダイオード34は入力ノードN30とN型ウェルNWの間に接続され、ダイオード35はP型ウェルPWと入力ノードN30との間に接続される。ダイオード36は入力ノードN31とN型ウェルNWの間に接続され、ダイオード37はP型ウェルPWと入力ノードN31との間に接続される。入力信号VI1,VI2がともに「H」レベルの場合のみ出力信号VOが「L」レベルになり、その他の場合は出力信号VOが「H」レベルになる。入力ノードN30,N31に帯電した電荷は、ダイオード34〜37を介してウェルNW,PWに放電される。
アンテナ比対策用ダイオード付のNORゲート15は、図9(a)(b)に示すように、NORゲートを構成するPチャネルMOSトランジスタ40,41およびNチャネルMOSトランジスタ42,43と、アンテナ比対策用のダイオード44〜47を含む。PチャネルMOSトランジスタ40,41およびダイオード44,46はN型ウェルNWの表面に形成され、NチャネルMOSトランジスタ42,43およびダイオード45,47はP型ウェルPWの表面に形成される。
PチャネルMOSトランジスタ40,41はN型ウェルNWと出力ノードN43との間に直列接続され、それらのゲートはそれぞれ入力ノードN42,N41に接続され、それらのバックゲートはともにN型ウェルNWに接続される。NチャネルMOSトランジスタ42,43のソースおよびバックゲートはP型ウェルPWに接続され、それらのゲートはそれぞれ入力ノードN42,N41に接続され、それらのドレインはともに出力ノードN43に接続される。
ダイオード44は入力ノードN41とN型ウェルNWの間に接続され、ダイオード45はP型ウェルPWと入力ノードN41との間に接続される。ダイオード46は入力ノードN42とN型ウェルNWの間に接続され、ダイオード47はP型ウェルPWと入力ノードN42との間に接続される。入力信号VI1,VI2がともに「L」レベルの場合のみ出力信号VOが「H」レベルになり、その他の場合は出力信号VOが「L」レベルになる。入力ノードN41,N42に帯電した電荷は、ダイオード44〜47を介してウェルNW,PWに放電される。
図6に戻って、引き抜き用オフ・トランジスタであるNチャネルMOSトランジスタ16は、P型ウェルPWの表面に形成される。NチャネルMOSトランジスタ16のドレインはN型ウェルNWに接続され、そのゲート、バックゲートおよびソースはP型ウェルPWに接続される。
プラズマプロセス中にウェルNW,PWが帯電してウェルNW,PW間の電圧が所定の電圧を超えると、引き抜き用オフ・トランジスタであるNチャネルMOSトランジスタ16がパンチスルーまたはブレイクダウンにより導通する。これにより、ウェルNW,PW間の電圧が低くなり、MOSトランジスタ20,21,30〜33,40〜43のゲート酸化膜がダメージを受けることが防止される。
(変更例4)
図10は、実施の形態1の変更例4の構成を示す図である。この変更例4では、複数組のN型ウェルNWおよびP型ウェルPWが設けられ、複数のN型ウェルNW同士が接続されるとともに複数のP型ウェルPW同士が接続され、1組のN型ウェルNWおよびP型ウェルPWにのみ引き抜き用オフ・トランジスタ16が設けられる。この変更例4では、引き抜き用オフ・トランジスタ16の数が少なくて済む。
図10は、実施の形態1の変更例4の構成を示す図である。この変更例4では、複数組のN型ウェルNWおよびP型ウェルPWが設けられ、複数のN型ウェルNW同士が接続されるとともに複数のP型ウェルPW同士が接続され、1組のN型ウェルNWおよびP型ウェルPWにのみ引き抜き用オフ・トランジスタ16が設けられる。この変更例4では、引き抜き用オフ・トランジスタ16の数が少なくて済む。
[実施の形態2]
図11は、この発明の実施の形態2によるCMOS LSIの構成を示す図である。このCMOS LSIが図1のCMOS LSIと異なる点は、N型ウェルNWに電源電圧VDDよりも高い基板電圧VNWが印加され、P型ウェルPWに接地電圧GNDよりも低い基板電圧VPWが印加され、PチャネルMOSトランジスタ1のソースがN型ウェルNWから切り離されて電源電圧VDDのラインに接続され、NチャネルMOSトランジスタ4のソースがP型ウェルPWから切り離されて接地電圧GNDのラインに接続されている点である。
図11は、この発明の実施の形態2によるCMOS LSIの構成を示す図である。このCMOS LSIが図1のCMOS LSIと異なる点は、N型ウェルNWに電源電圧VDDよりも高い基板電圧VNWが印加され、P型ウェルPWに接地電圧GNDよりも低い基板電圧VPWが印加され、PチャネルMOSトランジスタ1のソースがN型ウェルNWから切り離されて電源電圧VDDのラインに接続され、NチャネルMOSトランジスタ4のソースがP型ウェルPWから切り離されて接地電圧GNDのラインに接続されている点である。
この実施の形態2では、実施の形態1と同じ効果が得られる他、MOSトランジスタ1,4のバックゲートにそれぞれ基板電圧VNW,VPWが印加されるので、MOSトランジスタ1,4のしきい値電圧の絶対値が大きくなり、MOSトランジスタ1,4の漏れ電流が小さくなってCMOS LSIの消費電流の低減化が図られる。
(変更例1)
図12(a)(b)および図13(a)(b)は、この実施の形態2の変更例1を示す回路図である。この変更例1では、N型ウェルNWとPチャネルMOSトランジスタ3のソースとの間にダイオード接続された1つまたは2つ以上のPチャネルMOSトランジスタ50が直列接続されるとともに、NチャネルMOSトランジスタ6のソースとP型ウェルPWとの間にダイオード接続された1つまたは2つ以上のNチャネルMOSトランジスタ51が直列接続される。この変更例1では、引き抜き用オフ・トランジスタ3,6に流れる漏れ電流を小さくすることができる。
図12(a)(b)および図13(a)(b)は、この実施の形態2の変更例1を示す回路図である。この変更例1では、N型ウェルNWとPチャネルMOSトランジスタ3のソースとの間にダイオード接続された1つまたは2つ以上のPチャネルMOSトランジスタ50が直列接続されるとともに、NチャネルMOSトランジスタ6のソースとP型ウェルPWとの間にダイオード接続された1つまたは2つ以上のNチャネルMOSトランジスタ51が直列接続される。この変更例1では、引き抜き用オフ・トランジスタ3,6に流れる漏れ電流を小さくすることができる。
(変更例2)
図14は、実施の形態2の変更例2の構成を示す図である。この変更例2では、引き抜き用オフ・トランジスタとしてNチャネルMOSトランジスタ6のみが設けられる。この変更例2では、引き抜き用オフ・トランジスタの数が少なくて済む。
図14は、実施の形態2の変更例2の構成を示す図である。この変更例2では、引き抜き用オフ・トランジスタとしてNチャネルMOSトランジスタ6のみが設けられる。この変更例2では、引き抜き用オフ・トランジスタの数が少なくて済む。
(変更例3)
図15は、実施の形態2の変更例3の構成を示す図である。この変更例3では、引き抜き用オフ・トランジスタとしてPチャネルMOSトランジスタ3のみが設けられる。この変更例3では、引き抜き用オフ・トランジスタの数が少なくて済む。
図15は、実施の形態2の変更例3の構成を示す図である。この変更例3では、引き抜き用オフ・トランジスタとしてPチャネルMOSトランジスタ3のみが設けられる。この変更例3では、引き抜き用オフ・トランジスタの数が少なくて済む。
(変更例4)
図16は、実施の形態2の変更例4の構成を示す図である。この変更例4が図6のCMOS LSIと異なる点は、N型ウェルNWに電源電圧VDDよりも高い基板電圧VNWが印加され、P型ウェルPWに接地電圧GNDよりも低い基板電圧VPWが印加されている点である。ただし、図17(a)(b)に示すように、インバータ11のMOSトランジスタ20,21のソースにはそれぞれ電源電圧VDDおよび接地電圧GNDが印加される。また図18(a)(b)に示すように、NANDゲート13のPチャネルMOSトランジスタ30,31のソースには電源電圧VDDが印加され、NチャネルMOSトランジスタ33のソースには接地電圧GNDが印加される。また図19(a)(b)に示すように、NORゲート15のPチャネルMOSトランジスタ40のソースには電源電圧VDDが印加され、NチャネルMOSトランジスタ42,43のソースには接地電圧GNDが印加される。この変更例4では、複数の論理回路10〜15に共通に1つの引き抜き用オフ・トランジスタ16を設けるので、引き抜き用オフ・トランジスタ16の数が少なくて済む。
図16は、実施の形態2の変更例4の構成を示す図である。この変更例4が図6のCMOS LSIと異なる点は、N型ウェルNWに電源電圧VDDよりも高い基板電圧VNWが印加され、P型ウェルPWに接地電圧GNDよりも低い基板電圧VPWが印加されている点である。ただし、図17(a)(b)に示すように、インバータ11のMOSトランジスタ20,21のソースにはそれぞれ電源電圧VDDおよび接地電圧GNDが印加される。また図18(a)(b)に示すように、NANDゲート13のPチャネルMOSトランジスタ30,31のソースには電源電圧VDDが印加され、NチャネルMOSトランジスタ33のソースには接地電圧GNDが印加される。また図19(a)(b)に示すように、NORゲート15のPチャネルMOSトランジスタ40のソースには電源電圧VDDが印加され、NチャネルMOSトランジスタ42,43のソースには接地電圧GNDが印加される。この変更例4では、複数の論理回路10〜15に共通に1つの引き抜き用オフ・トランジスタ16を設けるので、引き抜き用オフ・トランジスタ16の数が少なくて済む。
(変更例5)
図20は、実施の形態2の変更例5の構成を示す図である。この変更例5では、複数組のN型ウェルNWおよびP型ウェルPWが設けられ、複数のN型ウェルNW同士が接続されるとともに複数のP型ウェルPW同士が接続され、1組のN型ウェルNWおよびP型ウェルPWにのみ引き抜き用オフ・トランジスタ16が設けられる。この変更例5では、引き抜き用オフ・トランジスタ16の数が少なくて済む。
図20は、実施の形態2の変更例5の構成を示す図である。この変更例5では、複数組のN型ウェルNWおよびP型ウェルPWが設けられ、複数のN型ウェルNW同士が接続されるとともに複数のP型ウェルPW同士が接続され、1組のN型ウェルNWおよびP型ウェルPWにのみ引き抜き用オフ・トランジスタ16が設けられる。この変更例5では、引き抜き用オフ・トランジスタ16の数が少なくて済む。
[実施の形態3]
図21は、この発明の実施の形態3によるCMOS LSIの構成を示す図である。このCMOS LSIが図1のCMOS LSIと異なる点は、PチャネルMOSトランジスタ55、NチャネルMOSトランジスタ56、およびメタル配線ML1,ML2が追加されている点である。
図21は、この発明の実施の形態3によるCMOS LSIの構成を示す図である。このCMOS LSIが図1のCMOS LSIと異なる点は、PチャネルMOSトランジスタ55、NチャネルMOSトランジスタ56、およびメタル配線ML1,ML2が追加されている点である。
PチャネルMOSトランジスタ55は、電源電圧VDDのラインとメタル配線ML1との間に接続され、そのゲートは制御信号φ1を受ける。PチャネルMOSトランジスタ1のソースは、メタル配線ML1に接続される。電圧検出回路(図示せず)によってメタル配線ML1の電圧が検出され、その検出電圧が電源電圧VDDよりも低い所定の擬似電源電圧V−VDDになるように、制御信号φ1によってPチャネルMOSトランジスタ55がオン/オフ制御される。
NチャネルMOSトランジスタ56は、メタル配線ML2と接地電圧GNDのラインとの間に接続され、そのゲートは制御信号φ2を受ける。NチャネルMOSトランジスタ4のソースは、メタル配線ML2に接続される。電圧検出回路(図示せず)によってメタル配線ML2の電圧が検出され、その検出電圧が接地電圧GNDよりも高い所定の擬似接地電圧V−GNDになるように、制御信号φ2によってNチャネルMOSトランジスタ56がオン/オフ制御される。
この実施の形態3では、実施の形態1と同じ効果が得られる他、MOSトランジスタ1,4のソースにそれぞれ擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加されるので、MOSトランジスタ1,4の漏れ電流が小さくなってCMOS LSIの消費電流の低減化が図られる。なお、MOSトランジスタ1,4からなるインバータを動作させない期間は、制御信号φ1,φ2を制御してMOSトランジスタ55,56のうちの少なくとも一方のMOSトランジスタをオフさせることにより、漏れ電流を遮断することができる。
(変更例1)
図22は、実施の形態3の変更例1の構成を示す図である。この変更例1では、引き抜き用オフ・トランジスタとしてNチャネルMOSトランジスタ6のみが設けられる。この変更例1では、引き抜き用オフ・トランジスタの数が少なくて済む。
図22は、実施の形態3の変更例1の構成を示す図である。この変更例1では、引き抜き用オフ・トランジスタとしてNチャネルMOSトランジスタ6のみが設けられる。この変更例1では、引き抜き用オフ・トランジスタの数が少なくて済む。
(変更例2)
図23は、実施の形態3の変更例2の構成を示す図である。この変更例2では、引き抜き用オフ・トランジスタとしてPチャネルMOSトランジスタ3のみが設けられる。この変更例2では、引き抜き用オフ・トランジスタの数が少なくて済む。
図23は、実施の形態3の変更例2の構成を示す図である。この変更例2では、引き抜き用オフ・トランジスタとしてPチャネルMOSトランジスタ3のみが設けられる。この変更例2では、引き抜き用オフ・トランジスタの数が少なくて済む。
(変更例3)
図24は、実施の形態3の変更例3の構成を示す図である。この変更例3が図6のCMOS LSIと異なる点は、論理回路10〜15に擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加されている点である。すなわち、図25(a)(b)に示すように、インバータ11のMOSトランジスタ20,21のソースにはそれぞれ擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加される。また図26(a)(b)に示すように、NANDゲート13のPチャネルMOSトランジスタ30,31のソースには擬似電源電圧V−VDDが印加され、NチャネルMOSトランジスタ33のソースには擬似接地電圧V−GNDが印加される。また図27(a)(b)に示すように、NORゲート15のPチャネルMOSトランジスタ40のソースには擬似電源電圧V−VDDが印加され、NチャネルMOSトランジスタ42,43のソースには擬似接地電圧V−GNDが印加される。この変更例3では、複数の論理回路10〜15に共通に1つの引き抜き用オフ・トランジスタ16を設けるので、引き抜き用オフ・トランジスタ16の数が少なくて済む。なお、論理回路10〜15を動作させない期間は、制御信号φ1,φ2を制御してMOSトランジスタ55,56のうちの少なくとも一方のMOSトランジスタをオフさせることにより、漏れ電流を遮断することができる。
図24は、実施の形態3の変更例3の構成を示す図である。この変更例3が図6のCMOS LSIと異なる点は、論理回路10〜15に擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加されている点である。すなわち、図25(a)(b)に示すように、インバータ11のMOSトランジスタ20,21のソースにはそれぞれ擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加される。また図26(a)(b)に示すように、NANDゲート13のPチャネルMOSトランジスタ30,31のソースには擬似電源電圧V−VDDが印加され、NチャネルMOSトランジスタ33のソースには擬似接地電圧V−GNDが印加される。また図27(a)(b)に示すように、NORゲート15のPチャネルMOSトランジスタ40のソースには擬似電源電圧V−VDDが印加され、NチャネルMOSトランジスタ42,43のソースには擬似接地電圧V−GNDが印加される。この変更例3では、複数の論理回路10〜15に共通に1つの引き抜き用オフ・トランジスタ16を設けるので、引き抜き用オフ・トランジスタ16の数が少なくて済む。なお、論理回路10〜15を動作させない期間は、制御信号φ1,φ2を制御してMOSトランジスタ55,56のうちの少なくとも一方のMOSトランジスタをオフさせることにより、漏れ電流を遮断することができる。
(変更例4)
図28は、実施の形態3の変更例4の構成を示す図である。この変更例4では、複数組のN型ウェルNWおよびP型ウェルPWが設けられ、複数のN型ウェルNW同士が接続されるとともに複数のP型ウェルPW同士が接続され、1組のN型ウェルNWおよびP型ウェルPWにのみ引き抜き用オフ・トランジスタ16が設けられる。この変更例4では、引き抜き用オフ・トランジスタ16の数が少なくて済む。なお、複数組のウェルNW,PW内の論理回路10〜15のうちの所定のウェルNW,PW内の論理回路10〜15を動作させない期間は、所定のウェルNW,PWに対応する制御信号φ1,φ2を制御してMOSトランジスタ55,56のうちの少なくとも一方のMOSトランジスタをオフさせることにより、所定のウェルNW,PW内の論理回路10〜15などの漏れ電流を遮断することができる。
図28は、実施の形態3の変更例4の構成を示す図である。この変更例4では、複数組のN型ウェルNWおよびP型ウェルPWが設けられ、複数のN型ウェルNW同士が接続されるとともに複数のP型ウェルPW同士が接続され、1組のN型ウェルNWおよびP型ウェルPWにのみ引き抜き用オフ・トランジスタ16が設けられる。この変更例4では、引き抜き用オフ・トランジスタ16の数が少なくて済む。なお、複数組のウェルNW,PW内の論理回路10〜15のうちの所定のウェルNW,PW内の論理回路10〜15を動作させない期間は、所定のウェルNW,PWに対応する制御信号φ1,φ2を制御してMOSトランジスタ55,56のうちの少なくとも一方のMOSトランジスタをオフさせることにより、所定のウェルNW,PW内の論理回路10〜15などの漏れ電流を遮断することができる。
[実施の形態4]
図29は、この発明の実施の形態4によるCMOS LSIの構成を示す図である。このCMOS LSIが図1のCMOS LSIと異なる点は、PチャネルMOSトランジスタ55およびNチャネルMOSトランジスタ56が追加されている点である。
図29は、この発明の実施の形態4によるCMOS LSIの構成を示す図である。このCMOS LSIが図1のCMOS LSIと異なる点は、PチャネルMOSトランジスタ55およびNチャネルMOSトランジスタ56が追加されている点である。
PチャネルMOSトランジスタ55は、電源電圧VDDのラインとN型ウェルNWとの間に接続され、そのゲートは制御信号φ1を受ける。電圧検出回路(図示せず)によってN型ウェルNWの電圧が検出され、その検出電圧が電源電圧VDDよりも低い所定の擬似電源電圧V−VDDになるように、制御信号φ1によってPチャネルMOSトランジスタ55がオン/オフ制御される。
NチャネルMOSトランジスタ56は、P型ウェルPWと接地電圧GNDのラインとの間に接続され、そのゲートは制御信号φ2を受ける。電圧検出回路(図示せず)によってP型ウェルPWの電圧が検出され、その検出電圧が接地電圧GNDよりも高い所定の擬似接地電圧V−GNDになるように、制御信号φ2によってNチャネルMOSトランジスタ56がオン/オフ制御される。
この実施の形態4では、実施の形態1と同じ効果が得られる他、ウェルNW,PWにそれぞれ擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加されるので、CMOS LSIの漏れ電流が小さくなって消費電流の低減化が図られる。なお、MOSトランジスタ1,4からなるインバータを動作させない期間は、制御信号φ1,φ2を制御してMOSトランジスタ55,56のうちの少なくとも一方のMOSトランジスタをオフさせることにより、漏れ電流を遮断することができる。
なお、この実施の形態4においても、実施の形態3の変更例1〜4と同様の変更例が挙げられるが、それらの説明は繰り返さない。
[実施の形態5]
図30は、この発明の実施の形態5によるCMOS LSIの構成を示す図であって、図1と対比される図である。図30において、このCMOS LSIが図1のCMOS LSIと異なる点は、PチャネルMOSトランジスタ3およびNチャネルMOSトランジスタ3がそれぞれPチャネルMOSトランジスタ60およびNチャネルMOSトランジスタ61で置換されている点である。すなわち、このCMOS LSIでは、第1のアンテナ比対策としてのダイオード2,5に加え、第2のアンテナ比対策としてPチャネルMOSトランジスタ60およびNチャネルMOSトランジスタ61が設けられる。
図30は、この発明の実施の形態5によるCMOS LSIの構成を示す図であって、図1と対比される図である。図30において、このCMOS LSIが図1のCMOS LSIと異なる点は、PチャネルMOSトランジスタ3およびNチャネルMOSトランジスタ3がそれぞれPチャネルMOSトランジスタ60およびNチャネルMOSトランジスタ61で置換されている点である。すなわち、このCMOS LSIでは、第1のアンテナ比対策としてのダイオード2,5に加え、第2のアンテナ比対策としてPチャネルMOSトランジスタ60およびNチャネルMOSトランジスタ61が設けられる。
PチャネルMOSトランジスタ60は、N型ウェルNWの表面に形成され、そのゲートおよびバックゲートはN型ウェルNWに接続され、そのソースはメタル配線MLに接続され、そのドレインはP型ウェルPWに接続される。ダイオード2は、PチャネルMOSトランジスタ60のソースとバックゲートとの間に接続される。NチャネルMOSトランジスタ61は、P型ウェルPWの表面に形成され、そのゲートおよびバックゲートはP型ウェルPWに接続され、そのソースはメタル配線MLに接続され、そのドレインはNウェルNWに接続される。ダイオード5は、NチャネルMOSトランジスタ61のバックゲートとソースとの間に接続される。
ダイオード2およびPチャネルMOSトランジスタ60は、図31(a)に示すように、N型ウェルNWの表面にPチャネルMOSトランジスタ60を形成し、PチャネルMOSトランジスタ60のソースをメタル配線MLに接続し、そのゲートをN型ウェルNWに接続し、そのドレインをP型ウェルPWに接続したものである。N型ウェルNWがPチャネルMOSトランジスタ60のバックゲートとなる。メタル配線MLに接続されたソース(P+型不純物拡散領域)と、N型ウェルNWとの間のPN接合によってダイオード2が形成されている。
ダイオード5およびPチャネルMOSトランジスタ61は、図31(b)に示すように、P型ウェルPWの表面にNチャネルMOSトランジスタ61を形成し、NチャネルMOSトランジスタ61のソースをメタル配線MLに接続し、そのゲートをP型ウェルPWに接続し、そのドレインをN型ウェルNWに接続したものである。P型ウェルPWがNチャネルMOSトランジスタ61のバックゲートとなる。P型ウェルPWと、メタル配線MLに接続されたソース(N+型不純物拡散領域)との間のPN接合によってダイオード5が形成されている。
次に、このCMOS LSIのプラズマプロセス中の動作について説明する。図32(a)に示すように、プラズマプロセス中にメタル配線MLが正電圧(たとえば+3V)に帯電した場合は、PN接合の順方向バイアス電圧を0.7Vとすると、PチャネルMOSトランジスタ60のゲート−ソース間電圧の絶対値|Vgs|は0.7Vとなり、そのバックゲート−ソース間電圧の絶対値|Vbs|は0.7Vとなり、そのドレイン−ソース間電圧の絶対値|Vds|は3Vとなる。したがって、バックゲートがフォワードバイアスされるので、PチャネルMOSトランジスタ60のしきい値電圧が小さくなり、PチャネルMOSトランジスタ60が導通する。また、バイポーラアクションも行なわれる。
メタル配線MLに帯電した正電荷は、ダイオード2を介してN型ウェルNWに放電されるとともに、PチャネルMOSトランジスタ60を介してP型ウェルPWに放電される。これにより、メタル配線MLの電圧は電源電圧VDD+0.7V以下に維持されるとともに、ウェルNW,PW間の電圧も小さく抑えられ、メタル配線MLに接続されたMOSトランジスタ1,4の特性の劣化が防止される。
また図32(b)に示すように、プラズマプロセス中にメタル配線MLが負電圧(たとえば−3V)に帯電した場合は、NチャネルMOSトランジスタ61のゲート−ソース間電圧の絶対値|Vgs|は0.7Vとなり、そのバックゲート−ソース間電圧の絶対値|Vbs|は0.7Vとなり、そのドレイン−ソース間電圧の絶対値|Vds|は3Vとなる。したがって、バックゲートがフォワードバイアスされるので、NチャネルMOSトランジスタ61のしきい値電圧が小さくなり、NチャネルMOSトランジスタ61が導通する。また、バイポーラアクションも行なわれる。
メタル配線MLに帯電した負電荷は、ダイオード5を介してP型ウェルPWに放電されるとともに、NチャネルMOSトランジスタ61を介してN型ウェルNWに放電される。これにより、メタル配線MLの電圧は接地電圧GND−0.7V以上に維持されるとともに、ウェルNW,PW間の電圧も小さく抑えられ、メタル配線MLに接続されたMOSトランジスタ1,4の特性の劣化が防止される。
なお、入力信号VIが「H」レベル(電源電圧VDD)または「L」レベル(接地電圧GND)の場合は、ダイオード2,5およびMOSトランジスタ60,61は非導通状態に維持され、インバータの動作に悪影響を与えることはない。
この実施の形態5では、メタル配線MLとウェルPW,NWの間にそれぞれ引き抜き用のMOSトランジスタ60,61を接続し、プラズマプロセス中におけるメタル配線MLの電圧およびウェルNW,PW間の電圧を小さく抑えるので、アンテナ比が大きく、かつ100nm以下のルールでCMOS回路が形成されている場合でも、MOSトランジスタ1,4の劣化を防止することができる。したがって、アンテナ比を一定値以下にする必要が無いので、レイアウトが制限されることが無い。また、プラズマダメージを考慮する必要が無いので、プロセス開発の自由度が高くなる。
(変更例1)
図33は、実施の形態5の変更例1の構成を示す図である。この変更例1では、1組のN型ウェルNWとP型ウェルPWに、複数の論理回路70〜75が設けられる。論理回路70〜75には、比較的短いメタル配線に接続された論理回路70,72,74と、比較的長いメタル配線に接続された論理回路71,73,75とがある。論理回路70,72,74は、たとえば通常のNORゲート、NANDゲート、インバータである。論理回路71,73,75は、たとえばアンテナ比対策回路付のインバータ、NANDゲート、NORゲートである。N型ウェルNWは電源電圧VDDを受け、P型ウェルPWは接地電圧GNDを受ける。
図33は、実施の形態5の変更例1の構成を示す図である。この変更例1では、1組のN型ウェルNWとP型ウェルPWに、複数の論理回路70〜75が設けられる。論理回路70〜75には、比較的短いメタル配線に接続された論理回路70,72,74と、比較的長いメタル配線に接続された論理回路71,73,75とがある。論理回路70,72,74は、たとえば通常のNORゲート、NANDゲート、インバータである。論理回路71,73,75は、たとえばアンテナ比対策回路付のインバータ、NANDゲート、NORゲートである。N型ウェルNWは電源電圧VDDを受け、P型ウェルPWは接地電圧GNDを受ける。
アンテナ比対策回路付のインバータ71は、図34(a)(b)に示すように、インバータを構成するPチャネルMOSトランジスタ20およびNチャネルMOSトランジスタ21と、アンテナ比対策回路81を構成するPチャネルMOSトランジスタ82およびダイオード83と、アンテナ比対策回路84を構成するNチャネルMOSトランジスタ85およびダイオード86を含む。PチャネルMOSトランジスタ20,82およびダイオード83はN型ウェルNWの表面に形成され、NチャネルMOSトランジスタ21,85およびダイオード86はP型ウェルPWの表面に形成される。PチャネルMOSトランジスタ20およびNチャネルMOSトランジスタ21の接続関係は、図7(a)(b)で説明した通りである。入力信号VIの反転信号が出力信号VOとなる。
PチャネルMOSトランジスタ82のゲートおよびバックゲートはN型ウェルNWに接続され、そのソースはインバータの入力ノードN20に接続され、そのドレインはP型ウェルPWに接続される。NチャネルMOSトランジスタ85のゲートおよびバックゲートはP型ウェルPWに接続され、そのソースはインバータの入力ノードN20に接続され、そのドレインはN型ウェルNWに接続される。ダイオード83は入力ノードN20とN型ウェルNWの間に接続され、ダイオード86はP型ウェルPWと入力ノードN20との間に接続される。入力ノードN20に帯電した電荷は、アンテナ比対策回路81,84を介してウェルNW,PWに放電される。これにより、MOSトランジスタ20,21のゲート酸化膜がダメージを受けることが防止される。
アンテナ比対策回路付のNANDゲート73は、図35(a)(b)に示すように、NANDゲートを構成するPチャネルMOSトランジスタ30,31およびNチャネルMOSトランジスタ32,33と、アンテナ比対策回路87〜90を含む。アンテナ比対策回路87,89は図34(b)のアンテナ比対策回路81と同じ構成であり、アンテナ比対策回路88,90は図34(b)のアンテナ比対策回路84と同じ構成である。PチャネルMOSトランジスタ30,31およびアンテナ比対策回路87,89はN型ウェルNWの表面に形成され、NチャネルMOSトランジスタ32,33およびアンテナ比対策回路88,90はP型ウェルPWの表面に形成される。
PチャネルMOSトランジスタ30,31およびNチャネルMOSトランジスタ32,33の接続関係は、図8(b)で示した通りである。入力信号VI1,VI2がともに「H」レベルの場合のみ出力信号VOが「L」レベルになり、その他の場合は出力信号VOが「H」レベルになる。
アンテナ比対策回路87のPチャネルMOSトランジスタ82は入力ノードN30とP型ウェルPWとの間に接続され、アンテナ比対策回路88のNチャネルMOSトランジスタ85は入力ノードN30とN型ウェルNWとの間に接続される。アンテナ比対策回路89のPチャネルMOSトランジスタ82は入力ノードN31とP型ウェルPWとの間に接続され、アンテナ比対策回路90のNチャネルMOSトランジスタ85は入力ノードN31とN型ウェルNWとの間に接続される。入力ノードN30,N31に帯電した電荷は、アンテナ比対策回路87〜90を介してウェルNW,PWに放電される。これにより、MOSトランジスタ30〜33のゲート酸化膜がダメージを受けることが防止される。
アンテナ比対策回路付のNORゲート75は、図36(a)(b)に示すように、NORゲートを構成するPチャネルMOSトランジスタ40,41およびNチャネルMOSトランジスタ42,43と、アンテナ比対策回路91〜94を含む。アンテナ比対策回路91,93は図34(b)のアンテナ比対策回路81と同じ構成であり、アンテナ比対策回路92,94は図34(b)のアンテナ比対策回路84と同じ構成である。PチャネルMOSトランジスタ40,41およびアンテナ比対策回路91,93はN型ウェルNWの表面に形成され、NチャネルMOSトランジスタ42,43およびアンテナ比対策回路92,94はP型ウェルPWの表面に形成される。
PチャネルMOSトランジスタ40,41およびNチャネルMOSトランジスタ42,43の接続関係は、図9(b)で示した通りである。入力信号VI1,VI2がともに「L」レベルの場合のみ出力信号VOが「H」レベルになり、その他の場合は出力信号VOが「L」レベルになる。
アンテナ比対策回路91のPチャネルMOSトランジスタ82は入力ノードN41とP型ウェルPWとの間に接続され、アンテナ比対策回路92のNチャネルMOSトランジスタ85は入力ノードN41とN型ウェルNWとの間に接続される。アンテナ比対策回路93のPチャネルMOSトランジスタ82は入力ノードN42とP型ウェルPWとの間に接続され、アンテナ比対策回路94のNチャネルMOSトランジスタ85は入力ノードN42とN型ウェルNWとの間に接続される。入力ノードN41,N42に帯電した電荷は、アンテナ比対策回路91〜94を介してウェルNW,PWに放電される。これにより、MOSトランジスタ40〜43のゲート酸化膜がダメージを受けることが防止される。
なお、図6および図10で示したように、N型ウェルNWとP型ウェルPWの間にオフ・トランジスタ16をさらに接続し、ウェルNW,PW間の電圧を低減化してもよい。
[実施の形態6]
図37は、この発明の実施の形態6によるCMOS LSIの構成を示す図である。このCMOS LSIが図30のCMOS LSIと異なる点は、N型ウェルNWに電源電圧VDDよりも高い基板電圧VNWが印加され、P型ウェルPWに接地電圧GNDよりも低い基板電圧VPWが印加され、PチャネルMOSトランジスタ1のソースがN型ウェルNWから切り離されて電源電圧VDDのラインに接続され、NチャネルMOSトランジスタ4のソースがP型ウェルPWから切り離されて接地電圧GNDのラインに接続されている点である。
図37は、この発明の実施の形態6によるCMOS LSIの構成を示す図である。このCMOS LSIが図30のCMOS LSIと異なる点は、N型ウェルNWに電源電圧VDDよりも高い基板電圧VNWが印加され、P型ウェルPWに接地電圧GNDよりも低い基板電圧VPWが印加され、PチャネルMOSトランジスタ1のソースがN型ウェルNWから切り離されて電源電圧VDDのラインに接続され、NチャネルMOSトランジスタ4のソースがP型ウェルPWから切り離されて接地電圧GNDのラインに接続されている点である。
この実施の形態6では、実施の形態5と同じ効果が得られる他、MOSトランジスタ1,4のバックゲートにそれぞれ基板電圧VNW,VPWが印加されるので、MOSトランジスタ1,4のしきい値電圧の絶対値が大きくなり、MOSトランジスタ1,4の漏れ電流が小さくなってCMOS LSIの消費電流の低減化が図られる。
(変更例1)
図38は、実施の形態6の変更例1の構成を示す図である。この変更例1が図33のCMOS LSIと異なる点は、N型ウェルNWに電源電圧VDDの代わりに基板電圧VNWが印加され、P型ウェルPWに接地電圧GNDの代わりに基板電圧VPWが印加されている点である。ただし、図39(a)(b)に示すように、インバータ71のPチャネルMOSトランジスタ20のソースには電源電圧VDDが印加され、NチャネルMOSトランジスタ21のソースには接地電圧GNDが印加される。また、PチャネルMOSトランジスタ82のゲートには電源電圧VDDが印加され、NチャネルMOSトランジスタ85のゲートには接地電圧GNDが印加される。また図40(a)(b)に示すように、NANDゲート73のPチャネルMOSトランジスタ30,31のソースには電源電圧VDDが印加され、NチャネルMOSトランジスタ33のソースには接地電圧GNDが印加される。また図41(a)(b)に示すように、NORゲート75のPチャネルMOSトランジスタ40のソースには電源電圧VDDが印加され、NチャネルMOSトランジスタ42,43のソースには接地電圧GNDが印加される。この変更例1でも、実施の形態6と同じ効果が得られる。
図38は、実施の形態6の変更例1の構成を示す図である。この変更例1が図33のCMOS LSIと異なる点は、N型ウェルNWに電源電圧VDDの代わりに基板電圧VNWが印加され、P型ウェルPWに接地電圧GNDの代わりに基板電圧VPWが印加されている点である。ただし、図39(a)(b)に示すように、インバータ71のPチャネルMOSトランジスタ20のソースには電源電圧VDDが印加され、NチャネルMOSトランジスタ21のソースには接地電圧GNDが印加される。また、PチャネルMOSトランジスタ82のゲートには電源電圧VDDが印加され、NチャネルMOSトランジスタ85のゲートには接地電圧GNDが印加される。また図40(a)(b)に示すように、NANDゲート73のPチャネルMOSトランジスタ30,31のソースには電源電圧VDDが印加され、NチャネルMOSトランジスタ33のソースには接地電圧GNDが印加される。また図41(a)(b)に示すように、NORゲート75のPチャネルMOSトランジスタ40のソースには電源電圧VDDが印加され、NチャネルMOSトランジスタ42,43のソースには接地電圧GNDが印加される。この変更例1でも、実施の形態6と同じ効果が得られる。
[実施の形態7]
図42は、この発明の実施の形態7によるCMOS LSIの構成を示す図である。このCMOS LSIが図5のCMOS LSIと異なる点は、PチャネルMOSトランジスタ95、NチャネルMOSトランジスタ96、およびメタル配線ML1,ML2が追加されている点である。
図42は、この発明の実施の形態7によるCMOS LSIの構成を示す図である。このCMOS LSIが図5のCMOS LSIと異なる点は、PチャネルMOSトランジスタ95、NチャネルMOSトランジスタ96、およびメタル配線ML1,ML2が追加されている点である。
PチャネルMOSトランジスタ95は、電源電圧VDDのラインとメタル配線ML1との間に接続され、そのゲートは制御信号φ1を受ける。PチャネルMOSトランジスタ1のソースは、メタル配線ML1に接続される。電圧検出回路(図示せず)によってメタル配線ML1の電圧が検出され、その検出電圧が電源電圧VDDよりも低い所定の擬似電源電圧V−VDDになるように、制御信号φ1によってPチャネルMOSトランジスタ95がオン/オフ制御される。
NチャネルMOSトランジスタ96は、メタル配線ML2と接地電圧GNDのラインとの間に接続され、そのゲートは制御信号φ2を受ける。NチャネルMOSトランジスタ4のソースは、メタル配線ML2に接続される。電圧検出回路(図示せず)によってメタル配線ML2の電圧が検出され、その検出電圧が接地電圧GNDよりも高い所定の擬似接地電圧V−GNDになるように、制御信号φ2によってNチャネルMOSトランジスタ56がオン/オフ制御される。
この実施の形態7では、実施の形態5と同じ効果が得られる他、MOSトランジスタ1,4のソースにそれぞれ擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加されるので、MOSトランジスタ1,4の漏れ電流が小さくなってCMOS LSIの消費電流の低減化が図られる。なお、MOSトランジスタ1,4からなるインバータを動作させない期間は、制御信号φ1,φ2を制御してMOSトランジスタ95,96のうちの少なくとも一方のMOSトランジスタをオフさせることにより、漏れ電流を遮断することができる。
(変更例1)
図43は、実施の形態7の変更例1の構成を示す図である。この変更例1が図33のCMOS LSIと異なる点は、論理回路70〜75に擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加されている点である。すなわち、図44(a)(b)に示すように、インバータ71のMOSトランジスタ20,21のソースにはそれぞれ擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加される。また図45(a)(b)に示すように、NANDゲート73のPチャネルMOSトランジスタ30,31のソースには擬似電源電圧V−VDDが印加され、NチャネルMOSトランジスタ33のソースには擬似接地電圧V−GNDが印加される。また図46(a)(b)に示すように、NORゲート75のPチャネルMOSトランジスタ40のソースには擬似電源電圧V−VDDが印加され、NチャネルMOSトランジスタ42,43のソースには擬似接地電圧V−GNDが印加される。この変更例1でも、実施の形態7と同じ効果が得られる。なお、論理回路70〜75を動作させない期間は、制御信号φ1,φ2を制御してMOSトランジスタ95,96のうちの少なくとも一方のMOSトランジスタをオフさせることにより、漏れ電流を遮断することができる。
図43は、実施の形態7の変更例1の構成を示す図である。この変更例1が図33のCMOS LSIと異なる点は、論理回路70〜75に擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加されている点である。すなわち、図44(a)(b)に示すように、インバータ71のMOSトランジスタ20,21のソースにはそれぞれ擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加される。また図45(a)(b)に示すように、NANDゲート73のPチャネルMOSトランジスタ30,31のソースには擬似電源電圧V−VDDが印加され、NチャネルMOSトランジスタ33のソースには擬似接地電圧V−GNDが印加される。また図46(a)(b)に示すように、NORゲート75のPチャネルMOSトランジスタ40のソースには擬似電源電圧V−VDDが印加され、NチャネルMOSトランジスタ42,43のソースには擬似接地電圧V−GNDが印加される。この変更例1でも、実施の形態7と同じ効果が得られる。なお、論理回路70〜75を動作させない期間は、制御信号φ1,φ2を制御してMOSトランジスタ95,96のうちの少なくとも一方のMOSトランジスタをオフさせることにより、漏れ電流を遮断することができる。
[実施の形態8]
図47は、この発明の実施の形態8によるCMOS LSIの構成を示す図である。このCMOS LSIが図1のCMOS LSIと異なる点は、PチャネルMOSトランジスタ95およびNチャネルMOSトランジスタ96が追加されている点である。
図47は、この発明の実施の形態8によるCMOS LSIの構成を示す図である。このCMOS LSIが図1のCMOS LSIと異なる点は、PチャネルMOSトランジスタ95およびNチャネルMOSトランジスタ96が追加されている点である。
PチャネルMOSトランジスタ95は、電源電圧VDDのラインとN型ウェルNWとの間に接続され、そのゲートは制御信号φ1を受ける。電圧検出回路(図示せず)によってN型ウェルNWの電圧が検出され、その検出電圧が電源電圧VDDよりも低い所定の擬似電源電圧V−VDDになるように、制御信号φ1によってPチャネルMOSトランジスタ95がオン/オフ制御される。
NチャネルMOSトランジスタ96は、P型ウェルPWと接地電圧GNDのラインとの間に接続され、そのゲートは制御信号φ2を受ける。電圧検出回路(図示せず)によってP型ウェルPWの電圧が検出され、その検出電圧が接地電圧GNDよりも高い所定の擬似接地電圧V−GNDになるように、制御信号φ2によってNチャネルMOSトランジスタ96がオン/オフ制御される。
この実施の形態8では、実施の形態5と同じ効果が得られる他、ウェルNW,PWにそれぞれ擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加されるので、CMOS LSIの漏れ電流が小さくなって消費電流の低減化が図られる。なお、MOSトランジスタ1,4からなるインバータを動作させない期間は、制御信号φ1,φ2を制御してMOSトランジスタ95,96のうちの少なくとも一方のMOSトランジスタをオフさせることにより、漏れ電流を遮断することができる。
(変更例1)
図48は、実施の形態8の変更例1の構成を示す図である。この変更例1が図33のCMOS LSIと異なる点は、ウェルNW,PWにそれぞれ擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加され、論理回路70〜75に擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加されている点である。すなわち、図49(a)(b)に示すように、インバータ71のMOSトランジスタ20のソースおよびバックゲートに擬似電源電圧V−VDDが印加され、インバータ71のMOSトランジスタ21のソースおよびバックゲートに擬似接地電圧V−GNDが印加される。
図48は、実施の形態8の変更例1の構成を示す図である。この変更例1が図33のCMOS LSIと異なる点は、ウェルNW,PWにそれぞれ擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加され、論理回路70〜75に擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加されている点である。すなわち、図49(a)(b)に示すように、インバータ71のMOSトランジスタ20のソースおよびバックゲートに擬似電源電圧V−VDDが印加され、インバータ71のMOSトランジスタ21のソースおよびバックゲートに擬似接地電圧V−GNDが印加される。
また、アンテナ対策回路81のPチャネルMOSトランジスタ82のドレインに擬似接地電圧V−GNDが印加され、そのゲートおよびバックゲートに擬似電源電圧V−VDDが印加される。ダイオード83のカソードに擬似電源電圧V−VDDが印加される。また、アンテナ対策回路84のPチャネルMOSトランジスタ85のドレインに擬似電源電圧V−VDDが印加され、そのゲートおよびバックゲートに擬似接地電圧V−GNDが印加される。ダイオード86のアノードに擬似接地電圧V−GNDが印加される。
また図50(a)(b)に示すように、NANDゲート73のPチャネルMOSトランジスタ30,31のソースには擬似電源電圧V−VDDが印加され、NチャネルMOSトランジスタ33のソースには擬似接地電圧V−GNDが印加される。アンテナ対策回路87,89にはアンテナ対策回路81と同様に擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加される。アンテナ対策回路88,90にはアンテナ対策回路84と同様に擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加される。
また図51(a)(b)に示すように、NORゲート75のPチャネルMOSトランジスタ40のソースおよびバックゲートには擬似電源電圧V−VDDが印加され、PチャネルMOSトランジスタ41のバックゲートには擬似電源電圧V−VDDが印加され、NチャネルMOSトランジスタ42,43のソースおよびバックゲートには擬似接地電圧V−GNDが印加される。アンテナ対策回路91,93にはアンテナ対策回路81と同様に擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加される。アンテナ対策回路92,94にはアンテナ対策回路84と同様に擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが印加される。この変更例1でも、実施の形態8と同じ効果が得られる。なお、論理回路70〜75を動作させない期間は、制御信号φ1,φ2を制御してMOSトランジスタ95,96のうちの少なくとも一方のMOSトランジスタをオフさせることにより、漏れ電流を遮断することができる。
[実施の形態9]
図52は、この発明の実施の形態9によるCMOS LSIの構成を示す図である。図52において、このCMOS LSIは、半導体基板上に形成されたN型ウェルNW,NW1およびP型ウェルPW,PW1を含む。ウェルNW,PWとウェルNW1,PW1は、メタル層が積層されるまでは互いに分離されている。
図52は、この発明の実施の形態9によるCMOS LSIの構成を示す図である。図52において、このCMOS LSIは、半導体基板上に形成されたN型ウェルNW,NW1およびP型ウェルPW,PW1を含む。ウェルNW,PWとウェルNW1,PW1は、メタル層が積層されるまでは互いに分離されている。
ウェルNW,PWの表面に、複数の論理回路10〜15が設けられる。論理回路10〜15には、比較的短いメタル配線に接続された論理回路10,12,14と、比較的長いメタル配線に接続された論理回路11,13,15とがある。論理回路10,12,14は、たとえば通常のNORゲート、NANDゲート、インバータである。論理回路11,13,15は、たとえばアンテナ比対策用ダイオード付のインバータ、NANDゲート、NORゲートである。アンテナ比対策用ダイオード付のインバータ11、NANDゲート13、NORゲート15の構成および動作は、図7(a)(b)〜図9(a)(b)で説明した通りである。N型ウェルNWは、下層メタル配線ML11を介して電源電圧VDDを受ける。P型ウェルPWは、下層メタル配線ML12を介して接地電圧GNDを受ける。
N型ウェルNW1の表面には、図30で示したPチャネルMOSトランジスタ60およびダイオード2からなるアンテナ対策回路が形成される。PチャネルMOSトランジスタ60のソースおよびダイオード2のアノードは、下層メタル配線ML11を介してN型ウェルNWに接続される。PチャネルMOSトランジスタ60のドレインは、下層メタル配線ML12を介してP型ウェルPWに接続される。N型ウェルNW1は、上層メタル配線ML21を介して電源電圧VDDを受ける。N型ウェルNWとP型ウェルPWの間の電圧がVDD+0.7Vを超えた場合は、PチャネルMOSトランジスタ60およびダイオード2が導通するので、ウェルNW,PW間の電圧がVDD+0.7V以下に維持される。
P型ウェルPW1の表面には、図30で示したNチャネルMOSトランジスタ61およびダイオード5からなるアンテナ対策回路が形成される。NチャネルMOSトランジスタ61のドレインは、下層メタル配線ML11を介してN型ウェルNWに接続される。NチャネルMOSトランジスタ61のソースおよびダイオード5のカソードは、下層メタル配線ML12を介してP型ウェルPWに接続される。P型ウェルPW1は、上層メタル配線ML22を介して接地電圧GNDを受ける。N型ウェルNWとP型ウェルPWの間の電圧がVDD+0.7Vを超えた場合は、NチャネルMOSトランジスタ61およびダイオード5が導通するので、ウェルNW,PW間の電圧がVDD+0.7V以下に維持される。
この実施の形態9では、ウェルNW,PW間の電圧が電源電圧VDD+0.7V以下に維持されるので、論理回路10〜15内のMOSトランジスタのゲート酸化膜がダメージを受けることが防止される。
なお、PチャネルMOSトランジスタ60およびダイオード2からなるアンテナ比対策回路と、NチャネルMOSトランジスタ61およびダイオード5からなるアンテナ比対策回路とのうちのいずれか一方のみを設けてもよい。また、複数組のN型ウェルNWおよびP型ウェルPWに共通に1組のアンテナ比対策回路を設けてもよい。
(変更例1)
図53は、実施の形態9の変更例1を示す図である。図53において、この変更例1では、下層メタル配線ML11,ML12にそれぞれ基板電圧VNW,VPWが印加され、上層メタル配線ML21,ML22にそれぞれ基板電圧VNW,VPWが印加される。アンテナ比対策用ダイオード付のインバータ11、NANDゲート13、NORゲート15の構成および動作は、図17(a)(b)〜図19(a)(b)で説明した通りである。PチャネルMOSトランジスタ60のゲートには電源電圧VDDが印加され、NチャネルMOSトランジスタ61のゲートには接地電圧GNDが印加される。この変更例1では、実施の形態9と同じ効果が得られる他、電源電圧VDDよりも高い基板電圧VNWと、接地電圧GNDよりも低い基板電圧VPWとを使用するので、MOSトランジスタの漏れ電流が小さくなり、消費電力の低減化が図られる。
図53は、実施の形態9の変更例1を示す図である。図53において、この変更例1では、下層メタル配線ML11,ML12にそれぞれ基板電圧VNW,VPWが印加され、上層メタル配線ML21,ML22にそれぞれ基板電圧VNW,VPWが印加される。アンテナ比対策用ダイオード付のインバータ11、NANDゲート13、NORゲート15の構成および動作は、図17(a)(b)〜図19(a)(b)で説明した通りである。PチャネルMOSトランジスタ60のゲートには電源電圧VDDが印加され、NチャネルMOSトランジスタ61のゲートには接地電圧GNDが印加される。この変更例1では、実施の形態9と同じ効果が得られる他、電源電圧VDDよりも高い基板電圧VNWと、接地電圧GNDよりも低い基板電圧VPWとを使用するので、MOSトランジスタの漏れ電流が小さくなり、消費電力の低減化が図られる。
(変更例2)
図54は、実施の形態9の変更例2を示す図である。図54において、この変更例2では、論理回路10〜15の各々に擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが与えられる。アンテナ比対策用ダイオード付のインバータ11、NANDゲート13、NORゲート15の構成および動作は、図25(a)(b)〜図27(a)(b)で説明した通りである。この変更例1では、実施の形態9と同じ効果が得られる他、電源電圧VDDよりも低い擬似電源電圧V−VDDと、接地電圧GNDよりも高い擬似接地電圧V−GNDとを使用するので、MOSトランジスタの漏れ電流が小さくなり、消費電力の低減化が図られる。なお、論理回路10〜15を動作させない期間は、制御信号φ1,φ2を制御してMOSトランジスタ55,56のうちの少なくとも一方のMOSトランジスタをオフさせることにより、漏れ電流を遮断することができる。
図54は、実施の形態9の変更例2を示す図である。図54において、この変更例2では、論理回路10〜15の各々に擬似電源電圧V−VDDおよび擬似接地電圧V−GNDが与えられる。アンテナ比対策用ダイオード付のインバータ11、NANDゲート13、NORゲート15の構成および動作は、図25(a)(b)〜図27(a)(b)で説明した通りである。この変更例1では、実施の形態9と同じ効果が得られる他、電源電圧VDDよりも低い擬似電源電圧V−VDDと、接地電圧GNDよりも高い擬似接地電圧V−GNDとを使用するので、MOSトランジスタの漏れ電流が小さくなり、消費電力の低減化が図られる。なお、論理回路10〜15を動作させない期間は、制御信号φ1,φ2を制御してMOSトランジスタ55,56のうちの少なくとも一方のMOSトランジスタをオフさせることにより、漏れ電流を遮断することができる。
[実施の形態10]
図55は、この発明の実施の形態10によるCMOS LSIの構成を示す図である。図55において、このCMOS LSIは、半導体基板上に形成されたN型ウェルNW,NW1およびP型ウェルPW,PW1を含む。ウェルNW,PWとウェルNW1,PW1は、メタル層が積層されるまでは互いに分離されている。N型ウェルNWは、下層メタル配線ML11を介して擬似電源電圧V−VDDを受ける。P型ウェルPWは、下層メタル配線ML12を介して擬似接地電圧V−GNDを受ける。
図55は、この発明の実施の形態10によるCMOS LSIの構成を示す図である。図55において、このCMOS LSIは、半導体基板上に形成されたN型ウェルNW,NW1およびP型ウェルPW,PW1を含む。ウェルNW,PWとウェルNW1,PW1は、メタル層が積層されるまでは互いに分離されている。N型ウェルNWは、下層メタル配線ML11を介して擬似電源電圧V−VDDを受ける。P型ウェルPWは、下層メタル配線ML12を介して擬似接地電圧V−GNDを受ける。
ウェルNW,PWの表面に、複数の論理回路10〜15が設けられる。論理回路10〜15には、比較的短いメタル配線に接続された論理回路10,12,14と、比較的長いメタル配線に接続された論理回路11,13,15とがある。論理回路10,12,14は、たとえば通常のNORゲート、NANDゲート、インバータである。論理回路11,13,15は、たとえばアンテナ比対策用ダイオード付のインバータ、NANDゲート、NORゲートである。アンテナ比対策用ダイオード付のインバータ11、NANDゲート13、NORゲート15の構成および動作は、図7(a)(b)〜図9(a)(b)で説明した通りである。ただし、電源電圧VDDの代わりに擬似電源電圧V−VDDが印加され、接地電圧GNDの代わりに擬似接地電圧V−GNDが印加される。
N型ウェルNW1の表面には、図30で示したPチャネルMOSトランジスタ60およびダイオード2からなるアンテナ対策回路が形成される。PチャネルMOSトランジスタ60のソースおよびダイオード2のアノードは、下層メタル配線ML11を介してN型ウェルNWに接続される。PチャネルMOSトランジスタ60のドレインは、下層メタル配線ML12を介してP型ウェルPWに接続される。N型ウェルNW1は、下層メタルML11および上層メタル配線ML21を介して擬似電源電圧V−VDDを受ける。N型ウェルNWとP型ウェルPWの間の電圧が(V−VDD)−(V−GND)+0.7Vを超えた場合は、PチャネルMOSトランジスタ60およびダイオード2が導通するので、ウェルNW,PW間の電圧が(V−VDD)−(V−GND)+0.7V以下に維持される。
P型ウェルPW1の表面には、図30で示したNチャネルMOSトランジスタ61およびダイオード5からなるアンテナ対策回路が形成される。NチャネルMOSトランジスタ61のドレインは、下層メタル配線ML11を介してN型ウェルNWに接続される。NチャネルMOSトランジスタ61のソースおよびダイオード5のカソードは、下層メタル配線ML12を介してP型ウェルPWに接続される。P型ウェルPW1は、下層メタル配線ML12および上層メタル配線ML22を介して擬似接地電圧V−GNDを受ける。N型ウェルNWとP型ウェルPWの間の電圧が(V−VDD)−(V−GND)+0.7Vを超えた場合は、NチャネルMOSトランジスタ61およびダイオード5が導通するので、ウェルNW,PW間の電圧が(V−VDD)−(V−GND)+0.7V以下に維持される。
この実施の形態10では、ウェルNW,PW間の電圧が(V−VDD)−(V−GND)+0.7V以下に維持されるので、論理回路10〜15内のMOSトランジスタのゲート酸化膜がダメージを受けることが防止される。なお、論理回路10〜15を動作させない期間は、制御信号φ1,φ2を制御してMOSトランジスタ55,56のうちの少なくとも一方のMOSトランジスタをオフさせることにより、漏れ電流を遮断することができる。
なお、PチャネルMOSトランジスタ60およびダイオード2からなるアンテナ比対策回路と、NチャネルMOSトランジスタ61およびダイオード5からなるアンテナ比対策回路とのうちのいずれか一方のみを設けてもよい。また、複数組のN型ウェルNWおよびP型ウェルPWに共通に1組のアンテナ比対策回路を設けてもよい。
[実施の形態11]
図56は、この発明の実施の形態11によるCMOS LSIの構成を示す図である。図56において、このCMOS LSIでは、半導体基板の表面に2つのP型ウェルPWが形成され、それらの間にN型ウェルNWが形成される。一方のP型ウェルPWとN型ウェルNWに、複数組の直列接続されたインバータ11,14と、第2のアンテナ比対策のNチャネルMOSトランジスタ16が設けられる。また他方のP型ウェルPWとN型ウェルNWにも、複数組の直列接続されたインバータ11,14と、第2のアンテナ比対策のNチャネルMOSトランジスタ16が設けられる。
図56は、この発明の実施の形態11によるCMOS LSIの構成を示す図である。図56において、このCMOS LSIでは、半導体基板の表面に2つのP型ウェルPWが形成され、それらの間にN型ウェルNWが形成される。一方のP型ウェルPWとN型ウェルNWに、複数組の直列接続されたインバータ11,14と、第2のアンテナ比対策のNチャネルMOSトランジスタ16が設けられる。また他方のP型ウェルPWとN型ウェルNWにも、複数組の直列接続されたインバータ11,14と、第2のアンテナ比対策のNチャネルMOSトランジスタ16が設けられる。
インバータ11は、図7(a)(b)で示したアンテナ比対策用ダイオード付のインバータであり、インバータを構成するPチャネルMOSトランジスタ20およびNチャネルMOSトランジスタ21と、アンテナ比対策用のダイオード22,23を含む。インバータ14は、図1で示した通常のインバータであり、PチャネルMOSトランジスタ1およびNチャネルMOSトランジスタ4を含む。
図57は、1組のインバータ11,14のレイアウトを示す図である。図57において、半導体基板の表面にN型ウェルNWとP型ウェルPWが隣接して形成される。N型ウェルNWとP型ウェルPWの境界線と直交する複数(図では7本)のゲート電極G1〜G7が所定のピッチで形成され、ゲート電極G2〜G7の中央部は共通接続される。N型ウェルNWの表面にゲート電極G1〜G7をマスクとしてP+型拡散層100が形成され、P型ウェルPWの表面にゲート電極G1〜G7をマスクとしてN+型拡散層101が形成される。
ゲート電極G1とその両側のP+型拡散層100とN型ウェルNWはPチャネルMOSトランジスタ20を構成し、ゲート電極G1とその両側のN+型拡散層101とP型ウェルPWはNチャネルMOSトランジスタ21を構成する。ゲート電極G2〜G7と各々の両側のP+型拡散層100とN型ウェルNWはPチャネルMOSトランジスタ1を構成し、ゲート電極G2〜G7と各々の両側のN+型拡散層101とP型ウェルPWはNチャネルMOSトランジスタ4を構成する。
P+型拡散層100のゲート電極G1側の端部に隣接してP+型拡散層102が形成され、N+型拡散層101のゲート電極G1側の端部に隣接してN+型拡散層103が形成される。P+型拡散層102はダイオード22のアノードを構成し、N+型拡散層103はダイオード23のカソードを構成する。N型ウェルNWは、ダイオード22のカソードおよびPチャネルMOSトランジスタ1,20のバックゲートを構成する。P型ウェルPWは、ダイオード23のアノードおよびNチャネルMOSトランジスタ4,21のバックゲートを構成する。
N型ウェルNWの上方にメタル配線ML1が形成され、N型ウェルNWはコンタクトホールCHを介してメタル配線ML1に接続され、メタル配線ML1は電源電圧VDDを受ける。P型ウェルPWの上方にメタル配線ML2が形成され、P型ウェルPWはコンタクトホールCHを介してメタル配線ML2に接続され、メタル配線ML2は接地電圧GNDを受ける。N型ウェルNWとP型ウェルPWの境界部の上方にメタル配線ML3〜ML5が形成される。
ダイオード22のアノードであるP+型拡散層102はコンタクトホールCHを介してメタル配線ML3に接続され、ダイオード23のカソードであるN+型拡散層103はコンタクトホールCHを介してメタル配線ML3に接続される。メタル配線ML3は、スルーホールTHを介してゲート電極G1に接続され、インバータ11の入力ノードを構成する。メタル配線ML3に帯電した電荷は、ダイオード22,23を介してウェルNW,PWに放電される。
PチャネルMOSトランジスタ20のソースすなわちゲート電極G1の一方側のP+型拡散層100は、コンタクトホールCHを介してメタル配線ML1に接続される。PチャネルMOSトランジスタ20のドレインすなわちゲート電極G1の他方側のP+型拡散層100は、コンタクトホールCHを介してメタル配線ML4に接続される。
NチャネルMOSトランジスタ21のソースすなわちゲート電極G1の一方側のN+型拡散層101は、コンタクトホールCHを介してメタル配線ML2に接続される。NチャネルMOSトランジスタ21のドレインすなわちゲート電極G1の他方側のN+型拡散層101は、コンタクトホールCHを介してメタル配線ML4に接続される。メタル配線ML4は、スルーホールTHを介してゲート電極G2〜G7に接続され、インバータ11の出力ノードおよびインバータ14の入力ノードを構成する。
PチャネルMOSトランジスタ1のソースすなわちゲート電極G1とG2,G3とG4,G5とG6の各間およびゲート電極G7の一方側のP+型拡散層100は、コンタクトホールCHを介してメタル配線ML1に接続される。PチャネルMOSトランジスタ1のドレインすなわちゲート電極G2とG3,G4とG5,G6とG7の各間のP+型拡散層100は、コンタクトホールCHを介してメタル配線ML5に接続される。
NチャネルMOSトランジスタ4のソースすなわちゲート電極G1とG2,G3とG4,G5とG6の各間およびゲート電極G7の一方側のN+型拡散層101は、コンタクトホールCHを介してメタル配線ML2に接続される。NチャネルMOSトランジスタ4のドレインすなわちゲート電極G2とG3,G4とG5,G6とG7の各間のN+型拡散層101は、コンタクトホールCHを介してメタル配線ML5に接続される。メタル配線ML5は、インバータ14の出力ノードを構成する。
図58は、第2のアンテナ比対策のNチャネルMOSトランジスタ16のレイアウトを示す図である。図58において、半導体基板の表面にN型ウェルNWとP型ウェルPWが隣接して形成される。図58のN型ウェルNWおよびP型ウェルPWは、それぞれ図57のN型ウェルNWおよびP型ウェルPWに連続的に形成されている。N型ウェルNWとP型ウェルPWの境界線に沿ってP型ウェルPWの表面に複数(図では7本)のゲート電極G11〜G17が所定のピッチで形成され、ゲート電極G11〜G17の端部は共通接続される。P型ウェルPWの表面にゲート電極G11〜G17をマスクとしてN+型拡散層104が形成される。ゲート電極G11〜G17と各々の両側のN+型拡散層104とP型ウェルPWはNチャネルMOSトランジスタ16を構成する。P型ウェルPWは、NチャネルMOSトランジスタ16のバックゲートを構成する。
N型ウェルNWの上方にメタル配線ML1が形成され、N型ウェルNWはコンタクトホールCHを介してメタル配線ML1に接続され、メタル配線ML1は電源電圧VDDを受ける。P型ウェルPWの上方にメタル配線ML2が形成され、P型ウェルPWはコンタクトホールCHを介してメタル配線ML2に接続され、メタル配線ML2は接地電圧GNDを受ける。図58のメタル配線ML1,ML2は、それぞれ図57のメタル配線ML1,ML2に連続的に接続されている。
NチャネルMOSトランジスタ16のソースすなわちゲート電極G11の一方側およびゲート電極G12とG13,G14とG15,G16とG17の各間のN+型拡散層104は、コンタクトホールCHを介してメタル配線ML1に接続される。NチャネルMOSトランジスタ16のドレインすなわちゲート電極G11とG12,G13とG14,G15とG16の各間およびゲート電極G17の一方側のN+型拡散層104は、コンタクトホールCHを介してメタル配線ML2に接続される。ゲート電極G11〜G17の端部は、スルーホールTHを介してメタル配線ML2に接続される。
プラズマプロセス中にウェルNW,PWが帯電してウェルNW,PW間の電圧が所定の電圧を超えると、引き抜き用オフ・トランジスタであるNチャネルMOSトランジスタ16がパンチスルーまたはブレイクダウンにより導通する。これにより、ウェルNW,PW間の電圧が低くなり、MOSトランジスタ1,4,20,21のゲート酸化膜がダメージを受けることが防止される。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1,3,20,30,31,40,41,50,55,60,82,95 PチャネルMOSトランジスタ、2,5,22,23,34〜37,44〜47,83,86 ダイオード、4,6,16,21,32,33,42,43,51,56,61,85,96 NチャネルMOSトランジスタ、NW N型ウェル、PW P型ウェル、ML メタル配線、10,13,70,75 NORゲート、11,14,71,74 インバータ、12,13,72,73 NANDゲート、81,84,87〜94 アンテナ比対策回路、100,102 P+型拡散層、101,103,104 N+型拡散層、CH コンタクトホール、TH スルーホール。
Claims (27)
- 半導体基板の表面に形成され、第1の電圧を受ける第1の導電形式の第1のウェル、
前記半導体基板の表面に形成され、第2の電圧を受ける第2の導電形式の第2のウェル、
前記第1のウェルの表面に形成され、そのゲートが入力信号を受ける第2の導電形式の第1のトランジスタと、前記第2のウェルの表面に形成され、そのゲートが前記第1のトランジスタのゲートに接続された第1の導電形式の第2のトランジスタとを含む論理回路、
前記第1のウェルの表面に形成され、前記第1および第2のトランジスタのゲートと前記第1のウェルとの間に接続された第1のダイオード、
前記第2のウェルの表面に形成され、前記第2のウェルと前記第1および第2のトランジスタのゲートとの間に接続された第2のダイオード、および
前記第1および第2のウェルの間に接続され、前記第1および第2のウェル間の電圧が予め定められた電圧を超えたことに応じて導通するスイッチング素子を備える、半導体装置。 - 前記スイッチング素子は、前記第1のウェルの表面に形成され、そのゲートおよび第1の電極が前記第1のウェルに接続され、その第2の電極が前記第2のウェルに接続されたた第2の導電形式の第3のトランジスタを含む、請求項1に記載の半導体装置。
- 前記スイッチング素子は、さらに、前記第1のウェルの表面に形成され、前記第1のウェルと前記第3のトランジスタの第1の電極との間に介挿された第3のダイオードを含む、請求項2に記載の半導体装置。
- 前記スイッチング素子は、前記第2のウェルの表面に形成され、そのゲートおよび第1の電極が前記第2のウェルに接続され、その第2の電極が前記第1のウェルに接続されたた第1の導電形式の第4のトランジスタを含む、請求項1から請求項3までのいずれかに記載の半導体装置。
- 前記スイッチング素子は、さらに、前記第2のウェルの表面に形成され、前記第4のトランジスタの第1の電極と前記第2のウェルとの間に介挿された第4のダイオードを含む、請求項4に記載の半導体装置。
- 前記第1の電圧は電源電圧であり、前記第2の電圧は接地電圧であり、
前記第1のトランジスタの第1の電極およびバックゲートは前記第1のウェルに接続され、前記第2のトランジスタの第1の電極およびバックゲートは前記第2のウェルに接続される、請求項1から請求項5までのいずれかに記載の半導体装置。 - 前記第1のトランジスタの第1の電極は電源電圧を受け、そのバックゲートは前記第1のウェルに接続され、
前記第2のトランジスタの第1の電極は接地電圧を受け、そのバックゲートは前記第2のウェルに接続され、
前記第1の電圧は前記電源電圧よりも高い第1の基板電圧であり、前記第2の電圧は前記接地電圧よりも低い第2の基板電圧である、請求項1から請求項5までのいずれかに記載の半導体装置。 - 前記第1の電圧は電源電圧であり、前記第2の電圧は接地電圧であり、
前記第1のトランジスタの第1の電極は前記電源電圧よりも低い擬似電源電圧を受け、そのバックゲートは前記第1のウェルに接続され、
前記第2のトランジスタの第1の電極は前記接地電圧よりも高い擬似接地電圧を受け、そのバックゲートは前記第2のウェルに接続される、請求項1から請求項5までのいずれかに記載の半導体装置。 - 前記第1の電圧は電源電圧よりも低い擬似電源電圧であり、
前記第2の電圧は接地電圧よりも高い擬似接地電圧であり、
前記第1のトランジスタの第1の電極およびバックゲートは前記第1のウェルに接続され、前記第2のトランジスタの第1の電極およびバックゲートは前記第2のウェルに接続される、請求項1から請求項5までのいずれかに記載の半導体装置。 - 前記論理回路、前記第1のダイオードおよび前記第2のダイオードは複数組設けられている、請求項1から請求項9までのいずれかに記載の半導体装置。
- 複数組の第1および第2のウェルを備え、
複数の第1のウェルの間は互いに導通し、
複数の第2のウェルの間は互いに導通し、
前記スイッチング素子は、前記複数の第1のウェルのうちのいずれか1つの第1のウェルと前記複数の第2のウェルのうちのいずれか1つの第2のウェルとの間に接続されている、請求項1から請求項10までのいずれかに記載の半導体装置。 - 半導体基板の表面に形成され、第1の電圧を受ける第1の導電形式の第1のウェル、
前記半導体基板の表面に形成され、第2の電圧を受ける第2の導電形式の第2のウェル、
前記第1のウェルの表面に形成され、そのゲートが入力信号を受ける第2の導電形式の第1のトランジスタと、前記第2のウェルの表面に形成され、そのゲートが前記第1のトランジスタのゲートに接続された第1の導電形式の第2のトランジスタとを含む論理回路、
前記第1のウェルの表面に形成され、その第1の電極が前記第1および第2のトランジスタのゲートに接続され、そのゲートが前記第1の電圧以下の第3の電圧を受け、そのバックゲートが前記第1のウェルに接続され、その第2の電極が前記第2のウェルに接続された第3のトランジスタ、
前記第1のウェルの表面に形成され、前記第3のトランジスタの第1の電極とバックゲートとの間に接続された第1のダイオード、
前記第2のウェルの表面に形成され、その第1の電極が前記第1および第2のトランジスタのゲートに接続され、そのゲートが前記第2の電圧以上の第4の電圧を受け、そのバックゲートが前記第2のウェルに接続され、その第2の電極が前記第1のウェルに接続された第4のトランジスタ、および
前記第2のウェルの表面に形成され、前記第4のトランジスタのバックゲートと第2の電極との間に接続された第2のダイオードを備える、半導体装置。 - 前記第1および第3の電圧は電源電圧であり、前記第2および第4の電圧は接地電圧であり、
前記第1のトランジスタの第1の電極およびバックゲートは前記第1のウェルに接続され、前記第2のトランジスタの第1の電極およびバックゲートは前記第2のウェルに接続される、請求項12に記載の半導体装置。 - 前記第1のトランジスタの第1の電極は電源電圧を受け、そのバックゲートは前記第1のウェルに接続され、
前記第2のトランジスタの第1の電極は接地電圧を受け、そのバックゲートは前記第2のウェルに接続され、
前記第1の電圧は前記電源電圧よりも高い第1の基板電圧であり、前記第2の電圧は前記接地電圧よりも低い第2の基板電圧であり、前記第3の電圧は前記電源電圧であり、前記第4の電圧は前記接地電圧である、請求項12に記載の半導体装置。 - 前記第1および第3の電圧は電源電圧であり、前記第2および第4の電圧は接地電圧であり、
前記第1のトランジスタの第1の電極は前記電源電圧よりも低い擬似電源電圧を受け、そのバックゲートは前記第1のウェルに接続され、
前記第2のトランジスタの第1の電極は前記接地電圧よりも高い擬似接地電圧を受け、そのバックゲートは前記第2のウェルに接続される、請求項12に記載の半導体装置。 - 前記第1および第3の電圧は電源電圧よりも低い擬似電源電圧であり、
前記第2および第4の電圧は接地電圧よりも高い擬似接地電圧であり、
前記第1のトランジスタの第1の電極およびバックゲートは前記第1のウェルに接続され、前記第2のトランジスタの第1の電極およびバックゲートは前記第2のウェルに接続される、請求項12に記載の半導体装置。 - 前記論理回路、前記第3のトランジスタ、前記第1のダイオード、前記第4のトランジスタおよび前記第2のダイオードは複数組設けられている、請求項12から請求項16までのいずれかに記載の半導体装置。
- 半導体基板の表面に形成され、第1の電圧を受ける第1の導電形式の第1のウェル、
前記半導体基板の表面に形成され、第2の電圧を受ける第2の導電形式の第2のウェル、
前記半導体基板の表面に形成され、前記第1の電圧を受ける第1の導電形式の第3のウェル、
前記第1のウェルの表面に形成され、そのゲートが入力信号を受ける第2の導電形式の第1のトランジスタと、前記第2のウェルの表面に形成され、そのゲートが前記第1のトランジスタのゲートに接続された第1の導電形式の第2のトランジスタとを含む論理回路、
前記第1のウェルの表面に形成され、前記第1および第2のトランジスタのゲートと前記第1のウェルとの間に接続された第1のダイオード、
前記第2のウェルの表面に形成され、前記第2のウェルと前記第1および第2のトランジスタのゲートとの間に接続された第2のダイオード、
前記第3のウェルの表面に形成され、その第1の電極が前記第1のウェルに接続され、そのゲートおよびバックゲートが前記第3のウェルに接続され、その第2の電極が前記第2のウェルに接続された第3のトランジスタ、および
前記第3のウェルの表面に形成され、前記第3のトランジスタの第1の電極とバックゲートとの間に接続された第3のダイオードを備える、半導体装置。 - さらに、前記半導体基板の表面に形成され、前記第2の電圧を受ける第2の導電形式の第4のウェル、
前記第4のウェルの表面に形成され、その第1の電極が前記第1のウェルに接続され、そのゲートおよびバックゲートが前記第4のウェルに接続され、その第2の電極が前記第2のウェルに接続された第4のトランジスタ、および
前記第4のウェルの表面に形成され、前記第3のトランジスタのバックゲートと第2の電極との間に接続された第4のダイオードを備える、請求項18に記載の半導体装置。 - 半導体基板の表面に形成され、第1の電圧を受ける第1の導電形式の第1のウェル、
前記半導体基板の表面に形成され、第2の電圧を受ける第2の導電形式の第2のウェル、
前記半導体基板の表面に形成され、前記第2の電圧を受ける第2の導電形式の第3のウェル、
前記第1のウェルの表面に形成され、そのゲートが入力信号を受ける第2の導電形式の第1のトランジスタと、前記第2のウェルの表面に形成され、そのゲートが前記第1のトランジスタのゲートに接続された第1の導電形式の第2のトランジスタとを含む論理回路、
前記第1のウェルの表面に形成され、前記第1および第2のトランジスタのゲートと前記第1のウェルとの間に接続された第1のダイオード、
前記第2のウェルの表面に形成され、前記第2のウェルと前記第1および第2のトランジスタのゲートとの間に接続された第2のダイオード、
前記第3のウェルの表面に形成され、その第1の電極が前記第1のウェルに接続され、そのゲートおよびバックゲートが前記第3のウェルに接続され、その第2の電極が前記第2のウェルに接続された第3のトランジスタ、および
前記第3のウェルの表面に形成され、前記第3のトランジスタのバックゲートと第2の電極との間に接続された第3のダイオードを備える、半導体装置。 - 前記第1の電圧は電源電圧であり、前記第2の電圧は接地電圧であり、
前記第1のトランジスタの第1の電極およびバックゲートは前記第1のウェルに接続され、前記第2のトランジスタの第1の電極およびバックゲートは前記第2のウェルに接続される、請求項18から請求項20までのいずれかに記載の半導体装置。 - 前記第1のトランジスタの第1の電極は電源電圧を受け、そのバックゲートは前記第1のウェルに接続され、
前記第2のトランジスタの第1の電極は接地電圧を受け、そのバックゲートは前記第2のウェルに接続され、
前記第1の電圧は前記電源電圧よりも高い第1の基板電圧であり、前記第2の電圧は前記接地電圧よりも低い第2の基板電圧である、請求項18から請求項20までのいずれかに記載の半導体装置。 - 前記第1の電圧は電源電圧であり、前記第2の電圧は接地電圧であり、
前記第1のトランジスタの第1の電極は前記電源電圧よりも低い擬似電源電圧を受け、そのバックゲートは前記第1のウェルに接続され、
前記第2のトランジスタの第1の電極は前記接地電圧よりも高い擬似接地電圧を受け、そのバックゲートは前記第2のウェルに接続される、請求項18から請求項20までのいずれかに記載の半導体装置。 - 前記第1の電圧は電源電圧よりも低い擬似電源電圧であり、
前記第2の電圧は接地電圧よりも高い擬似接地電圧であり、
前記第1のトランジスタの第1の電極およびバックゲートは前記第1のウェルに接続され、前記第2のトランジスタの第1の電極およびバックゲートは前記第2のウェルに接続される、請求項18から請求項20までのいずれかに記載の半導体装置。 - 前記第1および第2のウェルと前記第3のウェルとは、メタル層を積層するまでは電気的に分離されている、請求項18から請求項24までのいずれかに記載の半導体装置。
- 前記第3のウェルは、前記第1および第2のウェルよりも上層のメタル配線に接続されている、請求項18から請求項25までのいずれかに記載の半導体装置。
- 前記論理回路、前記第1のダイオードおよび前記第2のダイオードは複数組設けられている、請求項18から請求項26までのいずれかに記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005303160A JP2006186315A (ja) | 2004-12-03 | 2005-10-18 | 半導体装置 |
US11/290,805 US7589566B2 (en) | 2004-12-03 | 2005-12-01 | Semiconductor device provided with antenna ratio countermeasure circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004351560 | 2004-12-03 | ||
JP2005303160A JP2006186315A (ja) | 2004-12-03 | 2005-10-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006186315A true JP2006186315A (ja) | 2006-07-13 |
Family
ID=36573510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005303160A Withdrawn JP2006186315A (ja) | 2004-12-03 | 2005-10-18 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7589566B2 (ja) |
JP (1) | JP2006186315A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014127601A (ja) * | 2012-12-26 | 2014-07-07 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227625A (ja) * | 2006-02-23 | 2007-09-06 | Toshiba Microelectronics Corp | 半導体集積回路及びそのレイアウト設計方法 |
JP2012216590A (ja) * | 2011-03-31 | 2012-11-08 | Elpida Memory Inc | 半導体装置 |
JP6001893B2 (ja) * | 2012-03-23 | 2016-10-05 | ローム株式会社 | セルベースic、セルベースicのレイアウトシステムおよびレイアウト方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6410964B1 (en) * | 1998-03-31 | 2002-06-25 | Nec Corporation | Semiconductor device capable of preventing gate oxide film from damage by plasma process and method of manufacturing the same |
-
2005
- 2005-10-18 JP JP2005303160A patent/JP2006186315A/ja not_active Withdrawn
- 2005-12-01 US US11/290,805 patent/US7589566B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014127601A (ja) * | 2012-12-26 | 2014-07-07 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7589566B2 (en) | 2009-09-15 |
US20060119395A1 (en) | 2006-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7432740B2 (en) | Level conversion circuit for converting voltage amplitude of signal | |
US7643258B2 (en) | Methods and apparatus for electrostatic discharge protection in a semiconductor circuit | |
US9647452B2 (en) | Electrostatic discharge protection for level-shifter circuit | |
US7969190B2 (en) | Input stage for mixed-voltage-tolerant buffer with reduced leakage | |
US11158626B2 (en) | Semiconductor integrated circuit device including an electrostatic discharge protection circuit | |
KR20050122166A (ko) | 격리된 전원 정전방전 보호회로 및 그것을 갖는 집적회로 | |
US8102002B2 (en) | System and method for isolated NMOS-based ESD clamp cell | |
US5942784A (en) | Semiconductor device | |
US7703062B2 (en) | Semiconductor integrated circuit and method of designing layout of the same | |
JP2006186315A (ja) | 半導体装置 | |
US7514960B2 (en) | Level shifter circuit | |
US20080198520A1 (en) | Electrostatic discharge protection circuit with lowered driving voltage | |
JP6177939B2 (ja) | 半導体集積回路装置 | |
JPH1050932A (ja) | 半導体装置 | |
JP5041760B2 (ja) | 半導体集積回路装置 | |
US6833590B2 (en) | Semiconductor device | |
US6583475B2 (en) | Semiconductor device | |
US11195827B2 (en) | Semiconductor integrated circuit device including an electro-static discharge protection circuit | |
US10389359B1 (en) | Buffer circuit | |
CN114725086A (zh) | 静电保护电路及芯片 | |
US10153279B2 (en) | Compact and reliable changeable negative voltage transmission circuit | |
US8228115B1 (en) | Circuit for biasing a well from three voltages | |
KR100861310B1 (ko) | 정전기 방전 장치 | |
US7570103B2 (en) | Semiconductor device including capacitive circuit and short-circuit preventing circuit connected in series | |
JP2819950B2 (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090106 |