CN113092977B - 一种经时击穿测试结构、方法及经时击穿测试试样 - Google Patents

一种经时击穿测试结构、方法及经时击穿测试试样 Download PDF

Info

Publication number
CN113092977B
CN113092977B CN202110340876.0A CN202110340876A CN113092977B CN 113092977 B CN113092977 B CN 113092977B CN 202110340876 A CN202110340876 A CN 202110340876A CN 113092977 B CN113092977 B CN 113092977B
Authority
CN
China
Prior art keywords
voltage
test
time
lapse
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110340876.0A
Other languages
English (en)
Other versions
CN113092977A (zh
Inventor
王志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110340876.0A priority Critical patent/CN113092977B/zh
Publication of CN113092977A publication Critical patent/CN113092977A/zh
Application granted granted Critical
Publication of CN113092977B publication Critical patent/CN113092977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本申请实施例提供一种经时击穿测试结构、方法及经时击穿测试试样，其中，经时击穿测试结构至少包括：电源电压焊垫、至少一个分压元件和测试焊垫；所述电源电压焊垫与所述至少一个分压元件连接，所述电源电压焊垫用于提供电源电压；所述分压元件用于对所述电源电压进行分压处理，得到多个不同的电压点；每一所述电压点与待测样品中的一个测试单元的一端连接，且每一所述测试单元的另一端与所述测试焊垫连接；所述测试焊垫用于输出所述待测样品在不同的所述电压点下，电流随时间的变化规律，以实现通过所述变化规律确定所述待测样品的经时击穿测试结果。

Description

一种经时击穿测试结构、方法及经时击穿测试试样
技术领域
本申请涉及半导体测试领域，涉及但不限于一种经时击穿测试结构、方法及经时击穿测试试样。
背景技术
随着大规模集成电路的集成度不断提高，MOS晶体管中栅氧层也日益减薄，但较高的电场强度对栅氧层性能的影响成为一个突出的问题。因此，MOS晶体管的栅氧完整性-经时击穿(Gate Oxide Integrity_Time Dependent Dielectric Breakdown，GOI_TDDB)测试是大规模集成电路可靠性的重要测试项目。
GOI_TDDB测试是在MOS晶体管的栅极上施加恒定的电压，使得MOS晶体管处于累积状态，经过一段时间后，MOS晶体管的栅极氧化层就会被击穿，从在栅极上施加恒定的电压到栅极氧化层被击穿开始的这段时间就是在该电压条件下，栅极氧化层的寿命。目前，在对具有MOS晶体管的样品进行GOI_TDDB测试时，每个样品只能取得一个测试条件下的测试结果，为了获取不同测试条件下的测试结果只能通过增加样品的数量来实现，测试效率较低。
发明内容
有鉴于此，本申请实施例提供一种经时击穿测试结构、方法及经时击穿测试试样。
本申请的技术方案是这样实现的：
第一方面，本申请实施例提供一种经时击穿测试结构，所述测试结构至少包括：电源电压焊垫、至少一个分压元件和测试焊垫；
所述电源电压焊垫与所述至少一个分压元件连接，所述电源电压焊垫用于提供电源电压；
所述分压元件用于对所述电源电压进行分压处理，得到多个不同的电压点；
每一所述电压点与待测样品中的一个测试单元的一端连接，且每一所述测试单元的另一端与所述测试焊垫连接；
所述测试焊垫用于输出所述待测样品在不同的所述电压点下，电流随时间的变化规律，以实现通过所述变化规律确定所述待测样品的经时击穿测试结果。
在一些实施例中，所述测试结构还包括：多个第一场效应晶体管；
每一所述第一场效应晶体管的源极与所述电压点连接，每一所述第一场效应晶体管的漏极与所述测试单元连接，所述第一场效应晶体管用于在所述测试单元击穿时，处于饱和工作区。
在一些实施例中，所述测试结构还包括：与所述至少一个分压元件串联的第二场效应晶体管；
所述第二场效应晶体管的漏极与所述分压元件连接，所述第二场效应晶体管的源极接地，所述第二场效应晶体管用于调节流经所述至少一个分压元件的电流。
在一些实施例中，所述第二场效应晶体管的栅极具有一调节电压，在所述调节电压下，所述第二场效应晶体管处于饱和工作区。
在一些实施例中，每一所述分压元件包括：至少一个分压电阻；当所述分压元件为多个时，所述多个分压元件相互串联。
在一些实施例中，所述测试结构还包括：保护电阻；
所述保护电阻连接于所述测试单元和所述测试焊垫之间；
所述保护电阻的阻值大于所述分压电阻的阻值，所述保护电阻用于减小所述测试单元击穿时的损伤程度。
在一些实施例中，所述测试单元包括：金属层间介质层测试单元和栅氧层测试单元。
在一些实施例中，所述经时击穿测试结构位于晶圆的切割道中。
第二方面，本申请实施例提供一种经时击穿测试方法，所述测试方法应用于上述的经时击穿测试结构，所述经时击穿测试结构与电源电压连接，所述方法包括：
对所述电源电压进行分压处理，得到多个不同的电压点；
在所述多个不同的电压点下，对待测样品中的每一测试单元进行经时击穿测试；
输出所述待测样品在不同的所述电压点下，电流随时间的变化规律；
通过所述变化规律，确定所述待测样品的经时击穿测试结果。
第三方面，本申请实施例提供一种经时击穿测试试样，所述经时击穿测试试样包括：上述经时击穿测试结构和待测样品；其中，所述经时击穿测试结构形成于所述待测样品中；
所述经时击穿测试结构用于对所述待测样品进行经时击穿测试。
本申请实施例提供的经时击穿测试结构、方法及经时击穿测试试样，其中，经时击穿测试结构包括电源电压焊垫、至少一个分压元件和测试焊垫，至少一个分压元件用于对电源电压焊垫提供的电源电压进行分压处理，得到多个不同的电压点，每一电压点与待测样品中的一个测试单元的一端连接，每一测试单元的另一端与测试焊垫连接，由于本申请实施例提供的经时击穿测试结构可以同时对同一待测样品中的多个测试单元施加不同的测试电压，进而可以通过测试焊垫同时得到对应于每一测试电压下的经时击穿测试结果，极大地提高了对待测样品进行经时击穿测试的测试效率。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为本申请实施例提供的经时击穿测试结构的一种可选的结构示意图；
图2为本申请实施例提供的经时击穿测试结构的一种可选的结构示意图；
图3A为本申请实施例提供的经时击穿测试方法的一个可选的流程示意图；
图3B为本申请实施例提供的经时击穿测试结构的一种可选的结构示意图；
图4为本申请实施例提供的经时击穿测试方法的一个可选的流程示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
在后续的描述中，使用用于表示元件的诸如“模块”或“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”或“单元”可以混合地使用。
半导体的栅氧完整性-经时击穿(Gate Oxide Integrity_Time DependentDielectric Breakdown，GOI_TDDB)测试和金属层间介质层-经时击穿(Inter MetalDielectrics Time Dependent Dielectric Breakdown，IMD_TDDB)测试是半导体测试中非常重要的两个测试项目，GOI_TDDB测试和IMD_TDDB测试均可以用来预测半导体器件的使用寿命。
GOI_TDDB测试是在MOS晶体管的栅极上施加恒定的电压，使得MOS晶体管处于累积状态，经过一段时间后，MOS晶体管的栅极氧化层就会被击穿，从在栅极上施加恒定的电压到栅极氧化层被击穿开始的这段时间就是在该电压条件下，栅极氧化层的寿命。IMD_TDDB测试是在半导体器件的金属层间介质层上施加恒定的电压，经过一段时间后，金属层间介质层就会被击穿，从在金属层间介质层上施加恒定的电压到金属层间介质层被击穿开始的这段时间就是在该电压条件下，金属层间介质层的寿命。
相关技术中，通常一次GOI_TDDB测试或IMD_TDDB测试只能获取一种电压条件下的经时击穿测试结果，为了获取多个不同条件下的经时击穿测试结果只能通过增加样品数量来实现，测试效率较低，且不同样品之间会存在本征差异，每一测试条件下的测试结果不具有同比性，导致测试结果不准确。
基于相关技术中的存在的上述问题，本申请实施例提供一种经时击穿测试结构、方法及经时击穿测试试样，所述经时击穿测试结构可以实现同时获取同一待测样品中的多个测试单元的经时击穿测试结果，极大地提高了对待测样品进行经时击穿测试的测试效率。
图1为本申请实施例提供的经时击穿测试结构的一种可选的结构示意图，如图1所示，所述经时击穿测试结构10至少包括：电源电压焊垫101、至少一个分压元件和测试焊垫。
所述电源电压焊垫101与所述至少一个分压元件连接，所述电源电压焊垫用于提供电源电压。
这里，电源电压焊垫101可以是铝垫或者铜垫，分压元件是可以用来分压的任意一个元件，例如，电阻、电容或者电位器。当分压元件为多个时，多个分压元件之间相互串联。如图1所示的经时击穿测试结构10包括两个串联的分压元件，分别为分压元件1021和分压元件1022。
在一些实施例中，每一所述分压元件包括：至少一个分压电阻。在其他实施例中，每一所述分压元件还可以包括：串联或并连的两个分压电阻、串联或并连的两个分压电容、串联或并连的分压电阻和分压电容、串联或并连的分压电阻和电位器。
所述分压元件用于对所述电源电压进行分压处理，得到多个不同的电压点。
本申请实施例中，通过至少一个分压元件的分压处理，电路中每一分压元件的两端均具有不同的电压点。例如，分压元件1021的两端具有电压点A和电压点B，电压点A具有电压V1和电压点B具有电压V2，其中，V1大于V2，分压元件1022的两端具有电压点B和电压点C，电压点B具有电压V2和电压点C具有V3，其中，V2大于V3。
每一所述电压点与待测样品中的一个测试单元的一端连接，且每一所述测试单元的另一端与所述测试焊垫连接。如图1所示，经时击穿测试结构10包括两个串联的分压元件1021和分压元件1022时，此时通过分压元件1021和分压元件1022，可以对电源电压进行两次分压处理过程，从而能够为三个测试单元提供三种不同的电压点，即提供三种不同的电压值。
这里，待测样品中包括多个测试单元，所述测试单元为金属层间介质层测试单元和栅氧层测试单元，其中，金属层间介质层测试单元用于进行IMD_TDDB测试，栅氧层测试单元用于进行GOI_TDDB测试。
所述测试焊垫用于输出所述待测样品在不同的所述电压点下，电流随时间的变化规律，以实现通过所述变化规律确定所述待测样品的经时击穿测试结果。
本申请实施例中，测试焊垫可以是铝垫或者铜垫，每一测试焊垫连接一测试单元，测试焊垫用于获取在不同电压点下流经每一测试单元的电流，以获取电流随时间的变化规律。通过获取每一测试单元电流发生突变时的时间，来获取测试单元在每一电压点下的经时击穿测试结果，即得到每一测试单元在不同的电压点下的经时击穿寿命。
请继续参见图1，测试单元1连接于电压点A和测试焊垫1之间、测试单元2连接于电压点B和测试焊垫2之间，测试单元3连接于电压点C和测试焊垫3之间，通过每一测试焊垫可以测量到每一测试单元在分压点A、分压点B和分压点C下的电流随时间的变化关系，进而可以得到测试单元在电压点A、电压点B和电压点C下发生击穿的时间tA、tB和tC，即获取到测试单元在电压点A、电压点B和电压点C下的经时击穿测试结果。
本申请实施例中，所述经时击穿测试结构位于晶圆的切割道中，所述测试样品也位于晶圆的切割道中。
本申请实施例提供的经时击穿测试结构包括电源电压焊垫、至少一个分压元件和测试焊垫，至少一个分压元件用于对电源电压焊垫提供的电源电压进行分压处理，得到多个不同的电压点，每一电压点与待测样品中的一个测试单元的一端连接，每一测试单元的另一端与测试焊垫连接，由于本申请实施例提供的经时击穿测试结构可以同时对同一待测样品中的多个测试单元施加不同的测试电压，进而可以通过测试焊垫同时得到对应于每一测试电压下的经时击穿测试结果，极大地提高了对待测样品进行经时击穿测试的测试效率。
图2为本申请实施例提供的经时击穿测试结构的一种可选的结构示意图，如图2所示，所述经时击穿测试结构20包括：电源电压焊垫201、至少一个分压元件、测试焊垫和第二场效应晶体管。
所述电源电压焊垫201与所述至少一个分压元件连接，所述电源电压焊垫201用于提供电源电压。
本申请实施例中，所述电源电压焊垫用于向至少一个分压元件提供电源电压Vss。所述分压元件包括分压电阻，所述经时击穿测试结构20包括三个相互串联的分压电阻，分别为分压电阻R1、分压电阻R2和分压电阻R3，这里，R1、R2和R3阻值相同或不同。
所述分压元件用于对所述电源电压进行分压处理，得到多个不同的电压点。
请参见图2，分压电阻R1两端具有不同电压点A1、B1；分压电阻R2两端具有不同电压点B1、C1；分压电阻R3两端具有不同电压点C1、D1。当分压电阻R1、分压电阻R2和分压电阻R3的阻值相同时，所述电源电压Vss会被间隔均匀地进行分割，假设分压电阻R1、R2和R3阻值均为R，流经R1、R2和R3的电流均为I，那么，A1点的电压VA1为Vss，B1点的电压VB1为Vss-IR，C1点的电压VC1为Vss-2*IR，D1点的电压VD1为Vss-3*IR。
每一所述电压点与待测样品中的一个测试单元的一端连接，且每一所述测试单元的另一端与所述测试焊垫连接。所述测试焊垫用于输出所述待测样品在不同的所述电压点下，电流随时间的变化规律，以实现通过所述变化规律确定所述待测样品的经时击穿测试结果。
请继续参见图2，可以看出，测试单元1连接测试焊垫1，测试单元2连接测试焊垫2，测试单元3连接测试焊垫4，测试单元4连接测试焊垫4，通过测试焊垫1、测试焊垫2、测试焊垫3和测试焊垫4可以获取到每一测试单元电流随时间的变化规律，进而可以确定出每一测试单元的经时击穿测试结果。
所述经时击穿测试结构20还包括多个第一场效应晶体管；每一所述第一场效应晶体管的源极与所述电压点连接，每一所述第一场效应晶体管的漏极与所述测试单元连接，所述第一场效应晶体管用于在所述测试单元击穿时，处于饱和工作区。
这里，所述第一场效应晶体管可以是P型金属氧化物半导体场效应晶体管(Positive Channel Metal Oxide Semiconductor，PMOS)或者N型金属氧化物半导体场效应晶体管(Negative Channel Metal Oxide Semiconductor，NMOS)。请继续参见图2，本申请实施例中，所述经时击穿测试结构20包括4个PMOS管，分别为P1、P2、P3和P4。PMOS管P1的源极与电压点A1连接，PMOS管P1的漏极与测试单元1连接，P1用于在所述测试单元1击穿时，处于栅极电压Vg＝0V、源极电压Vs或者衬底电压Vb或者漏极电压Vd为VA1的饱和工作区；PMOS管P2的源极与电压点B1连接，PMOS管P2的漏极与测试单元2连接，P2用于在所述测试单元2击穿时，处于Vg＝0V、Vs或Vb或Vd为VB1的饱和工作区；PMOS管P3的源极与电压点C1连接，PMOS管P3的漏极与测试单元3连接，P3用于在所述测试单元3击穿时，处于Vg＝0V、Vs或Vb或Vd为VC1的饱和工作区；PMOS管P4的源极与电压点D1连接，PMOS管P4的漏极与测试单元4连接，P4用于在所述测试单元4击穿时，处于Vg＝0V、Vs或Vb或Vd为VD1的饱和工作区。
本申请实施例中，在每一电压点和测试单元之间设置一个第一场效应晶体管，在任意一个测试单元击穿时，通过第一场效应晶体管来限制该测试单元和对应电压点之间的电流，从而避免该测试电路的电流影响流经每一分压电阻的电路，进而影响其它电压点的电压。
第二场效应晶体管，所述第二场效应晶体管与至少一个分压元件串联，所述第二场效应晶体管的漏极与所述分压元件连接，所述第二场效应晶体管的源极接地，所述第二场效应晶体管用于调节流经所述至少一个分压元件的电流。
在一些实施例中，所述第二场效应晶体管的栅极具有一调节电压，在所述调节电压下，所述第二场效应晶体管处于饱和工作区。
本申请实施例中，第二场效应晶体管也可以是PMOS管或者NMOS管，请继续参见图2，第二场效应晶体管P5的漏极与分压电阻R3的一端连接，第二场效应晶体管P5的源极接地，第二场效应晶体管P5的栅极具有一调节电压Vtrim，在所述调节电压Vtrim下，第二场效应晶体管处于饱和工作区，此时，第二场效应晶体管输出饱和电流I_trim，即流经每一分压电阻的电流为I_trim。
在一些实施例中，所述测试结构还包括：保护电阻(图中未示出)；所述保护电阻连接于每一所述测试单元和所述测试焊垫之间；所述保护电阻的阻值大于所述分压电阻的阻值，所述保护电阻用于减小所述测试单元击穿时的损伤程度。
本申请实施例中，由于保护电阻位于测试单元和测试焊垫之间，且保护电阻的阻值较大，因此，在测试单元发生击穿，且测试单元内部发生短接时，保护电阻可以用来减小测试单元击穿时的损伤程度。
本申请实施例提供的时击穿测试结构包括：电源电压焊垫、至少一个分压元件、测试焊垫和第二场效应晶体管，由于可以通过第二场效应晶体管调节流经每一分压元件的电流，从而使得分压元件能够对电源电压焊垫提供的电源电压进行分压处理，得到多个不同的电压点，如此，可以通过每个不同的电压点向每一测试单元提供不同的测试电压，一次测试即可得到不同电压条件下的测试结果，极大地提高了经时击穿测试的测试效率。
图3A为本申请实施例提供的经时击穿测试方法的一个可选的流程示意图，所述经时击穿测试方法应用于经时击穿测试结构，图3B为本申请实施例提供的经时击穿测试结构的一种可选的结构示意图，如图3B所示，所述经时击穿测试结构30至少包括：电源电压焊垫(Power Pad)301、三个固定电阻R(对应于上述实施例中的分压元件)、一个有源电阻Rx(对应于上述实施例中的第二场效应晶体管)、接地焊垫(GND Pad)302、测试单元(DeviceUnder Test，DUT，即图3B中的DUT1、DUT2、DUT3和DUT4)、四个测试焊垫(Monitor Pad，0V)。所述经时击穿测试方法包括以下步骤：
步骤S301、在晶圆(wafer)上设计经时击穿测试结构。
这里，在晶圆上设计如图3B所示的经时击穿测试结构，从电源电压焊垫301开始将三个固定电阻R和一个有源电阻Rx串联至接地垫焊垫302。
步骤S302、通过调节焊垫1(Trim Pad#1)计算得到固定电阻R的阻值。
本申请实施例中，所述经时击穿测试结构30还包括调节焊垫1，所述调节焊垫1位于三个串联的固定电阻R的末端。这里，通过将Trim Pad#1接地，并对电源电压焊垫301施加电源电压Vss，通过电流表测量流经每一固定电阻R的电流IR来计算每一固定电阻R的阻值，即固定电阻R＝Vss/(3*IR)。
步骤S303、通过最大应力电压Vstress(max)、最小应力电压Vstress(min)和电阻R的阻值，计算Rx应该调节到的阻值。
步骤S304、通过调节有源电阻Rx栅极的电压得到Rx的目标电阻，并确定Vtrim。
本申请实施例中，所述有源电阻Rx为PMOS管，通过调节焊垫2(Trim Pad#2)调节PMOS管栅极源极之间的(Vgs)电压，调节流经每一固定电阻R的电流Id，sat，从而实现目标Vstress(min)＝Vstress(max)-3*R*Id，sat，如此，通过Id，sat可以得到Rx应该调节到的目标电阻。这里，Rx的阻值远远大于每个固定电阻连接线之间的电阻。
步骤S305、设置每个焊垫的电压，开始测试。
当对电源电压焊垫输入一个电压时，每一固定电阻R的两端可以得到不同的Vstress电压，例如，Vstress#1(max)、Vstress#2、Vstress#3和Vstress#4(min)均不同。
在一些实施例中，所述经时击穿测试结构还包括：连接于每一测试单元和不同Vstress电压之间的PMOS管，所述PMOS管用于在所述测试单元击穿时，处于饱和工作区。
请继续参见图3B，可以看出，PMOS管P1的漏极与DUT1连接，P1用于在DUT1击穿时，处于Vg＝0V、Vs/Vb/Vd＝Vstress#1的饱和工作区；PMOS管P2的漏极与DUT2连接，P2用于在DUT2击穿时，处于Vg＝0V、Vs/Vb/Vd＝Vstress#2的饱和工作区；PMOS管P3的漏极与DUT3连接，P3用于在DUT3击穿时，处于Vg＝0V、Vs/Vb/Vd＝Vstress#3的饱和工作区；PMOS管P4的漏极与DUT4连接，P4用于在DUT4击穿时，处于Vg＝0V、Vs/Vb/Vd＝Vstress#4的饱和工作区。
本申请实施例中，当DUT1、DUT2、DUT3和DUT4发生击穿失效后，PMOS管P1、P2、P3和P4的Vg、Vb和Vd均为0V，Vs分别为Vstress#1、Vstress#2、Vstress#3和Vstress#4，且PMOS管P1、P2、P3和P4的源极电流Is<<I_trim。例如，I_trim>50*Is。
在一些实施例中，所述经时击穿测试结构还包括：四个保护电阻，分别为RH1、RH2、RH3和RH4，每一保护电阻连接于不同的测试单元和测试衬垫之间，所述保护电阻的阻值远远大于固定电阻R的阻值，所述保护电阻用于减小测试单元在击穿时的损伤程度。
请继续参见图3B，可以看出，Vstress#1通过PMOS管P1连接测试单元DUT1，测试单元DUT1通过保护电阻RH1连接至测试焊垫1；Vstress#2通过PMOS管P2连接测试单元DUT2，测试单元DUT2通过保护电阻RH2连接至测试焊垫2；Vstress#3通过PMOS管P3连接测试单元DUT3，测试单元DUT3通过保护电阻RH3连接至测试焊垫3；Vstress#4通过PMOS管P4连接测试单元DUT4，测试单元DUT4通过保护电阻RH4连接至测试焊垫3。通过在不同Vstress电压点外接一个测试单元，便可通过每一测试单元连接的测试焊垫监测每一测试单元的电流，如此，可以通过一次测试过程得到4个不同Vstress条件下的数据。本申请实施例中，通过下表1中的每个焊垫的设置参数，对经时击穿测试结构30进行设置，并进行测试。
表1焊垫的设置参数
电源电压焊垫 接地焊垫 调节焊垫2
Vstress 0V Vtrim
本申请实施例中，所述测试单元可以是IMD测试单元或者GOI测试单元。
本申请实施例提供的经时击穿测试方案和经时击穿测试结构，由于在一个测试样品上可以获取多个不同测试条件的经时击穿测试结果，如此，不仅可以提高测试效率，还可以避免样品变化或者测试工具变化带来的非本征问题，对测试结果产生影响，同时提高了测试效率和测试结果的准确性。
图4为本申请实施例提供的经时击穿测试方法的一个可选的流程示意图，所述经时击穿测试方法应用于上述实施例中的经时击穿测试结构，所述经时击穿测试结构与电源电压连接，如图4所示，所述经时击穿测试方法包括以下步骤：
步骤S401、对电源电压进行分压处理，得到多个不同的电压点。
这里，所述电源电压为对所述经时击穿测试结构输入的初始电压，本申请实施例中，可以通过至少一个分压元件对电源电压进行分压处理，以使得每一分压元件的两端具有不同的电压点。
步骤S402、在所述多个不同的电压点下，对待测样品中的每一测试单元进行经时击穿测试。
这里，所述经时击穿测试包括GOI_TDDB测试和IMD_TDD测试，经时击穿测试是对GOI测试单元或IMD测试单元施加一恒定的电压(通常大于GOI/IMD的工作电压)，在持续一段时间后GOI测试单元或IMD测试单元会发生击穿，从开始施加电压到发生击穿的这一段时间就是GOI测试单元或IMD测试单元的寿命，即经时击穿测试的结果。
本申请实施例中，由于不同的电压点具有不同的电压，如此，可以对每一测试单元施加不同电压，进行经时击穿测试。
步骤S403、输出所述待测样品在不同的所述电压点下，电流随时间的变化规律。
本申请实施例中，所述待测样品的每一测试单元连接一测试焊垫，通过所述测试焊垫可以获取到不同电压点下，每一测试单元电流随时间的变化规率。
步骤S404、通过所述变化规律，确定所述待测样品的经时击穿测试结果。
在一些实施中，步骤S404可以通过以下步骤实现：
步骤S4041、通过所述变化规律，确定每一电压点下测试单元的寿命。
步骤S4042、根据每一电压点下，测试单元的寿命确定电压加速因子。
步骤S4043、通过所述电压加速因子，确定所述待测样品在工作电压下的经时击穿测试结果。
这里，经时击穿测试是一个可靠性测试，将所述变化规律中，电流发生突变时对应的时间确定为所述测试单元的寿命。所述电压加速因子为电压与寿命之间的对应关系，本申请实施例中，通过获取不同电压点下每一测试单元的寿命，即可以确定出电压加速因子。
所述工作电压为包含待测样品的器件的实际工作时间，通过电压加速因子，可以外推到待测样品在工作电压下的寿命，即可得到待测样品的经时击穿测试结果。
本申请实施例提供的经时击穿测试方法，由于可以通过经时击穿测试结构提供不同的电压点，如此，通过一次测试过程可以得到多个不同电压下的测试结果，进而可以得到待测样品的经时击穿测试结果，极大地提高了测试效率。
除此之外，本申请实施例还提供一种经时击穿测试试样，所述经时击穿测试试样包括：上述实施例中的经时击穿测试结构和待测样品；其中，所述经时击穿测试结构形成于所述待测样品中；所述经时击穿测试结构用于对所述待测样品进行经时击穿测试。
在一些实施例中，所述待测样品可以包含有金属层间介质层测试单元和/或栅氧层测试单元的样品。所述待测样品形成于晶圆的切割道中，所述经时击穿测试结构也形成于晶圆的切割道中。
这里，对于经时击穿测试结构不再进行详细描述，具体请参照上述实施例进行理解。
本申请实施例提供的经时击穿测试试样包括经时击穿测试结构，由于经时击穿测试结构具有不同的电压点，通过一次测试过程即可得到多个不同电压下的测试结果，如此，使得本申请实施例提供的经时击穿测试试样具有较大的实用性。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过非目标的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种经时击穿测试结构，其特征在于，所述测试结构至少包括：电源电压焊垫、至少一个分压元件、测试焊垫、第一场效应晶体管和第二场效应晶体管；
所述电源电压焊垫与所述至少一个分压元件连接，所述电源电压焊垫用于提供电源电压；
所述分压元件用于对所述电源电压进行分压处理，得到多个不同的电压点；
每一所述电压点与待测样品中的一个测试单元的一端连接，且每一所述测试单元的另一端与所述测试焊垫连接；
所述测试焊垫用于输出所述待测样品在不同的所述电压点下，电流随时间的变化规律，以实现通过所述变化规律确定所述待测样品的经时击穿测试结果；
所述第一场效应晶体管为多个；
每一所述第一场效应晶体管的源极与所述电压点连接，每一所述第一场效应晶体管的漏极与所述测试单元连接，所述第一场效应晶体管用于在所述测试单元击穿时，处于饱和工作区；
所述第二场效应晶体管与所述至少一个分压元件串联；
所述第二场效应晶体管的漏极与所述分压元件连接，所述第二场效应晶体管的源极接地，所述第二场效应晶体管用于调节流经所述至少一个分压元件的电流；
所述第二场效应晶体管的栅极具有一调节电压，在所述调节电压下，所述第二场效应晶体管处于饱和工作区。
2.根据权利要求1所述的测试结构，其特征在于，每一所述分压元件包括：至少一个分压电阻；当所述分压元件为多个时，所述多个分压元件相互串联。
3.根据权利要求2所述的测试结构，其特征在于，所述测试结构还包括：保护电阻；
所述保护电阻连接于所述测试单元和所述测试焊垫之间；
所述保护电阻的阻值大于所述分压电阻的阻值，所述保护电阻用于减小所述测试单元击穿时的损伤程度。
4.根据权利要求1所述的测试结构，其特征在于，所述测试单元包括：金属层间介质层测试单元和栅氧层测试单元。
5.根据权利要求1所述的测试结构，其特征在于，所述经时击穿测试结构位于晶圆的切割道中。
6.一种经时击穿测试方法，其特征在于，所述测试方法应用于权利要求1至5任一项所述的经时击穿测试结构，所述经时击穿测试结构与电源电压连接，所述方法包括：
对所述电源电压进行分压处理，得到多个不同的电压点；
在所述多个不同的电压点下，对待测样品中的每一测试单元进行经时击穿测试；
输出所述待测样品在不同的所述电压点下，电流随时间的变化规律；
通过所述变化规律，确定所述待测样品的经时击穿测试结果。
7.一种经时击穿测试试样，其特征在于，所述经时击穿测试试样包括：权利要求1至5任一项所述的经时击穿测试结构和待测样品；其中，所述经时击穿测试结构形成于所述待测样品中；
所述经时击穿测试结构用于对所述待测样品进行经时击穿测试。
CN202110340876.0A 2021-03-30 2021-03-30 一种经时击穿测试结构、方法及经时击穿测试试样 Active CN113092977B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110340876.0A CN113092977B (zh) 2021-03-30 2021-03-30 一种经时击穿测试结构、方法及经时击穿测试试样

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110340876.0A CN113092977B (zh) 2021-03-30 2021-03-30 一种经时击穿测试结构、方法及经时击穿测试试样

Publications (2)

Publication Number Publication Date
CN113092977A CN113092977A (zh) 2021-07-09
CN113092977B true CN113092977B (zh) 2022-10-25

Family

ID=76670962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110340876.0A Active CN113092977B (zh) 2021-03-30 2021-03-30 一种经时击穿测试结构、方法及经时击穿测试试样

Country Status (1)

Country Link
CN (1) CN113092977B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114152857A (zh) * 2021-12-07 2022-03-08 华东师范大学 一种二维材料场效应晶体管失效样品的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332399A (ja) * 2002-05-13 2003-11-21 Matsushita Electric Ind Co Ltd 絶縁膜の評価方法及び評価装置
CN1779477A (zh) * 2004-11-17 2006-05-31 上海华虹Nec电子有限公司 一种测定栅介质经时击穿寿命的方法
TWI342957B (en) * 2007-07-20 2011-06-01 Nat Univ Tsing Hua Method and apparatus of wafer-level reliability
CN103033728B (zh) * 2011-10-08 2015-07-29 中芯国际集成电路制造(上海)有限公司 经时击穿矩阵测试电路及测试方法
US9557369B2 (en) * 2012-06-22 2017-01-31 International Business Machines Corporation Integrated time dependent dielectric breakdown reliability testing
CN106898562A (zh) * 2015-12-18 2017-06-27 中芯国际集成电路制造(上海)有限公司 半导体结构以及测试栅极氧化层的击穿电压的方法
CN111812472B (zh) * 2018-11-06 2021-07-30 长江存储科技有限责任公司 时间相关电介质击穿测试结构及其测试方法
CN112002651A (zh) * 2020-06-18 2020-11-27 上海华力集成电路制造有限公司 Mom结构及金属层间电介质击穿测试方法

Also Published As

Publication number Publication date
CN113092977A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
EP1279966B1 (de) Vorrichtung und Verfahren zur Erfassung der Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
CN103063995A (zh) 一种预测soi mosfet器件可靠性寿命的方法
US10012687B2 (en) Methods, apparatus and system for TDDB testing
CN103033728B (zh) 经时击穿矩阵测试电路及测试方法
CN113092977B (zh) 一种经时击穿测试结构、方法及经时击穿测试试样
US7145356B2 (en) Circuits for transistor testing
US20050172246A1 (en) Electrostatic discharge simulation
JP2008277417A (ja) 半導体装置及びその試験方法
TWI243912B (en) Automatic transmission line pulse system
US8000935B2 (en) Diagnostic method for root-cause analysis of FET performance variation
JP4507379B2 (ja) Ｃｍｏｓ集積回路の良品判定方法
CN106898562A (zh) 半导体结构以及测试栅极氧化层的击穿电压的方法
US5101152A (en) Integrated circuit transfer test device system utilizing lateral transistors
US6859058B2 (en) Method and apparatus for testing electronic devices
US20030193051A1 (en) Measuring junction leakage
JP2016092076A (ja) 半導体装置の評価装置、および半導体装置
Pan et al. Using NMOS transistors as switches for accuracy and area-efficiency in large-scale addressable test array
Marreiro et al. Wafer level test methodology for HV latch-up spacing rules development in BCD process technologies
US8805637B2 (en) Test element group and semiconductor device
US6570388B2 (en) Transmission line pulse method for measuring electrostatic discharge voltages
US8723528B2 (en) Active 2-dimensional array structure for parallel testing
Tan et al. Back End of Line (BEOL) Pulse Nanoprobing Fault Isolation Technique on RF Device with Soft Failure Issue
Nunes et al. Operational amplifier performance degradation and time-to-failure due to electromigration
Feng et al. A novel on-chip electrostatic discharge protection design for RF ICs
Lee et al. An electrostatic discharge failure mechanism in semiconductor devices, with applications to electrostatic discharge measurements using transmission line pulsing technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant