CN112002651A - Mom结构及金属层间电介质击穿测试方法 - Google Patents
Mom结构及金属层间电介质击穿测试方法 Download PDFInfo
- Publication number
- CN112002651A CN112002651A CN202010558255.5A CN202010558255A CN112002651A CN 112002651 A CN112002651 A CN 112002651A CN 202010558255 A CN202010558255 A CN 202010558255A CN 112002651 A CN112002651 A CN 112002651A
- Authority
- CN
- China
- Prior art keywords
- pad
- inter
- mxmx
- dielectric breakdown
- mom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 title claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 53
- 238000012360 testing method Methods 0.000 title claims abstract description 39
- 230000015556 catabolic process Effects 0.000 title claims abstract description 33
- 239000011229 interlayer Substances 0.000 title abstract description 5
- 101100084902 Mus musculus Psmd14 gene Proteins 0.000 claims abstract description 13
- 101150057849 Padi1 gene Proteins 0.000 claims abstract description 13
- 238000003466 welding Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 6
- 102100032282 26S proteasome non-ATPase regulatory subunit 14 Human genes 0.000 description 4
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 101150108558 PAD1 gene Proteins 0.000 description 1
- 101150092599 Padi2 gene Proteins 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种MOM结构，其用于半导体可靠性测试，包括：n个焊垫和(n‑2)个MxMx结构；第一焊垫至第(n‑1)个焊垫每个焊垫对应连接一个MxMx结构,所有MxMx结构并联在第一焊垫和第n个焊垫之间，每个MxMx结构串联有一个单向导通器件，第一焊垫和第n个焊垫之间也设有一个单向导通器件；其中，第一焊垫(Pad1)是单向导通器件正向偏压方向的首个焊垫。本发明还公开了一种利用所述MOM结构的金属层间电介质击穿测试方法。利用本发明提供的MOM结构能快速准确确定被测器件金属层间电介质击穿器位置。
Description
技术领域
本发明涉及集成电路生产制造领域，特别是涉及一种用于金属层间电介质击穿测试的MOM结构。本发明还涉及一种利用所述MOM结构的金属层间电介质击穿测试方法。
背景技术
由于技术飞速进步，新材料和新工艺不断被用于新研发的器件中，所以可靠性设计基本不可能按照已有的产品进行。为达到一定的经济指标，半导体产品总是大批量生产的；并且修理半导体产成品也是不实际的。所以半导体产品在设计阶段加入可靠性的概念和在生产阶段减少变量就成为十分必要的要求。半导体器件可靠性取决于装配，使用，环境状况。影响因素包括气体，灰尘，沾污，电压，电流密度，温度，湿度，应力，往复振动，剧烈震荡，压强和电磁场的强度。
金属层间电介质(IMD)结构用于表征后段工艺过程(BEOL)中金属间电介质的薄弱环节，目前常用的金属层间电介质(IMD)击穿测试结构，主要可以分为MxMx、VxVx和MOM三种。MxMx结构为对称放置的梳状结构如图1所示，主要用于评估某一层金属层的薄弱程度。VxVx结构为两层对称放置的梳状结构如图2所示，两层金属层之间依靠通孔Via连接，主要用于评估金属层以及Via与Via之间的薄弱环节。
而MOM主要用于评估多层金属层中最薄弱的环节如图3所示，MOM结构将所有的MxMx结构堆叠起来，在测试时是对所有层的结构同时进行加压，一般击穿主要发生于同层金属间隔偏小处和两层金属层mis-align缺陷处，目前测试MOM结构主要是在两个焊垫(Pad)中放置一个待测结构，虽然结构面积利用率高但击穿后结构会发生烧毁，无法通过FA确定位击穿发生在哪一层，即无法确定哪一层比较薄弱导致失效。
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种新的MOM结构。
本发明要解决的另一技术问题是提供一种利用所述MOM结构能快速准确确定被测器件金属层间电介质击穿器位置的测试方法。
为解决上述技术问题，本发明提供用于半导体可靠性测试的MOM结构，包括：n个焊垫Pad1～Padn和(n-2)个MxMx结构；
第一焊垫Pad1至第(n-1)个焊垫Padn-1每个焊垫对应连接一个MxMx结构,所有MxMx结构并联在第一焊垫Pad1和第n个焊垫Padn之间，每个MxMx结构串联有一个单向导通器件，第一焊垫Pad1和第n个焊垫Padn之间也设有一个单向导通器件；
其中，第一焊垫Pad1是单向导通器件正向偏压方向的首个焊垫。
可选择的，改进所述的MOM结构，单向导通器件是二极管。
可选择的，改进所述的MOM结构，单向导通器件是SCR。
所述的MOM结构能用于测试自第一金属层M1至顶层金属层top metal。
其中，n＝12。
本发明提供一种利用所述MOM结构的金属层间电介质击穿测试方法，包括以下步骤：
S1，在第一焊垫Pad1加测试电压，第n个焊垫Padn接地；
S2，实时测量漏电流直至量测电流大于预设失效电流；
S3，在单向导通器件逆向偏压方向的首个焊垫加测试电压上加测试电压；
S4，将剩下的焊垫依次分别接地测试初始漏电流；
S5，若某焊垫初始漏电流量级达到金属层间电介质击穿时漏电流量级，则判断该焊垫对应MxMx结构对应的是金属层间电介质击穿位置。
可选择的，进一步改进所述的金属层间电介质击穿测试方法，金属层间电介质击穿位置即该被测器件的薄弱金属层。
可选择的，进一步改进所述的金属层间电介质击穿测试方法，单向导通器件是二极管。
可选择的，进一步改进所述的金属层间电介质击穿测试方法，单向导通器件是SCR。
可选择的，进一步改进所述的金属层间电介质击穿测试方法，单初始漏电流量级为1e-11～1e-6A，失效电流为1e-3A。
本发明提供的MOM结构将被测试器件的所有待测结构“并联”起来(如图4所示)，除第n个焊垫Padn以外每个Pad都有相对应的测试结构，定义为MOM结构1～MOM结构n-1，每个MOM结构对应于一层金属层，并且在每个MOM结构的串联一个单向导通器件。在Pad1上加压，第n个焊垫Padn接地，可以实现所有测试结构的同时测试。根据电流大小判断是否发生电介质击穿。在第n个焊垫Padn加测量电压，第二个焊垫Pad2～第n-1个焊垫Padn-1依次接地测量初始漏电流。单向导通器件实现了各个MOM结构间相互隔离，根据初始漏电流的量级来验证具体哪一个焊垫Pad对应的MOM结构被击穿，即能确定金属层间电介质击穿发生在哪一个介质层。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有技术MxMx结构示意图。
图2是现有技术VxVx结构示意图。
图3是现有技术MOM结构示意图。
图4是本发明结构示意图一。
图5是本发明结构示意图二。
图6是本发明结构示意图三。
图7是本发明结构示意图四。
附图标记说明
1～12是不同的焊垫
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
第一实施例，参考图4-图6所示，本发明用于半导体可靠性测试的MOM结构，所述的MOM结构能用于测试自第一金属层M1至顶层金属层top metal,包括：12个焊垫1～12和10个MxMx结构(图中未显示)；
第一焊垫1至第十一个焊垫11每个焊垫对应连接一个MxMx结构,所有MxMx结构并联在第一焊垫1和第十二个焊垫12之间，每个MxMx结构串联有一个二极管，第一焊垫1和第十二个焊垫12之间也设有一个单向导通器件；
其中，第一焊垫1是二极管正向偏压方向的首个焊垫。
可选择的，改进所述的MOM结构第一实施例，单向导通器件是SCR。
第二实施例，本发明提供一种利用第一实施例所述MOM结构的金属层间电介质击穿测试方法，包括以下步骤：
S1，在第一焊垫Pad1加测试电压，第n个焊垫Padn接地；
S2，实时测量漏电流直至量测电流大于预设失效电流；
S3，在单向导通器件逆向偏压方向的首个焊垫加测试电压；
S4，将剩下的焊垫依次分别接地测试初始漏电流；
S5，若某焊垫初始漏电流量级达到金属层间电介质击穿时漏电流量级，则判断该焊垫对应MxMx结构对应的是金属层间电介质击穿位置，金属层间电介质击穿位置即该被测器件的薄弱金属层。
其中，单初始漏电流量级为1e-11～1e-6A，失效电流为1e-3A。
继续参考图4-图7所示，以第3个MxMx结构位置的金属层间电介质击穿为例；
使用本发明第二实施例所述金属层间电介质击穿测试方法，在第11焊垫上加测试电压，由于二极管反向截止，只有第11焊垫对应的MxMx结构可测，根据量测电流大小判断是否是第11焊垫对应的MxMx结构击穿，如第11焊垫对应的MxMx结构11未击穿，然后在第10焊垫加测试电压，检查漏电流量，依次检查，即可找出金属层间电介质击穿位置，确定比较薄弱的金属层。
除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种MOM结构，其用于半导体可靠性测试，其特征在于，包括：n个焊垫(Pad1～Padn)和(n-2)个MxMx结构；
第一焊垫(Pad1)至第(n-1)个焊垫(Padn-1)每个焊垫对应连接一个MxMx结构,所有MxMx结构并联在第一焊垫(Pad1)和第n个焊垫(Padn)之间，每个MxMx结构串联有一个单向导通器件，第一焊垫(Pad1)和第n个焊垫(Padn)之间也设有一个单向导通器件；
其中，第一焊垫(Pad1)是单向导通器件正向偏压方向的首个焊垫。
2.如权利要求1所述的MOM结构，其特征在于：单向导通器件是二极管。
3.如权利要求1所述的MOM结构，其特征在于：单向导通器件是SCR。
4.如权利要求1所述的MOM结构，其特征在于：其能用于测试自第一金属层(M1)至顶层金属层(top metal)。
5.如权利要求1所述的MOM结构，其特征在于：n＝12。
6.一种利用权利要求1所述MOM结构的金属层间电介质击穿测试方法，其特征在于，包括以下步骤：
S1，在第一焊垫(Pad1)加测试电压，第n个焊垫(Padn)接地；
S2，实时测量漏电流直至量测电流大于预设失效电流；
S3，在单向导通器件逆向偏压方向的首个焊垫加测试电压上加测试电压；
S4，将剩下的焊垫依次分别接地测试初始漏电流；
S5，若某焊垫初始漏电流量级达到金属层间电介质击穿时漏电流量级，则判断该焊垫对应MxMx结构对应的是金属层间电介质击穿位置。
7.如权利要求6所述的金属层间电介质击穿测试方法，其特征在于：金属层间电介质击穿位置即该被测器件的薄弱金属层。
8.如权利要求6所述的金属层间电介质击穿测试方法，其特征在于：单向导通器件是二极管。
9.如权利要求6所述的金属层间电介质击穿测试方法，其特征在于：单向导通器件是SCR。
10.如权利要求6所述的金属层间电介质击穿测试方法，其特征在于：初始漏电流量级为1e-11～1e-6A，失效电流为1e-3A。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010558255.5A CN112002651A (zh) | 2020-06-18 | 2020-06-18 | Mom结构及金属层间电介质击穿测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010558255.5A CN112002651A (zh) | 2020-06-18 | 2020-06-18 | Mom结构及金属层间电介质击穿测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112002651A true CN112002651A (zh) | 2020-11-27 |
Family
ID=73467848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010558255.5A Pending CN112002651A (zh) | 2020-06-18 | 2020-06-18 | Mom结构及金属层间电介质击穿测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112002651A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113092977A (zh) * | 2021-03-30 | 2021-07-09 | 长江存储科技有限责任公司 | 一种经时击穿测试结构、方法及经时击穿测试试样 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110074459A1 (en) * | 2009-09-28 | 2011-03-31 | Semiconductor Manufacturing International (Shanghai) Corporation | Structure and method for semiconductor testing |
| CN203774313U (zh) * | 2014-03-26 | 2014-08-13 | 中芯国际集成电路制造(北京)有限公司 | 一种互连金属电容测试结构 |
| CN104142459A (zh) * | 2013-05-09 | 2014-11-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体检测电路及检测方法 |
| CN105244342A (zh) * | 2014-06-18 | 2016-01-13 | 上海华力微电子有限公司 | 电击穿测试结构 |
| CN106124961A (zh) * | 2016-09-19 | 2016-11-16 | 武汉新芯集成电路制造有限公司 | 一种测试结构 |
| CN205752159U (zh) * | 2016-05-26 | 2016-11-30 | 中芯国际集成电路制造(北京)有限公司 | 一种金属层间电介质性能的测试结构 |
| CN106898562A (zh) * | 2015-12-18 | 2017-06-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构以及测试栅极氧化层的击穿电压的方法 |
-
2020
- 2020-06-18 CN CN202010558255.5A patent/CN112002651A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110074459A1 (en) * | 2009-09-28 | 2011-03-31 | Semiconductor Manufacturing International (Shanghai) Corporation | Structure and method for semiconductor testing |
| CN104142459A (zh) * | 2013-05-09 | 2014-11-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体检测电路及检测方法 |
| CN203774313U (zh) * | 2014-03-26 | 2014-08-13 | 中芯国际集成电路制造(北京)有限公司 | 一种互连金属电容测试结构 |
| CN105244342A (zh) * | 2014-06-18 | 2016-01-13 | 上海华力微电子有限公司 | 电击穿测试结构 |
| CN106898562A (zh) * | 2015-12-18 | 2017-06-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构以及测试栅极氧化层的击穿电压的方法 |
| CN205752159U (zh) * | 2016-05-26 | 2016-11-30 | 中芯国际集成电路制造(北京)有限公司 | 一种金属层间电介质性能的测试结构 |
| CN106124961A (zh) * | 2016-09-19 | 2016-11-16 | 武汉新芯集成电路制造有限公司 | 一种测试结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113092977A (zh) * | 2021-03-30 | 2021-07-09 | 长江存储科技有限责任公司 | 一种经时击穿测试结构、方法及经时击穿测试试样 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5589765A (en) | Method for final testing of semiconductor devices | |
| US20180136640A1 (en) | Method and system of close-loop analysis to electronic component fault problem | |
| CN106872575B (zh) | 一种塑封器件分层缺陷的分级风险评价方法 | |
| KR950025430A (ko) | 비파괴 굴절 시험 방법 및 수단 | |
| CN113656972B (zh) | 基于序进等效的星载电子单机长寿命加速验证方法 | |
| US10381278B2 (en) | Testing method of packaging process and packaging structure | |
| CN108169651B (zh) | 一种时钟晶体振荡器检测方法 | |
| CN204144249U (zh) | Goi_tddb测试电路结构 | |
| CN112002651A (zh) | Mom结构及金属层间电介质击穿测试方法 | |
| CN104880657B (zh) | Igbt器件的故障检测方法及相应的检测电路 | |
| US7520161B2 (en) | Tightness test for disk bond connections and test structure for carrying out said method | |
| CN104576614A (zh) | 半导体器件、半导体器件的测试结构和测试方法 | |
| CN101872002B (zh) | 探针检测装置及其方法 | |
| CN106445828A (zh) | 一种产品测试方法及装置 | |
| US11143690B2 (en) | Testing structure and testing method | |
| CN106158830B (zh) | 自加热电迁移测试结构以及晶圆级自加热电迁移测试方法 | |
| US20220260632A1 (en) | Systems and methods for evaluating the reliability of semiconductor die packages | |
| Suhir | Failure-oriented-accelerated-testing (FOAT) and its role in assuring electronics reliability | |
| Palczynska et al. | Simulation Driven Design of Novel Integrated Circuits--Physics of Failure Simulation of the Electronic Control Modules for Harsh Environment Application | |
| Modi et al. | New insights in critical solder joint location | |
| CN112857675B (zh) | 一种改标的密封元器件可靠性评价方法 | |
| CN108460209A (zh) | 一种宇航用SiP器件的FMEA分析方法和系统 | |
| Tschernay et al. | A Minor Change in Sample Preparation Leads to Unexpected Qualification Fails During High Temperature Storage Stress Test | |
| Zhou et al. | Investigation on a Rapid Assessment Method on Vibration Fatigue Life of Solder Joint Using the Inverse Power Law Model | |
| CN101188205B (zh) | 测试铝膨胀缺陷的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201127 |