CN106158830B - 自加热电迁移测试结构以及晶圆级自加热电迁移测试方法 - Google Patents

自加热电迁移测试结构以及晶圆级自加热电迁移测试方法 Download PDF

Info

Publication number
CN106158830B
CN106158830B CN201610608746.XA CN201610608746A CN106158830B CN 106158830 B CN106158830 B CN 106158830B CN 201610608746 A CN201610608746 A CN 201610608746A CN 106158830 B CN106158830 B CN 106158830B
Authority
CN
China
Prior art keywords
pad
metal
line
self
migration testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610608746.XA
Other languages
English (en)
Other versions
CN106158830A (zh
Inventor
蔡恩静
高金德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610608746.XA priority Critical patent/CN106158830B/zh
Publication of CN106158830A publication Critical patent/CN106158830A/zh
Application granted granted Critical
Publication of CN106158830B publication Critical patent/CN106158830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Automation & Control Theory (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供了一种自加热电迁移测试结构以及晶圆级自加热电迁移测试方法。本发明的晶圆级自加热电迁移测试结构包括：目标金属线、分别与目标金属线两端连接的第一焊盘和第二焊盘、分别布置在第一焊盘和第二焊盘正下方的第三焊盘和第四焊盘、以及将第三焊盘和第四焊盘连接起来的与目标金属线最接近的冗余金属线。

Description

自加热电迁移测试结构以及晶圆级自加热电迁移测试方法
技术领域
本发明涉及半导体制造领域，具体涉及半导体制造工艺晶圆级电迁移评估；更具体地说，本发明涉及一种自加热电迁移测试结构以及晶圆级自加热电迁移测试方法。
背景技术
电迁移(EM)可靠性验证是产品开发、制程监测的关键项目；常规电迁移评估、验证由于需要封装，在恒流、恒温条件下进行，评估、验证周期长，难以达到生产、开发对时效性的要求；所以，电迁移的晶圆级快速评估方式需求变得越来越急迫。
当前，晶圆级自加热电迁移评估，采用高温、高电流进行加速评估，能有效节省评估时间，给出初步结论。但是，由于采用高温、高电流进行加速测试，测试结构内的实际温度受外界温度和高电流产生的焦耳热共同作用，评估中无法准确确定测试结构的真实温度，这给金属电迁移的寿命评估结果影响很大，最终可能导致评估结论错误风险；如何真实确定测试结构的温度，成为晶圆级自加热电迁移评估的一个难题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够使得电迁移评估更加准确、有效的自加热电迁移测试结构以及晶圆级自加热电迁移测试方法。
为了实现上述技术目的，根据本发明，提供了一种自加热电迁移测试结构，包括：目标金属线、分别与目标金属线两端连接的第一焊盘和第二焊盘、分别布置在第一焊盘和第二焊盘正下方的第三焊盘和第四焊盘、以及将第三焊盘和第四焊盘连接起来的与目标金属线最接近的冗余金属线。
优选地，所述自加热电迁移测试结构还包括：布置在目标金属线正上方的与目标金属线平行布置的一个或多个第一冗余金属线。
优选地，所述自加热电迁移测试结构还包括：布置在与目标金属线最接近的冗余金属线的下方的与目标金属线平行布置的一个或多个第二冗余金属线。
为了实现上述技术目的，根据本发明，提供了一种自加热电迁移测试结构，包括：目标金属线、分别与目标金属线两端连接的第一焊盘和第二焊盘、分别布置在第一焊盘和第二焊盘正上方的第三焊盘和第四焊盘、将第三焊盘和第四焊盘连接起来的与目标金属线最接近的冗余金属线。
优选地，所述自加热电迁移测试结构还包括：布置在目标金属线正下方的与目标金属线平行布置的一个或多个第一冗余金属线。
优选地，所述自加热电迁移测试结构还包括：布置在与目标金属线最接近的冗余金属线的上方的与目标金属线平行布置的一个或多个第二冗余金属线。
为了实现上述技术目的，根据本发明，还提供了一种晶圆级自加热电迁移测试方法，包括：第一步骤：制造根据上述自加热电迁移测试结构；第二步骤：在第一焊盘和第二焊盘上不施加测试电流或测试电压的情况下，通过第三焊盘和第四焊盘测量与目标金属线最接近的冗余金属线的阻值，从而获取与目标金属线最接近的冗余金属线的温度与阻值的关系；第三步骤：在第一焊盘和第二焊盘施压测试电流以及测试温度，以执行加速电迁移评估测试；第四步骤：在加速电迁移评估测试的测试结果的基础上，利用与目标金属线最接近的冗余金属线的温度与阻值的关系，从而推算出目标金属线的实际温度。
优选地，测试电流是高电流，测试温度是高温。
本发明有效修正了测试结构真实温度与烘烤炉温差异，为金属的电迁移评估提供更准确的温度关键参数，使得电迁移评估更加准确、有效。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的晶圆级自加热电迁移测试结构的示意图。
图2示意性地示出了根据本发明优选实施例的晶圆级自加热电迁移监测测试方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明通过优化设计自加热电迁移测试结构，通过量测测试结构中最近的冗余金属线(虚设金属线)的阻值，再利用冗余金属线的温度与阻值关系，从而获得被测金属线所处的真实温度，为自加热电迁移评估给出更为准确的结果。
图1示意性地示出了根据本发明优选实施例的晶圆级自加热电迁移测试结构的示意图。
如图1所示，根据本发明优选实施例的晶圆级自加热电迁移测试结构包括：目标金属线10、分别与目标金属线10两端连接的第一焊盘Pad1和第二焊盘Pad2、分别布置在第一焊盘Pad1和第二焊盘Pad2正下方的第三焊盘Pad3和第四焊盘Pad4、将第三焊盘Pad3和第四焊盘Pad4连接起来的与目标金属线10最接近的冗余金属线20。
例如，如图1所示，根据本发明优选实施例的晶圆级自加热电迁移测试结构还包括：布置在目标金属线10正上方的与目标金属线10平行布置的一个或多个第一冗余金属线(图1示出了两条冗余金属线31和32的示例)。
例如，如图1所示，根据本发明优选实施例的晶圆级自加热电迁移测试结构还包括：布置在与目标金属线10最接近的冗余金属线20的下方的与目标金属线10平行布置的一个或多个第二冗余金属线40。
例如，如图1所示，所述一个或多个第一冗余金属线的数量为两个。
例如，如图1所示，所述一个或多个第二冗余金属线的数量为一个。
图1所示的上下布置方位仅仅示例，显然可以以目标金属线10镜像整个结构如下：
根据本发明优选实施例的晶圆级自加热电迁移测试结构包括：目标金属线10、分别与目标金属线10两端连接的第一焊盘Pad1和第二焊盘Pad2、分别布置在第一焊盘Pad1和第二焊盘Pad2正上方的第三焊盘Pad3和第四焊盘Pad4、将第三焊盘Pad3和第四焊盘Pad4连接起来的与目标金属线10最接近的冗余金属线20。
例如，根据本发明优选实施例的晶圆级自加热电迁移测试结构还包括：布置在目标金属线10正下方的与目标金属线10平行布置的一个或多个第一冗余金属线。
例如，根据本发明优选实施例的晶圆级自加热电迁移测试结构还包括：以及布置在与目标金属线10最接近的冗余金属线20的上方的与目标金属线10平行布置的一个或多个第二冗余金属线40。
例如，所述一个或多个第一冗余金属线的数量为两个。
例如，所述一个或多个第二冗余金属线的数量为一个。
图2示意性地示出了根据本发明优选实施例的晶圆级自加热电迁移监测测试方法的流程图。
如图2所示，根据本发明优选实施例的晶圆级自加热电迁移监测测试方法包括：
第一步骤S1：制造上述自加热电迁移测试结构；
第二步骤S2：在第一焊盘Pad1和第二焊盘Pad2上不施加测试电流或测试电压的情况下，通过第三焊盘Pad3和第四焊盘Pad4测量与目标金属线10最接近的冗余金属线20的阻值，从而获取与目标金属线10最接近的冗余金属线20的温度与阻值的关系；
第三步骤S3：在第一焊盘Pad1和第二焊盘Pad2施压测试电流以及测试温度，以执行加速电迁移评估测试；
第四步骤S4：在加速电迁移评估测试的测试结果的基础上，利用与目标金属线10最接近的冗余金属线20的温度与阻值的关系，从而推算出目标金属线10的实际温度，以便后续寿命评估。
本发明有效修正了测试结构真实温度与烘烤炉温差异，为金属的电迁移评估提供更准确的温度关键参数，使得电迁移评估更加准确、有效。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (3)

1.一种晶圆级自加热电迁移测试方法，其特征在于包括：
第一步骤：制造一自加热电迁移测试结构，所述自加热电迁移测试结构包括：目标金属线、分别与目标金属线两端连接的第一焊盘和第二焊盘、分别布置在第一焊盘和第二焊盘正上方或正下方的第三焊盘和第四焊盘、以及将第三焊盘和第四焊盘连接起来的与目标金属线最接近的冗余金属线；
第二步骤：在第一焊盘和第二焊盘上不施加测试电流或测试电压的情况下，通过第三焊盘和第四焊盘测量与目标金属线最接近的冗余金属线的阻值，从而获取与目标金属线最接近的冗余金属线的温度与阻值的关系；
第三步骤：在第一焊盘和第二焊盘施加测试电流以及施加测试温度，以执行加速电迁移评估测试；
第四步骤：在加速电迁移评估测试的测试结果的基础上，利用与目标金属线最接近的冗余金属线的温度与阻值的关系，从而推算出目标金属线的真实温度，所述真实温度为所述自加热电迁移测试结构内的不受外界温度和高电流产生的焦耳热影响的温度。
2.根据权利要求1所述的晶圆级自加热电迁移测试方法，其特征在于，还包括：所述自加热电迁移测试结构布置在目标金属线正上方或正下方的与目标金属线平行布置的一个或多个第一冗余金属线。
3.根据权利要求1或2所述的晶圆级自加热电迁移测试方法，其特征在于，还包括：所述自加热电迁移测试结构布置在与目标金属线最接近的冗余金属线的下方或上方的与目标金属线平行布置的一个或多个第二冗余金属线。
CN201610608746.XA 2016-07-29 2016-07-29 自加热电迁移测试结构以及晶圆级自加热电迁移测试方法 Active CN106158830B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610608746.XA CN106158830B (zh) 2016-07-29 2016-07-29 自加热电迁移测试结构以及晶圆级自加热电迁移测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610608746.XA CN106158830B (zh) 2016-07-29 2016-07-29 自加热电迁移测试结构以及晶圆级自加热电迁移测试方法

Publications (2)

Publication Number Publication Date
CN106158830A CN106158830A (zh) 2016-11-23
CN106158830B true CN106158830B (zh) 2019-01-18

Family

ID=58060306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610608746.XA Active CN106158830B (zh) 2016-07-29 2016-07-29 自加热电迁移测试结构以及晶圆级自加热电迁移测试方法

Country Status (1)

Country Link
CN (1) CN106158830B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242200B (zh) * 2016-12-23 2020-06-09 中芯国际集成电路制造(上海)有限公司 自加热效应模型及测试方法
CN110596560B (zh) * 2018-05-25 2020-07-28 北京大学 一种评估FinFET器件总剂量辐射效应的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135587A (ja) * 1997-10-30 1999-05-21 Matsushita Electron Corp エレクトロマイグレーション評価方法及び評価装置
JPH11214522A (ja) * 1998-01-26 1999-08-06 Nec Corp 半導体装置の配線レイアウト方法
KR20010063430A (ko) * 1999-12-22 2001-07-09 박종섭 반도체 소자의 금속배선 일렉트로마이그레이션 테스트패턴 및 이를 이용한 테스트 방법
US6897476B1 (en) * 2003-08-07 2005-05-24 Advanced Micro Devices, Inc. Test structure for determining electromigration and interlayer dielectric failure
CN1982906A (zh) * 2005-12-13 2007-06-20 上海华虹Nec电子有限公司 金属互连线电迁移的测试结构及方法
CN104347588A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 电熔丝结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135587A (ja) * 1997-10-30 1999-05-21 Matsushita Electron Corp エレクトロマイグレーション評価方法及び評価装置
JPH11214522A (ja) * 1998-01-26 1999-08-06 Nec Corp 半導体装置の配線レイアウト方法
KR20010063430A (ko) * 1999-12-22 2001-07-09 박종섭 반도체 소자의 금속배선 일렉트로마이그레이션 테스트패턴 및 이를 이용한 테스트 방법
US6897476B1 (en) * 2003-08-07 2005-05-24 Advanced Micro Devices, Inc. Test structure for determining electromigration and interlayer dielectric failure
CN1982906A (zh) * 2005-12-13 2007-06-20 上海华虹Nec电子有限公司 金属互连线电迁移的测试结构及方法
CN104347588A (zh) * 2013-07-24 2015-02-11 中芯国际集成电路制造(上海)有限公司 电熔丝结构

Also Published As

Publication number Publication date
CN106158830A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
US10317353B2 (en) Method and system for non-destructive testing
US9733134B2 (en) Solder assembly temperature monitoring process
CN104237823B (zh) 一种有效验证探针卡异常的方法
US9885749B2 (en) Probe-pad qualification
CN107037345A (zh) 晶圆测试时自我检测的方法及其晶圆测试制具
CN104089718B (zh) 恒温测试系统及温度监测方法
CN105097783B (zh) 金属电迁移测试结构以及金属电迁移测试方法
CN106158830B (zh) 自加热电迁移测试结构以及晶圆级自加热电迁移测试方法
CN104049630B (zh) 在温度循环条件下测试飞机防滑刹车控制盒故障的方法
WO2012025532A1 (en) Method for measuring adhesion energy and associated substrates
Schindler-Saefkow et al. Stress chip measurements of the internal package stress for process characterization and health monitoring
CN106248254A (zh) 温度计板卡采样电路精度的检测方法、装置及系统
US20140052392A1 (en) Technique for monitoring structural health of a solder joint in no-leads packages
CN102209441A (zh) 焊料接合部的品质管理方法及品质管理装置
CN101872002B (zh) 探针检测装置及其方法
CN103822869B (zh) 电源键合引线焊点的可靠性检测方法
Mavinkurve et al. Copper wire interconnect reliability evaluation using in-situ High Temperature Storage Life (HTSL) tests
CN109752413B (zh) 测试两基板之间多个焊球的结构及其方法
Schindler-Saefkow et al. Stress impact of moisture diffusion measured with the stress chip
CN207303081U (zh) 一种应力迁移测试结构
Gershman et al. Solder-joint quantitative crack analysis—Ohmic resistance approach
Moser et al. A measurement structure for in-situ electrical monitoring of cyclic delamination
Chan et al. Non-destructive degradation study of copper wire bond for its temperature cycling reliability evaluation
US20110115508A1 (en) Determining critical current density for interconnect
Palczynska et al. Simulation Driven Design of Novel Integrated Circuits--Physics of Failure Simulation of the Electronic Control Modules for Harsh Environment Application

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant