CN103217637B - 热载流子注入失效预警电路 - Google Patents

Abstract

本发明公开一种热载流子注入失效预警电路，包括应力产生模块、差分测试模块、失调电压消除模块、非重叠时钟产生模块、比较模块、输出模块；应力产生模块的输出端与差分测试模块的输入端相连，差分测试模块的输出端通过失调电压消除模块与比较模块的输入端相连，比较模块的输出端与输出模块的输入端相连，非重叠时钟产生模块的输出端分别与所述应力产生模块的输入端、差分测试模块的另一输入端、失调电压消除模块另一输入端相连。本发明能够在热载流子注入效应发生到一定程度时准确地输出报警信号，其可靠性较高，电路结构简单，易于推广应用。

Description

热载流子注入失效预警电路

技术领域

本发明涉及预警电路，特别是涉及一种热载流子注入失效预警电路。

背景技术

随着超大规模集成电路制造技术向深亚微米方向发展，MOS器件尺寸等比缩小，而工作电压并未能随之等比减小，这意味着沟道区的横向和纵向电场显著增加。沟道中的载流子在高电场中获得足够能量后形成热载流子的几率大大增加。这些高能载流子在MOS器件沟道中能够翻越界面势垒，注入栅氧层，在Si-SiO₂界面产生界面态或被栅氧化层中的电荷陷阱俘获，进而导致器件的阈值电压、跨导和线性区及饱和区漏电流等发生变化。当因栅氧化层积累电荷导致阈值电压和跨导退化超过一定限值时，器件将会失效，这种热载流子注入效应已成为制约集成电路发展的重要因素之一。

因电子系统关键模块或元件故障而引起的灾难性事故时常发生，这导致大量的人力、物力与财力的损失。由于当前缺乏对电子系统状态准确的判断和健康分析，从安全角度对电子系统进行了大量不必要的维修，因而导致运行成本大大提高，并且电子系统发生故障后再进行维修往往已经造成不可挽回的损失。基于电子系统的故障预测与健康管理(prognosticsandhealthmanagement，PHM)的“视情维修”，可以避免传统“定时维修”的维修过剩或“事后维修”造成的巨大损失。PHM方法因由于实施规模小、经济可承受性好以及可避免重大事故等显著优势而具有良好的应用前景。PHM方法对电子系统的故障能够尽早监测、识别，具备对电子系统的健康进行管理、状态进行预测的能力。因此，电子系统的PHM方法研究已成为国内外科研人员关注的一项重要课题。

PHM方法可以分为三种类型：(a)预兆单元方法；(b)失效先兆监控方法；(c)寿命损耗监测方法。其中，预兆单元方法根据电路模块或元件的失效机理，在电路中增加易损单元，使其先于主单元失效而提供预警，达到保证主单元安全的目的。可集成的热载流子失效预警电路是集成电路主要预兆单元之一，它利用片内的可靠监视电路，能够在器件退化到指定阈值时发出报警信号，从而降低了在设计主电路对可靠性的依赖，同时又能避免系统的致命故障。传统的预警电路采用了以CMOS工艺为基础的、具有“阈值门限”特性的比较电路。当热载流子效应导致MOS器件阈值电压漂移达到设定值时，预警电路将输出报警信号。通常，只有预警电路本身具备高可靠度，才能对主电路进行失效预警，也才能保障预警的准确性。然而，传统的预警技术采用了具有“阈值门限”特性的比较电路，且电路结构相对复杂，因而其可靠度将难以得到保障，不便于推广应用。

发明内容

基于此，本发明提供一种热载流子注入失效预警电路，能够在热载流子注入效应发生到一定程度时准确地输出报警信号，其可靠性较高，电路结构简单，易于推广应用。

一种热载流子注入失效预警电路，包括应力产生模块、差分测试模块、失调电压消除模块、非重叠时钟产生模块、比较模块、输出模块；

应力产生模块的输出端与差分测试模块的输入端相连，差分测试模块的输出端通过失调电压消除模块与比较模块的输入端相连，比较模块的输出端与输出模块的输入端相连，非重叠时钟产生模块的输出端分别与所述应力产生模块的输入端、差分测试模块的另一输入端、失调电压消除模块另一输入端相连；

其中，所述应力产生模块包括第一零一电阻、第一零三电阻、第一零五电阻、第一零六电阻、第一零八电阻、第一一零电阻、第一零四电容、第一零七电容、第一零二运算放大器、第一零九运算放大器和第一一一开关；

所述第一零二运算放大器的反相输入端与第一零一电阻和第一零四电容相连，第一零四电容另一端接地，第一零一电阻另一端和第一零三电阻、第一零五电阻、第一零八电阻相连；所述第一零二运算放大器的同相输入端与第一零五电阻和第一零六电阻相连，第一零六电阻另一端接地，第一零五电阻另一端与第一零一电阻、第一零三电阻、第一零八电阻相连；

所述第一零九运算放大器的同相输入端与第一一零电阻串联后接地，所述第一零九运算放大器的反相输入端与第一零八电阻一端相连，同时与第一零七电容串联后连接至所述第一零九运算放大器的输出端，所述第一零九运算放大器的输出端与第一一一开关串联。

上述热载流子注入失效预警电路，通过应力产生模块产生三角波应力电压，通过差分测试模块引出两路电压输出信号，当预警电路处于应力状态时，在三角波应力电压作用下，差分测试模块将加速发生热载流子注入效应，失调电压消除模块处于自消除误差状态，再通过比较模块从输出模块中输出为高电位；当预警电路处于测试状态时，若阈值电压增量未超过预设值时，则输出低电平；若阈值电压增量超过预设值时，则输出高电平；本发明采用通用“过零点”比较模块和失调电压消除模块作为比较电路，解决了传统技术中“阈值门限”不好精确控制以及失调电压不能消除的难题，电路简单易行，可靠度将得到提高，且易于推广应用。

附图说明

图1为本发明热载流子注入失效的预警电路在一实施例中的电路结构示意图。

图2为图1中在应力状态下热载流子注入失效的预警电路的结构示意图。

图3为图1中在测试状态下热载流子注入失效的预警电路的结构示意图。

图4是图1中非重叠时钟信号产生电路图。

图5是图1中比较模块500的电路图。

图6是图1中运算放大器102的电路图。

图7是图1中在输入时钟信号(a)控制下，阈值电压变化未超50mV时(b)和阈值电压变化超过50mV时(c)的输出信号变化情况。

具体实施方式

下面结合实施例及附图对本发明作进一步详细说明，但本发明的实施方式不限于此。

如图1所示，是本发明热载流子注入失效的预警电路在一实施例中的电路结构示意图，包括：应力产生模块100、差分测试模块200、失调电压消除模块300、非重叠时钟产生模块400、比较模块500、输出模块600；

应力产生模块100的输出端与差分测试模块200的输入端相连，差分测试模块200的输出端通过失调电压消除模块300与比较模块500的输入端相连，比较模块500的输出端与输出模块600的输入端相连，非重叠时钟产生模块400的输出端分别与所述应力产生模块100的输入端、差分测试模块200的另一输入端、失调电压消除模块300另一输入端相连。

在本实施例中，所述应力产生模块100包括电阻101、电阻103、电阻105、电阻106、电阻108、电阻110、电容104、电容107、运算放大器102、运算放大器109和开关111；

所述运算放大器102的反相输入端与电阻101和电容104相连，电容104另一端接地，电阻101另一端和电阻103、电阻105、电阻108相连；所述运算放大器102的同相输入端与电阻105和电阻106相连，电阻106另一端接地，电阻105另一端与电阻101、电阻103、电阻108相连；

所述运算放大器109的同相输入端与电阻110串联后接地，所述运算放大器109的反相输入端与电阻108一端相连，同时与电容107串联后连接至所述运算放大器109的输出端，所述运算放大器109的输出端与开关111串联；应力产生模块100用于输出三角波应力电压，可加速产生集成电路的热载流子注入效应。

在本实施例中，所述差分测试模块200包括电源V_DD、测试电流源201、测试电流源202、电阻207、电阻208、开关205、开关206、开关209、开关210、开关211、开关212、开关213、NMOS管214、NMOS管215；

所述测试电流源201和电阻207串联后通过开关209连接NMOS管214的漏极，NMOS管214的源极接地，NMOS管214的栅极通过开关211与其漏极相连，所述NMOS管214的栅极还与开关111连接；所述NMOS管214的漏极通过开关205连接到所述电源V_DD；

所述测试电流源202和电阻208串联后通过开关210连接NMOS管215的漏极，所述NMOS管215的源极接地，NMOS管215的栅极通过开关212与其漏极相连，所述NMOS管215的栅极还通过开关213接地；NMOS管215的漏极通过开关206连接到所述电源V_DD；

从电阻207与测试电流源201的连接处引出电压输出信号203；从电阻208与测试电流源202的连接处引出电压输出信号204；

其中，所述测试电流源201和测试电流源202的电流相同；所述电阻208的阻值是电阻207阻值的整数倍，且该整数倍大于1。

所述失调电压消除模块300包括PMOS管301、开关302、开关303、开关304、开关306、开关308、电容305、NMOS管307和伪开关309；

所述PMOS管301的源极连接至所述电源V_DD，其栅极外接偏置电压，其源极与NMOS管307漏极相连；

所述NMOS管307的栅极与其漏极相连，其源极接地；

所述开关302连接至测试电流源201与电阻207之间；

所述开关303一端连接至测试电流源202与电阻208之间，另一端与电容305相连；

所述开关304一端连接至开关303和电容305之间，另一端与开关302相连；

所述开关306一端连接开关302，另一端连接NMOS管307的漏极；

所述开关308的一端连接电容305，另一端连接伪开关309源极和漏极；

当电路处于应力状态时，开关302、开关303断开，开关304、开关306、开关308、伪开关309导通，失调电压消除模块300处于自消除误差状态，比较模块500的失调电压经放大后存储到电容305中；

当电路处于测试状态，开关302、开关303导通，开关304、开关306、开关308、伪开关309断开，比较模块500处于比较状态，前一级输入的差分信号与比较模块500的失调电压同时存储到电容305上，此时失调电压引起的电容305上电荷的变化恰好与自消除误差状态时电容305上存储的失调电压引起的电荷相抵消，因此失调电压得以消除，净输出为准确值。

所述非重叠时钟产生模块400用于输出4路时钟信号402、403、404和405，可从非重叠时钟产生模块400的输入端引入输入时钟信号401，输出的4路时钟信号与输入时钟信号401时序不同，其中，时钟信号403与时钟信号402的电位相反，时钟信号404、时钟信号405与时钟信号402之间存在不同延时。

所述比较模块500为双端输入单端输出比较器，所述比较模块500的同相输入端通过开关302连接至测试电流源201，所述比较模块500的反相输入端依次通过电容305和开关303连接至测试电流源202，用于将差分测试模块200的电压输出信号203与204之间的电压差输出值放大至V_DD或者GND电位。

所述输出模块600包括两个串联连接的反相器，用于将比较模块500的输出信号整形为标准的数字信号并输出。

本实施例中，热载流子注入失效预警电路在开关111、开关205、开关206、开关209、开关210、开关211、开关212、开关213、开关302、开关303、开关304、开关306、开关308、伪开关309的控制下，热载流子注入失效预警电路分成两种状态：应力状态、测试状态。如图2所示，是该热载流子注入失效预警电路处于应力状态下的电路结构示意图，开关111、开关205、开关206、开关213、开关304、开关306、开关308、伪开关309导通，开关209、开关210、开关211、开关212、开关302、开关303断开时，电路处于应力状态。此时，应力产生模块100输出的三角波应力电压通过开关111施加至NMOS管214的栅极；NMOS管215通过开关213连接到地，即NMOS管215的栅极没有外加应力的作用。在此状态下，三角波应力电压作用于NMOS管214的栅极，NMOS管214将加速发生热载流子注入效应，进而导致阈值电压会增大。与此同时失调电压消除模块300处于误差消除阶段，比较模块500反相输入端接入共模电压，失调电压经放大后存储在与比较模块500连接的电容305中，此时输出模块的输出为高电位V_DD。

如图3所示，是热载流子注入失效预警电路处于测试状态下的电路结构示意图；电路处于测试状态时，开关111、开关205、开关206、开关213、开关304、开关306、开关308、伪开关309断开，开关209、开关210、开关211、开关212、开关302、开关303导通。此时测试电流源201产生的测试电流流过电阻207和NMOS管214，测试电流源202产生的测试电流流过电阻208和NMOS管215。在本实施例中，预设电压判断值为50mV，当NMOS管214阈值电压增量未超过50mV时，由于电阻207小于电阻208，差分测试模块200的输出信号203的电压小于输出信号204的电压，故热载流子注入失效预警电路将输出低电平；当NMOS管214阈值电压增量超过50mV时，差分测试模块200的输出信号203的电压大于输出信号204的电压，故热载流子注入失效预警电路将输出高电平。

如图4所示，是非重叠时钟产生电路的电路示意图，所述非重叠时钟产生电路400包括或非门406、反相器407、反相器408、反相器409、反相器410、反相器411、反相器412、反相器413、或非门414、反相器415、反相器416、反相器417、反相器418、反相器419、反相器420；

所述或非门406的其中一个输入端与时钟输入信号401和反相器413输入端相连，或非门406输出端与反相器407输入端相连；

所述反相器407、反相器408、反相器409、反相器410、反相器411和反相器412依次相连；

所述或非门414其中一个输入端与反相器412输出端相连，其另一输入端与反相器413输出端相连，或非门414的输出端与反相器415输入端相连；

所述反相器415、反相器416、反相器417、反相器418、反相器419和反相器420依次相连；

所述反相器420输出端与或非门406输入端相连；

分别从反相器420输出端、反相器410输出端、或非门414输出端、反相器416输出端引出时钟信号402、时钟信号403、时钟信号404、时钟信号405；所述时钟信号402控制开关111、开关205、开关206、开关213、开关304、开关306同时导通或同时关断；所述时钟信号403控制开关209、开关210、开关211、开关212、开关302、开关303同时导通或同时关断；所述时钟信号404控制伪开关309导通或关断；所述时钟信号405控制开关308导通或关断。

如图5所示，是比较模块500的电路示意图，用于比较两个输入端的电压，并输出单端信号；所述比较模块包括九个MOS管(MOS管501～509)：

MOS管506为NMOS管，其源极接地，其栅极连接所述偏置电压；

MOS管504和MOS管505为PMOS管，MOS管504和MOS管505的漏极分别与MOS管507、MOS管508的漏极相连，MOS管504和MOS管505的栅极分别为所述比较模块500的反相输入端V1、同相输入端V2，MOS管504和MOS管505的源极均与MOS管502的漏极和源极相连；

MOS管501、MOS管502和MOS管503均为PMOS管，MOS管501、MOS管502和MOS管503的源极均与电源V_DD相连，MOS管501、MOS管502和MOS管503的栅极均与MOS管506的漏极相连；MOS管501的漏极与MOS管506的漏极相连，MOS管502的漏极与MOS管504的源极相连，MOS管503的漏极与MOS管509的漏极相连；

MOS管507和MOS管508均为NMOS管，MOS管507和MOS管508的源极均接地，MOS管507和MOS管508的栅极连接，MOS管507和MOS管508的栅极还都与MOS管504的漏极相连；

MOS管509为NMOS管，其栅极与MOS管505的漏极、MOS管508的漏极相连，其栅极还通过电容510连接至其漏极，MOS管509的漏极为所述比较模块500的输出端。

如图6是运算放大器102和运算放大器109的电路示意图；运算放大器用于产生三角波发生电路，即利用运放自激的效应产生方波并用积分运算的方法将脉冲方波转化为三角波；所述运算放大器102包括7个MOS管(MOS管1021～1027)和2个电容(电容1028～1029)；

MOS管1026为NMOS管，其源极接地，其栅极连接所述偏置电压；

MOS管1024和MOS管1025为NMOS管，MOS管1024和MOS管1025的源极均与MOS管1026的漏极相连，MOS管1024和MOS管1025的栅极分别为所述运算放大器102的负输入端V11、正输入端V22，MOS管1024和MOS管1025的漏极分别与MOS管1021和MOS管1022的漏极相连；

MOS管1021和MOS管1022均为PMOS管，MOS管1021和MOS管1022的源极均与电源电压V_DD相连，MOS管1021和MOS管1022的栅极短接并均与1024的漏极相连；MOS管1021的漏极与MOS管1024的漏极相连，MOS管1022的漏极与MOS管1025的漏极相连；

MOS管1023为PMOS管，其源极接所述电源V_DD，其栅极与MOS管1022的漏极相连，其漏极与MOS管1027漏极相连；

MOS管1027为NMOS管，其栅极连接所述偏置电压，其漏极与MOS管1023的漏极相连，其源极接地；

电容1028接于MOS管1022的漏极与MOS管1023的漏极之间，所述运算放大器102输出端通过电容1029接地。

图7是本实施例中应力和测试状态时各点的波形图，(a)为输入时钟的信号波形图，高电平时电路处于应力状态，低电平时电路处于测试状态；(b)为热载流子注入效应引起的阈值电压变化未达到50mV时的输出信号随时间的变化；(c)为热载流子注入效应引起阈值电压变化超过50mV时输出信号随时间的变化。

本发明热载流子注入失效预警电路，在电路差分测试模块中，提出并设计了阻值成比例的电阻，实际工艺中电阻阻值的绝对误差难以控制，相对误差较好控制，因而成比例电阻在实际应用中容易实现；本发明采用通用“过零点”比较模块和失调电压消除模块作为比较电路，电路简单易行，可靠度将得到提高，且易于推广应用；通过本发明能集成在一个芯片内，提高集成电路失效预警能力，从而可减少任务过程中因集成电路故障引起的风险，保证充裕的无故障工作时间，并提高任务成功率。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种热载流子注入失效预警电路，其特征在于，包括：应力产生模块、差分测试模块、失调电压消除模块、非重叠时钟产生模块、比较模块、输出模块；

应力产生模块的输出端与差分测试模块的输入端相连，差分测试模块的输出端通过失调电压消除模块与比较模块的输入端相连，比较模块的输出端与输出模块的输入端相连，非重叠时钟产生模块的输出端分别与所述应力产生模块的输入端、差分测试模块的另一输入端、失调电压消除模块另一输入端相连；

其中，所述应力产生模块包括第一零一电阻、第一零三电阻、第一零五电阻、第一零六电阻、第一零八电阻、第一一零电阻、第一零四电容、第一零七电容、第一零二运算放大器、第一零九运算放大器和第一一一开关；

所述第一零二运算放大器的反相输入端与第一零一电阻和第一零四电容相连，第一零四电容另一端接地，第一零一电阻另一端和第一零三电阻、第一零五电阻、第一零八电阻相连；所述第一零二运算放大器的同相输入端与第一零五电阻和第一零六电阻相连，第一零六电阻另一端接地，第一零五电阻另一端与第一零一电阻、第一零三电阻、第一零八电阻相连；

所述第一零九运算放大器的同相输入端与第一一零电阻串联后接地，所述第一零九运算放大器的反相输入端与第一零八电阻一端相连，同时与第一零七电容串联后连接至所述第一零九运算放大器的输出端，所述第一零九运算放大器的输出端与第一一一开关串联。

2.根据权利要求1所述的热载流子注入失效预警电路，其特征在于，所述差分测试模块包括电源V_DD、第二零一测试电流源、第二零二测试电流源、第二零七电阻、第二零八电阻、第二零五开关、第二零六开关、第二零九开关、第二一零开关、第二一一开关、第二一二开关、第二一三开关、第二一四NMOS管、第二一五NMOS管；

所述第二零一测试电流源和第二零七电阻串联后通过第二零九开关连接第二一四NMOS管的漏极，第二一四NMOS管的源极接地，第二一四NMOS管的栅极通过第二一一开关与其漏极相连，所述第二一四NMOS管的栅极还与第一一一开关连接；所述第二一四NMOS管的漏极通过第二零五开关连接到所述电源V_DD；

所述第二零二测试电流源和第二零八电阻串联后通过第二一零开关(210)连接第二一五NMOS管的漏极，所述第二一五NMOS管的源极接地，第二一五NMOS管的栅极通过第二一二开关与其漏极相连，所述第二一五NMOS管的栅极还通过第二一三开关接地；第二一五NMOS管的漏极通过第二零六开关连接到所述电源V_DD；

从第二零七电阻与第二零一测试电流源的连接处引出第二零三电压输出信号；从第二零八电阻与第二零二测试电流源的连接处引出第二零四电压输出信号；

其中，所述第二零一测试电流源和第二零二测试电流源的电流相同；所述第二零八电阻的阻值是第二零七电阻阻值的整数倍，所述整数倍大于1。

3.根据权利要求2所述的热载流子注入失效预警电路，其特征在于，所述失调电压消除模块包括第三零一PMOS管、第三零二开关、第三零三开关、第三零四开关、第三零六开关、第三零八开关、第三零五电容、第三零七NMOS管和第三零九伪开关；

所述第三零一PMOS管的源极连接至所述电源V_DD，其栅极外接偏置电压，其源极还与第三零七NMOS管漏极相连；

所述第三零七NMOS管的栅极与其漏极相连，其源极接地；

所述第三零二开关连接至第二零一测试电流源与第二零七电阻之间；

所述第三零三开关一端连接至第二零二测试电流源与第二零八电阻之间，另一端与第三零五电容相连；

所述第三零四开关一端连接至第三零三开关和第三零五电容之间，另一端与第三零二开关相连；

所述第三零六开关一端连接第三零二开关，另一端连接第三零七NMOS管的漏极；

所述第三零八开关的一端连接第三零五电容，另一端连接第三零九伪开关的源极和漏极。

4.根据权利要求1所述的热载流子注入失效预警电路，其特征在于，所述非重叠时钟产生模块用于输出第四零二时钟信号、第四零三时钟信号、第四零四时钟信号和第四零五时钟信号；其中，第四零三时钟信号与第四零二时钟信号的电位相反，第四零四时钟信号、第四零五时钟信号与第四零二时钟信号之间存在不同延时。

5.根据权利要求3所述的热载流子注入失效预警电路，其特征在于，所述非重叠时钟产生模块包括第四零六或非门、第四零七反相器、第四零八反相器、第四零九反相器、第四一零反相器、第四一一反相器、第四一二反相器、第四一三反相器、第四一四或非门、第四一五反相器、第四一六反相器、第四一七反相器、第四一八反相器、第四一九反相器、第四二零反相器；

所述第四零六或非门的其中一个输入端与第四零一时钟输入信号和第四一三反相器输入端相连，第四零六或非门输出端与第四零七反相器输入端相连；

所述第四零七反相器、第四零八反相器、第四零九反相器、第四一零反相器、第四一一反相器和第四一二反相器依次相连；

所述第四一四或非门其中一个输入端与第四一二反相器输出端相连，其另一输入端与第四一三反相器输出端相连，第四一四或非门的输出端与第四一五反相器输入端相连；

所述第四一五反相器、第四一六反相器、第四一七反相器、第四一八反相器、第四一九反相器和第四二零反相器依次相连；

所述第四二零反相器输出端与第四零六或非门输入端相连；

分别从第四二零反相器输出端、第四一零反相器输出端、第四一四或非门输出端、第四一六反相器输出端引出第四零二时钟信号、第四零三时钟信号、第四零四时钟信号、第四零五时钟信号；所述第四零二时钟信号控制第一一一开关、第二零五开关、第二零六开关、第二一三开关、第三零四开关、第三零六开关同时导通或同时关断；所述第四零三时钟信号控制第二零九开关、第二一零开关、第二一一开关、第二一二开关、第三零二开关、第三零三开关同时导通或同时关断；所述第四零四时钟信号控制第三零九伪开关导通或关断；所述第四零五时钟信号控制第三零八开关导通或关断。

6.根据权利要求2所述的热载流子注入失效预警电路，其特征在于，所述比较模块为双端输入单端输出比较器，所述比较模块的同相输入端通过第三零二开关连接至第二零一测试电流源，所述比较模块的反相输入端依次通过第三零五电容和第三零三开关连接至第二零二测试电流源，用于将差分测试模块的第二零三电压输出信号与第二零四电压输出信号之间的电压差输出值放大至V_DD或者GND电位。

7.根据权利要求1所述的热载流子注入失效预警电路，其特征在于，所述输出模块包括两个串联连接的反相器，用于将比较模块的输出信号整形为标准的数字信号并输出。

8.根据权利要求3所述的热载流子注入失效预警电路，其特征在于，所述第一零二运算放大器和第一零九运算放大器具有相同结构，都包括7个MOS管和2个电容；

第一零二六MOS管为NMOS管，其源极接地，其栅极连接所述偏置电压；

第一零二四MOS管和第一零二五MOS管为NMOS管，第一零二四MOS管和第一零二五MOS管的源极均与第一零二六MOS管的漏极相连，第一零二四MOS管和第一零二五MOS管的栅极分别为所述第一零二运算放大器的负输入端V11、正输入端V22，第一零二四MOS管和第一零二五MOS管的漏极分别与第一零二一MOS管和第一零二二MOS管的漏极相连；

第一零二一MOS管和第一零二二MOS管均为PMOS管，第一零二一MOS管和第一零二二MOS管的源极均与电源电压V_DD相连，第一零二一MOS管和第一零二二MOS管的栅极短接并均与第一零二四的漏极相连；第一零二一MOS管的漏极与第一零二四MOS管的漏极相连，第一零二二MOS管的漏极与第一零二五MOS管的漏极相连；

第一零二三MOS管为PMOS管，其源极接所述电源V_DD，其栅极与第一零二二MOS管的漏极相连，其漏极与第一零二七MOS管漏极相连；

第一零二七MOS管为NMOS管，其栅极连接所述偏置电压，其漏极与第一零二三MOS管的漏极相连，其源极接地；

第一零二八电容接于第一零二二MOS管的漏极与第一零二三MOS管的漏极之间，所述第一零二运算放大器输出端通过第一零二九电容接地。

9.根据权利要求5所述的热载流子注入失效预警电路，其特征在于，所述比较模块包括九个MOS管：

第五零六MOS管为NMOS管，其源极接地，其栅极连接所述偏置电压；

第五零四MOS管和第五零五MOS管为PMOS管，第五零四MOS管和第五零五MOS管的漏极分别与第五零七MOS管、第五零八MOS管的漏极相连，第五零四MOS管和第五零五MOS管的栅极分别为所述比较模块的反相输入端V1、同相输入端V2，第五零四MOS管和第五零五MOS管的源极均与第五零二MOS管的漏极和源极相连；

第五零一MOS管、第五零二MOS管和第五零三MOS管均为PMOS管，第五零一MOS管、第五零二MOS管和第五零三MOS管的源极均与电源V_DD相连，第五零一MOS管、第五零二MOS管和第五零三MOS管的栅极均与第五零六MOS管的漏极相连；第五零一MOS管的漏极与第五零六MOS管的漏极相连，第五零二MOS管的漏极与第五零四MOS管的源极相连，第五零三MOS管的漏极与第五零九MOS管的漏极相连；

第五零七MOS管和第五零八MOS管均为NMOS管，第五零七MOS管和第五零八MOS管的源极均接地，第五零七MOS管和第五零八MOS管的栅极连接，第五零七MOS管和第五零八MOS管的栅极还都与第五零四MOS管的漏极相连；

第五零九MOS管为NMOS管，其栅极与第五零五MOS管的漏极、第五零八MOS管的漏极相连，其栅极还通过第五一零电容连接至其漏极，第五零九MOS管的漏极为所述比较模块的输出端。