CN103344874B - 一种有源屏蔽布线的检测电路 - Google Patents

Abstract

本发明涉及一种有源屏蔽布线的检测电路，属于芯片的安全防护检测技术领域；该电路包括第一级放大器、储值电路、第二级放大器、A/D转换器、CPU控制器、一次写入存储器以及比较器；第一级放大器由第一放大器、多个开关及多根被检测的屏蔽线组成；储值电路的一端接第一级放大器的输出端，另一端接第二级放大器的正输入端；A/D输入端接第二级放大器的输出端；A/D输出端与比较器的输入端连接；CPU分别与第一级放大器和一次写入存储器连接，一次写入存储器与CPU以及比较器连接；比较器的输入端分别与一次写入存储器的输出端和A/D输出端相连。本发明可以减小电路的失配、工艺偏差以及温度的影响，从而提高检测电路的精度。

Description

一种有源屏蔽布线的检测电路

技术领域

本发明属于芯片的安全防护检测技术领域；特别涉及有源屏蔽布线安全芯片中的检测电路。

背景技术

通过有源屏蔽布线，防止FIB（Focused Ion Beam，聚焦离子束）攻击在芯片的物理防护技术中得到了广泛的应用。对于屏蔽线的检测方式，有多种的实现方式，但是大多只能检测FIB造成的屏蔽线断路，或是极大范围的短路，而不能有效的检测出屏蔽布线遭到的小段屏蔽线的旁路改变。物理防护的安全性要求屏蔽线检测电路能够有效的检测出屏蔽布线的旁路改变。

目前，屏蔽线的检测方式主要有比较电荷、比较电势、比较延时和比较信号完整性四种。其中比较电荷的原理是，FIB操作过程中的离子会使得屏蔽线上积累电荷，电荷积累到一定程度会破坏芯片中的薄山氧化层MOS管，使得检测电路的输出信号为固定的高或低点评。其缺点是需要工艺的支持，并且需要确定栅氧化层厚度。比较电势的方式为，屏蔽线与上拉或下拉电阻分压，若屏蔽线被破坏，则输出信号被上拉或下拉电阻拉高或者拉低，造成输出信号的翻转。第三种方式是计算屏蔽线引起的延时大小，与屏蔽线未遭破坏时的延时大小进行比较，如果延时大小发生改变则认为屏蔽线遭到了破坏。第四种方式被称为信号完整性检测或物理完整性检测，具体方式为给屏蔽线随机的输入数据，比较不同频率下，屏蔽线的输出与源随机输入信号是否一致，若不一致，则认为屏蔽线遭到了改变。其本质上仍是比较延时。第二、三、四种检测方式的缺点是检测精度较低，很难检测出FIB造成的屏蔽线旁路处理。

屏蔽线一般覆盖较大的芯片面积，需采用多根布线。屏蔽线具有一定的阻值，可以将其看作电阻。FIB旁路沉积新的金属线，造成屏蔽线的阻值增大，通过检测屏蔽线的阻值可以确定屏蔽线是否被改变。

目前，申请者还没有看到国内外关于屏蔽线阻值比较的检测电路的研究。

发明内容

本发明的目的是为克服已有技术的不足之后，提出一种有源布线的检测电路，该电路适用于有源屏蔽布线的芯片物理防护检测，利用屏蔽线构成反相放大器，将阻值转化为电压，放大电压值并通过A/D转换器将屏蔽线的阻值转化数字编码，比较编码值从而确定芯片未遭到攻击。

本发明提出的有源屏蔽布线检测电路，其特征在于，该电路包括第一级放大器Ⅰ、储值电路Ⅱ、第二级放大器Ⅲ、A/D转换器Ⅳ、CPU控制器Ⅴ、一次写入存储器Ⅵ以及比较器Ⅶ；其中，第一级放大器由第一放大器AMP1、多个开关及多根被检测的屏蔽线R0、R1、…、Rx、…、Rn-1组成，其中屏蔽线Rx分为Rr和Rx-Rr两段；第一级放大器输入端接直流电压源，多个开关分别一一对应地连接多个屏蔽线的一端以及第一放大器AMP1的输出端；储值电路由电容器C和开关Sn组成，储值电路的电容C的一端接第一级放大器的输出端，另一端接开关Sn和第二级放大器的正输入端；储值电路的开关Sn的另一端接共模电平Vref1；第二级放大器由第二放大器AMP2和两个分压电阻Ra、Rb组成，第二级放大器的分压电阻Ra一端接第二放大器AMP2的输出端，分压电阻Ra的另一端接第二放大器AMP2的反相输入端；分压电阻Rb一端接第二放大器AMP2的反相输入端，分压电阻Rb的另一端接共模电平Vref1；A/D转换器的输入端接第二级放大器的输出端；A/D转换器的输出端与比较器的输入端连接；CPU控制器分别与第一级放大器和一次写入存储器连接，CPU控制器产生的控制信号用来选择开关S0～Sn-1和一次写入存储器中的阈值；一次写入存储器与CPU控制器以及比较器连接；比较器的输入端分别与一次写入存储器的输出端和A/D转换器的输出端相连；比较器的输出为整个电路的输出。

所述第一级放大器的屏蔽线Rx的Rr段长度为整个屏蔽线Rx长度的1/N，N的取值一般为2～50间的实数；屏蔽线Rx（0≤x≤n-1）为由开关选通的多根屏蔽线R0、R1、…、Rn-1中的一根。

本发明是一种将屏蔽线的阻值转化为电压，并将先后得到的两个电压相减取差并经过放大，进一步转化为数字编码的技术。通过开关控制，将一根屏蔽线对应的开关导通时第一级放大器的输出电压存储在电容C上，并与下一根屏蔽线对应的开关导通时第一级放大器的输出电压相减，这个电压差通过第二级放大器的放大，最终被A/D转换器Ⅳ将电压转换为数字编码，并与相应的阈值进行比较，比较结果送给CPU，以便使CPU采取相应的措施，清除存储器内容、产生中断或者复位。

本发明的特点及有益效果

本发明第一级放大器Ⅰ由是由屏蔽金属线和AMP1构成的反相放大器，屏蔽线由开关控制，按一定的方式闭合、断开，每一个检测周期可以比较两根屏蔽线，通过比较多个周期，完成所有屏蔽线的比较；采样电容用来存储开关S0闭合时放大器的输出电压；S1闭合时放大器的输出值与电容存储的电压值相减，加上一个共模电平Vref1作为第二级放大器的正输入电压；第二级放大器的输出被A/D采样，将电压值转化为数字编码。本发明应用于有源屏蔽布线抗FIB攻击的领域，通过检测屏蔽线的阻值变化，保证芯片未受FIB攻击。

这种电路利用自校零的原理，对第一级放大器Ⅰ的输出结果测两次，并将两次的结果相减，可以减小电路的失配、工艺偏差以及温度的影响，从而提高检测电路的精度。

本发明应用于芯片有源屏蔽布线的物理防护中，与芯片中的功能电路模块一样置于芯片中，实时的检测屏蔽线的状态。

附图说明

图1为本发明的电路结构示意图。

图2为本发明的实施方式图。

具体实施方式

本发明通过检测屏蔽线的阻值确定屏蔽线是否遭到改变，其电路结构如图1所示，该电路包括第一级放大器Ⅰ、储值电路Ⅱ、第二级放大器Ⅲ、A/D转换器Ⅳ、CPU控制器Ⅴ、一次写入存储器Ⅵ以及比较器Ⅶ；其中，第一级放大器Ⅰ为反相放大器，由第一放大器AMP1、多个开关及多根被检测的屏蔽线R0、R1、…、Rx、…、Rn-1组成，其中屏蔽线Rx分为Rr和Rx-Rr两段；屏蔽线Rx的Rr段长度为整个屏蔽线Rx长度的1/N，N为2～50间的实数，屏蔽线Rx为由开关选通的多根屏蔽线R0、R1、…、Rn-1中的任意一根；第一放大器输入端接直流电压Vi和Vref；Rr为选取的任一单根屏蔽线Rx（0≤x≤n-1）的一段，屏蔽线Rx为多根屏蔽线R0、R1、…、Rn-1中的一根；开关S0～Sn-1分别对应地连接屏蔽线R0、R1、…、Rx-Rr、…、Rn-1的一端以及第一放大器AMP1的输出端；储值电路Ⅱ由电容器C和开关Sn组成，储值电路Ⅱ的电容C的一端接第一级放大器Ⅰ的输出端，另一端接开关Sn和第二级放大器Ⅲ的正输入端；储值电路Ⅱ的开关Sn的另一端接共模电平Vref1；第二级放大器Ⅲ由第二放大器AMP2和两个分压电阻Ra、Rb组成，第二级放大器Ⅲ的分压电阻Ra一端接第二放大器AMP2的输出端，分压电阻Ra的另一端接AMP2的反相输入端；分压电阻Rb一端接第二放大器AMP2的反相输入端，分压电阻Rb的另一端接共模电平Vref1；A/D转换器Ⅳ的输入端接第二级放大器Ⅲ的输出端；A/D转换器Ⅳ的输出端与比较器Ⅶ的输入端连接；CPU控制器Ⅴ分别与第一级放大器Ⅰ和一次写入存储器Ⅵ连接，CPU控制器Ⅴ产生的控制信号用来选择开关S0～Sn-1和一次写入存储器Ⅵ中的阈值；一次写入存储器Ⅵ（其中存储着n-1个阈值）与CPU控制器Ⅴ以及比较器Ⅶ连接；比较器的输入端分别与一次写入存储器Ⅵ的输出端和A/D转换器的输出端相连；比较器Ⅶ的输入分别为选取的一次写入存储器Ⅵ中的阈值和A/D转换器Ⅳ的输出；比较器Ⅶ的输出为整个电路的输出。

上述各部件与待检测的屏蔽线一起采用常规的集成工艺集成制作成一个整体的芯片。

本发明的检测电路的工作过程如图2所示，主要包括以下步骤：

1)电路初始化：该检测电路未开始工作时，开关S0～Sn-1是断开状态，开关Sn是闭合状态。第一级放大器Ⅰ在t0时刻达到稳定状态，CPU控制器Ⅴ输出控制信号使得开关S0闭合，则第一级放大器Ⅰ的输出对储值电路Ⅱ的电容C充电，将第一级放大器Ⅰ的输出电压存储在电容C上。t1时刻，电容C充电完毕，储值电路Ⅱ的开关Sn断开。在t2时刻，断开开关S0，并在t3时刻，闭合开关S1，第一级放大器Ⅰ逐渐建立，到t4时刻第一级放大器Ⅰ的输出电压稳定。则第二级放大器Ⅲ的两个输入端的电压差为放大器Ⅰ第二次的输出电压减去第一次的输出电压，这个电压差与R0和R1的阻值差呈线性的关系。第二级放大器Ⅲ将输入电压放大，并在t4时刻输出稳定后，A/D转换器Ⅳ对第二级放大器Ⅲ的输出采样并转化为数字编码。将这个编码写入一次写入存储器Ⅵ作为第1个阈值，完成一个周期的检测。

同理，接下来进行第二个周期的检测，CPU控制器Ⅴ控制开关S1和S2的闭合和断开，比较R1和R2的阻值差造成的电压差，并将其通过A/D转换器Ⅳ转化为数字编码，写入一次写入存储器Ⅵ中作为第2个阈值。以这种方式，直至完成所有的n-1个周期的检测，生成n-1个阈值存入一次写入存储器Ⅵ。

2)电路检测：

电路正常工作时与初始化时的步骤基本相同。开始时开关S0～Sn-1是断开状态，开关Sn是闭合状态。首先检测R0与R1，电路在t0时刻达到稳定状态，CPU控制器Ⅴ输出控制信号使得开关S0闭合，则第一级放大器Ⅰ的输出对储值电路Ⅱ的电容C充电，将Ⅰ的输出电压存储在电容C上。t1时刻，电容C充电完毕，储值电路Ⅱ的开关Sn断开。在t2时刻，断开开关S0，并在t3时刻，闭合开关S1，第一级放大器Ⅰ逐渐建立，到t4时刻第一级放大器Ⅰ的输出电压稳定。则第二级放大器Ⅲ的两个输入端的电压差为放大器Ⅰ第二次的输出电压减去第一次的输出电压，这个电压差与R0和R1的阻值差呈线性的关系。第二级放大器Ⅲ将输入电压放大，并在t4时刻输出稳定后，A/D转换器Ⅳ对第二级放大器Ⅲ的输出采样并转化为数字编码。在CPU控制器Ⅴ的控制信号下选取一次写入存储器Ⅵ中的第一个阈值，与A/D转换器Ⅳ输出的数字编码通过比较器Ⅶ进行比较，若不同或者超过了设定的变化范围，则不再进行监测，且输出固定的高电平或低电平，通知CPU芯片遭到了破坏；否则，继续检测R1和R2，直至所有的屏蔽线R0、R1、…、Rx-Rr、…、Rn-1均被检测完一遍。

Rr或者R0、R1、…、Rx-Rr、…、Rn-1中的任意一个遭到短路或者短路，都会使得A/D转换器Ⅳ输出的数字编码不同，从而可以通过比较器Ⅶ检测出来。

第一级放大器Ⅰ的Rr可以为屏蔽线R0～Rn-1中随机选取的一根，即屏蔽线Rx（0≤x≤n-1）中的1/N（其中N一般为2～50间的实数）。这样，每批芯片的一次写入存储器Ⅵ中的阈值具有一定的随机性，可以提高芯片的安全性。

CPU控制器Ⅴ的控制信号也可以具有一定的随机性，采用不同的顺序检测完所有的屏蔽线R0～Rn-1，同样可以提高芯片的安全性。

Claims (2)

1.一种有源屏蔽布线的检测电路系统，其特征在于，该电路包括第一级放大器Ⅰ、储值电路Ⅱ、第二级放大器Ⅲ、A/D转换器Ⅳ、CPU控制器Ⅴ、一次写入存储器Ⅵ以及比较器Ⅶ；其中，第一级放大器由第一放大器AMP1、多个开关及多根被检测的屏蔽线R0、R1、…、Rx、…、Rn-1组成，其中屏蔽线Rx分为Rr和Rx-Rr两段；第一级放大器正输入端接直流电压源，第一级放大器负输入端接屏蔽线Rr和Rx-Rr两段的分界点，多个开关分别一一对应地连接多个屏蔽线的一端以及第一放大器AMP1的输出端；储值电路由电容器C和开关Sn组成，储值电路的电容C的一端接第一级放大器的输出端，另一端接开关Sn和第二级放大器的正输入端；储值电路的开关Sn的另一端接共模电平Vref1；第二级放大器由第二放大器AMP2和两个分压电阻Ra、Rb组成，第二级放大器的分压电阻Ra一端接第二放大器AMP2的输出端，分压电阻Ra的另一端接第二放大器AMP2的反相输入端；分压电阻Rb一端接第二放大器AMP2的反相输入端，分压电阻Rb的另一端接共模电平Vref1；A/D转换器的输入端接第二级放大器的输出端；A/D转换器的输出端与比较器的输入端连接；CPU控制器分别与第一级放大器和一次写入存储器连接，CPU控制器产生的控制信号用来选择开关S0～Sn-1和一次写入存储器中的阈值；一次写入存储器与CPU控制器以及比较器连接；比较器的输入端分别与一次写入存储器的输出端和A/D转换器的输出端相连；比较器的输出为整个电路的输出。

2.根据权利要求1所述的一种有源屏蔽布线的检测电路系统，其特征在于，所述第一级放大器的屏蔽线Rx的Rr段长度为整个屏蔽线Rx长度的1/N，N为2～50间的实数，屏蔽线Rx为由开关选通的多根屏蔽线R0、R1、…、Rn-1中的任意一根。