CN106777678A - 一种安全芯片物理防护布线的有效方法 - Google Patents
一种安全芯片物理防护布线的有效方法 Download PDFInfo
- Publication number
- CN106777678A CN106777678A CN201611151922.8A CN201611151922A CN106777678A CN 106777678 A CN106777678 A CN 106777678A CN 201611151922 A CN201611151922 A CN 201611151922A CN 106777678 A CN106777678 A CN 106777678A
- Authority
- CN
- China
- Prior art keywords
- circuit
- wiring
- line
- group
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Abstract
本发明涉及集成电路IC芯片设计中安全相关领域,以及集成电路辅助设计软件工具中布局布线领域。为了防止针对IC芯片的上电物理攻击,芯片设计厂商提出了版图保护电路的概念,即在顶层金属层加入一层防护层金属,该防护层的信号线受到持续的监控,一旦该信号被破坏,芯片会自动开启报警电路,实行电路自我毁坏,防止非法操控数据。本发明提出一种安全芯片物理防护布线的有效方法。在矩形布线区域内,依次生成一组垂直的线,每根线由一段段水平的台阶状布线构成,相邻两根线间的台阶相互形成交叉。台阶的水平长度由参数H和分割点P确定,台阶数由参数V确定。本方法产生的布线从局部看图案的重复性高,不宜被分析。其中多组检测和换层的方案增加了短路攻击难度。本布线适用于多种检测电路的连接方式,例如,单根多组检测、并行多根换层检测、并行多根非换层检测、以及各种混合方式。
Description
技术领域
本发明涉及安全IC芯片中防止物理攻击的有源屏蔽布线方法,属于集成电路IC芯片设计中安全相关领域,同时也属于集成电路辅助设计软件工具中布线领域。
背景技术
针对安全芯片(包括电子护照、移动支付、SIM卡等相关芯片)的一种物理攻击方法是在IC芯片上电后读取Flash中的数据。为了防止上述攻击,芯片设计厂商提出了版图保护电路的概念,即在顶层金属层加入一层防护层金属,该防护层的信号线受到持续的监控,一旦该信号被破坏,芯片会自动开启报警电路,实行电路自我毁坏,防止非法操控数据。
本文针对防护层布线的构造方法。好的防护层布线要求不宜被分析,不宜被短路,局部图案重复性高,适用于多种检测方式等。
发明内容
本发明提出一种安全芯片物理防护布线的有效方法。
在矩形布线区域内,依次生成一组垂直的^^^线,每根^^^线由一段段水平的台阶状布线构成,相邻两根^^^线间的台阶相互形成交叉。台阶的水平长度由参数H和分割点P确定,台阶数由参数V确定。
这种^^^布线可以用于构造各种监测方式。例如,一种方式是对每根^^^线进行检测,形成单根多组检测布线(附图9);也可以将所有的^^^线首尾相连,形成单根单组检测布线。另一种方式是将多根相邻的线形成一组,各组间再相连接。连接的方式又分两种,一种是顺序相连,不需要次顶层金属换层(附图10);另一种是交错相连,需要次顶层金属换层(附图11)。换层的方式使邻近的^^^线分属于不同的检测电路,增加了短路攻击的难度。最后,各种检测方式可以混合使用。例如一部分使用换层方案,一部分使用单根方案(附图12)。
本方法产生的布线从局部看图案的重复性高,不宜被分析。其中多组检测和换层的方案增加了短路攻击难度。本布线适用于多种检测电路的连接方式。
附图说明
图1:根据线宽W和线间距S划分矩形布线区域成网格后的结果。
图2:生成第1条^^^线后的结果。台阶数为V=4,上升边为1-4,下降边为6-9,5为转折点。上升边与下降边在Y方向互为镜像,在X方向错开一个格点。每个台阶在X方向由一条长度为8的边和一条长度为3的边组成。
图3:生成第2条^^^线后的结果。台阶X方向长度被补全为H=11个格点。
图4:生成第3条^^^线后的结果。
图5:生成第4条^^^线后的结果。1、2和3、4两组^^^线生成的台阶相互交错。
图6:生成第5和第6条^^^线后的结果。
图7:生成全部有源^^^线后的结果。
图8:布线区域被^^^线填满后的结果。
图9:单根多组检测。每根^^^线一端连接信号发生电路,一端连接信号接收及判断检测电路,共10组检测电路。
图10:2根并行非换层2组检测。将两根^^^线在上方和下方依次相连,然后在头尾连接检测电路。共两组检测电路。
图11:5根并行换层5组检测。将前后5根^^^线在上方交叉相连,图中的细线表示此顶层金属(换层),再将5组检测电路连接到下方。交叉相连(换层)的好处在于相邻的信号线分属于不同的检测电路,增加了短路攻击的难度,但需要占用此顶层金属的布线资源。
图12:单根及4根并行换层6组混合检测。第1和第10根^^^线分别是单根检测,中间的2-9根^^^线是4根并行换层检测。
具体实施方式
设屏蔽线线宽W,线间距S;^^^布线水平宽度H(附图示例中H=11),断点P(0<P<H)(附图示例中P=8),垂直台阶数V(附图示例中V=4);布线区域为矩形。
第1步:将矩形布线区域划分成格点,每个格点为一正方形,宽长为W+S,^^^布线将按格点进行(附图1)。
第2步:生成第1条^^^线。从布线区域的左下角起,向右上依次产生V个上升台阶,每个台阶的画法是,先向上走一个格点,再向右走P-1个格点,再向上走4-1个格点,最后再向左走H-P-1个格点。对于第V个台阶的最后一笔,要向左多走一个格点。然后,向左上产生V个下降台阶,每个台阶的画法是,先向上走一个格点,再向右走H-P-1个格点,再向上走4-1个格点,最后再向左走P-1个格点。对于第V个台阶的最后一笔,要向左少走一个格点。重复执行上述步骤,生成^^^线,直到布线区域的顶端(附图2)。
第3步:生成第2条^^^线。方法是参考第1条^^^线,对台阶补全长度到H,即在第一条^^^线向左P个格点处,生成向右长度为H-P的线段;在第一条^^^线向左H-P个格点处,生成向右长度为P的线段;在4-1个垂直线段处,生成紧邻的同长度线段(附图3)。
第4步:生成第3条^^^线。方法是延第2条^^^线的紧邻格点生成(附图4)。
第5步:生成第4条^^^线。方法同步骤3,但参考第3条^^^线,补全台阶长度到H。可以看到1、2两根线和3、4两根线生成的台阶相互交错(附图5)。
第6步:生成第5和第6条^^^线。方法同步骤4和5(附图6)。
第7步:重复上述步骤直到^^^线到达布线区域的最右端(附图7)。
第8步:按相同的布线方法,填补左侧、右上、和右下处的空白,就像它们是来自于更大的一个布线区域一样。这些填补线不用于有源信号的检查,但它们使布线区域被填充完满,增加真正的有源信号线被识别的难度(附图8)。
第9步:根据需要将信号线串联并连接检测电路。例如:单根多组检测(附图9)、2根并行非换层2组检测(附图10)、5根并行换层5组检测(附图11)、单根及4根并行换层6组混合检测(附图12)。
Claims (7)
1.一种安全芯片物理防护布线的有效方法。在矩形布线区域内,依次生成一组垂直的^^^线,每根^^^线由一段段水平的台阶状布线构成,相邻两根^^^线间的台阶相互形成交叉。
2.使用如下参数:线宽W,线间距S,台阶的水平长度H,台阶分割点P,垂直台阶数V。
3.检测电路的连接方式:每根线连接一组检测电路。
4.检测电路的连接方式:将所有线首尾相连,形成单根线,再在首尾连接检测电路。
5.检测电路的连接方式:将多根相邻的线形成一组,各组间顺序相连,再在首尾处针对每根布线连接检测电路。
6.检测电路的连接方式:将多根相邻的线形成一组,各组间通过次顶层金属线交错相连,再在首尾处针对每根布线连接检测电路。
7.检测电路的连接方式:上述3-6连接方式的各种有效组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611151922.8A CN106777678A (zh) | 2016-12-14 | 2016-12-14 | 一种安全芯片物理防护布线的有效方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611151922.8A CN106777678A (zh) | 2016-12-14 | 2016-12-14 | 一种安全芯片物理防护布线的有效方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106777678A true CN106777678A (zh) | 2017-05-31 |
Family
ID=58888468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611151922.8A Pending CN106777678A (zh) | 2016-12-14 | 2016-12-14 | 一种安全芯片物理防护布线的有效方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106777678A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101373758A (zh) * | 2003-08-28 | 2009-02-25 | 松下电器产业株式会社 | 屏蔽布线的布线构造 |
CN101996264A (zh) * | 2009-08-19 | 2011-03-30 | 英业达股份有限公司 | 电路板布线方法 |
CN102184270A (zh) * | 2010-11-24 | 2011-09-14 | 天津蓝海微科技有限公司 | 安全芯片的版图保护电路自动生成方法 |
CN103344874A (zh) * | 2013-06-28 | 2013-10-09 | 清华大学 | 一种有源屏蔽布线的检测电路 |
US20150279263A1 (en) * | 2014-03-27 | 2015-10-01 | Samsung Display Co., Ltd. | Data driver and display apparatus having the same |
CN105224887A (zh) * | 2015-10-30 | 2016-01-06 | 深圳国微技术有限公司 | 一种用于安全芯片的防篡改屏蔽层 |
-
2016
- 2016-12-14 CN CN201611151922.8A patent/CN106777678A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101373758A (zh) * | 2003-08-28 | 2009-02-25 | 松下电器产业株式会社 | 屏蔽布线的布线构造 |
CN101996264A (zh) * | 2009-08-19 | 2011-03-30 | 英业达股份有限公司 | 电路板布线方法 |
CN102184270A (zh) * | 2010-11-24 | 2011-09-14 | 天津蓝海微科技有限公司 | 安全芯片的版图保护电路自动生成方法 |
CN103344874A (zh) * | 2013-06-28 | 2013-10-09 | 清华大学 | 一种有源屏蔽布线的检测电路 |
US20150279263A1 (en) * | 2014-03-27 | 2015-10-01 | Samsung Display Co., Ltd. | Data driver and display apparatus having the same |
CN105224887A (zh) * | 2015-10-30 | 2016-01-06 | 深圳国微技术有限公司 | 一种用于安全芯片的防篡改屏蔽层 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9940425B2 (en) | Method and apparatus for camouflaging a standard cell based integrated circuit with micro circuits and post processing | |
CN104933412B (zh) | 中高密度人群的异常状态检测方法 | |
CN102386167B (zh) | 一种半导体器件结构 | |
CN105122336B (zh) | 导电性膜、其配线图案的评价及决定方法及其应用 | |
CN104217420B (zh) | 检测图像中的重复图案的方法及装置 | |
US20100213974A1 (en) | Method and apparatus for camouflaging a printed circuit board | |
CN109585419A (zh) | 对重要区域加强防护的芯片顶层金属防护层布线方法 | |
CN102955121A (zh) | 一种电迁移失效的剩余寿命预测方法和装置 | |
CN102184270A (zh) | 安全芯片的版图保护电路自动生成方法 | |
CN109461142A (zh) | 线路隐患分析方法、装置及电子终端 | |
CN101398861B (zh) | 电子元件焊接区域布局检测方法 | |
CN102760728B (zh) | 芯片测试结构以及测试方法 | |
CN106327558A (zh) | 点云立面提取方法和装置 | |
CN107240146A (zh) | 业务指标显示的方法和设备 | |
CN106777678A (zh) | 一种安全芯片物理防护布线的有效方法 | |
CN102467602A (zh) | 检测小延迟缺陷的方法 | |
TW201033836A (en) | Method to automatically add power line in channel between macros | |
CN203850292U (zh) | 一种用于监测金属层短路的测试结构 | |
CN106449462B (zh) | 电迁移测试结构 | |
CN104252707B (zh) | 对象检测方法和装置 | |
CN116707352A (zh) | 电源分配网络处理方法、装置、电子设备及可读存储介质 | |
CN105873362A (zh) | 一种换层走线方法、装置和集成电路系统 | |
CN115294237A (zh) | 电力仿真建模连线优化方法、装置、设备及可读存储介质 | |
Chauhan et al. | Effect of height variation of closely located interfering buildings on wind loads on tall buildings | |
CN108804811B (zh) | 大规模集成电路设计中多层绕障直角布线方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170531 |