CN101996264A - 电路板布线方法 - Google Patents

电路板布线方法 Download PDF

Info

Publication number
CN101996264A
CN101996264A CN2009101664600A CN200910166460A CN101996264A CN 101996264 A CN101996264 A CN 101996264A CN 2009101664600 A CN2009101664600 A CN 2009101664600A CN 200910166460 A CN200910166460 A CN 200910166460A CN 101996264 A CN101996264 A CN 101996264A
Authority
CN
China
Prior art keywords
signal wire
hole
circuit board
length
taken
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009101664600A
Other languages
English (en)
Inventor
鲍荣艳
范文纲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CN2009101664600A priority Critical patent/CN101996264A/zh
Publication of CN101996264A publication Critical patent/CN101996264A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

一种电路板布线方法,提供一布线程序与资料库关联,以对具有多层面、至少一信号线、以及至少一通孔的电路板进行布线作业,该资料库中预存有该电路板的各该层面、信号线、以及通孔的属性信息,并预设有一储存于该资料库中的测距规则,因而可通过该布线程序对该电路板上的信号线进行布设,当信号线经由通孔执行换层时,依据该测距规则以及该资料库中所预存的属性信息,测定该信号线占用该通孔的长度以及该通孔中未被该信号线占用的长度,进而得以预测该信号线的布设是否会产生通孔根效应,从而有利于提高电路板的布线质量,并节约布线时间以及成本。

Description

电路板布线方法
技术领域
本发明涉及一种电路板布线方法,特别是涉及一种避免产生通孔根效应的电路板布线方法。
背景技术
随着积体电路高密度化的发展,因而使用电子设计自动化(Electronic Design Automation:EDA)程序进行布线的需求相应增加。目前,印刷电路板(PCB)的布线(Layout)通常通过各类软件(例如Protel软件)来加以达成。其中,于进行布线之前,布线人员通常需要对重要的布线线路(例如信号线及电源线等)设定线宽及线距,以满足例如阻抗或时序等规格要求,而使得信号能够有效地经由该线路传输。
为了要确定所布设的线路是否符合线宽及线距的设计规则,在布线完成之后通常还需要对所布设的线路进行设计规则查核(DRC,Design Rule Check),以避免因为线路宽度不足而造成良率不佳等不良后果,亦可有效避免因线路间距过小而形成电磁干扰或短路等不良后果。一旦线路被查核到有上述缺陷时,布线软件通常会于该线路上的缺陷处标示DRC,以供布线人员据此进行对应处理。
再者,布线人员在一片多层电路板上布线时,尤其是在布设高速信号线的时候,往往会依照需求而将信号线进行换层,例如将信号线的布设从顶层(Tl,Top layer)换到底层(Bl,Bottom layer),或者从底层换到顶层,此时为达成换层的目的,往往需要在多层电路板上形成一个贯穿顶层及底层并具有电气连接属性的过渡孔,亦即业界所称的通孔或过孔(Via)。另外,当高速信号线的布设需要从多层电路板的中间层(或称内层)换到其它层面上的时候,通常也会通过形成通孔的手段来加以达成换层的目的,此外,当信号线需由电路板的顶层进入通孔内再由该电路板的中间层离开通孔,此时电路板上的通孔还有一部分未被信号线所占用,因而衍生出下列问题:当信号进入这类的通孔内并传输至阻抗相当的带状线层时,部分信号会继续传输到该通孔中未被信号线占用的部分,并被转换成为辐射消散,因而信号无法进行衰减反射,进而导致传输线延时加大,且造成传输线阻抗不够连续等不良现象,此即为业界所称的通孔根效应(via stub)。
然而,布线人员在布设高速信号线时通常会忽略通孔根效应,往往都是在收到检测回馈报告之后才发现通孔根效应所造成的影响,且才根据该影响采取补救措施,因而造成无谓的成本浪费。
因此,如何提供一种电路板布线技术,以避免通孔根效应的产生,而解决现有技术中存在的缺失,实已成为亟待解决的课题。
发明内容
鉴于上述现有技术的缺点,本发明提供一种电路板布线方法,以避免通孔根效应的产生,进而提升电路板的布线质量,从而效克服了现有技术中的种种缺失。
为达上述目的及其他目的,本发明提供一种电路板布线方法,包括:提供一电路板布线程序,以对具有多层面、至少一信号线、以及至少一通孔的电路板进行布线作业,该布线程序与一资料库关联,该资料库中预存有各该层面、信号线、以及通孔的属性信息;预设一测距规则并将其储存于该资料库中;通过该布线程序对该电路板上的信号线进行布设,当该信号线经由该通孔执行换层时,依据该测距规则以及该资料库所预存的属性信息测定该信号线占用该通孔的长度以及该通孔中未被该信号线占用的长度;以及判断该信号线占用该通孔的长度是否小于该通孔中未被该信号线占用的长度,若否,则表示该信号线的布设并不会产生通孔根效应,因而得以继续布线作业;若是,则表示该信号线的布设有可能产生通孔根效应,因而需进行适当处理。
前述本发明的电路板布线方法中,若该信号线占用该通孔的长度小于该通孔中未被该信号线占用的长度,则该布线程序在一显示介面显示提示信息,以供选择将该通孔中未被信号线占用的部分进行填充,进而减少该通孔中未被该信号线占用的长度,从而令该信号线占用该通孔的长度大于该通孔未被该信号线占用的长度。该电路板的多层面包括有顶层、底层及至少一中间层,其中,该测距规则为当该信号线经由该通孔执行换层时,自该顶层、底层及中间层中定义出该信号线的起始层及终止层,并将该起始层至该终止层的间距定义为该信号线占用该通孔的长度,且将该起始层至该顶层的间距以及该终止层至该底层的间距定义为该通孔中未被该信号线占用的长度。
前述本发明的电路板布线方法中,该层面包含层面厚度的属性信息。该信号线为高速线。该通孔包含通孔深度的属性信息。该通孔深度等于该信号线占用该通孔的长度与该通孔中未被该信号线占用的长度的总和。该提示信息以高亮(highlight)方式以及着色(color)方式其中一者对该信号线进行标示。
如上所述,本发明的电路板布线方法,通过比对信号线占用通孔的长度与通孔中未被信号线占用的长度的手段,以预测该信号线的布设是否会产生通孔根效应,进而提醒布线人员适当因应,从而达成有效减少通孔根效应的产生机率的有益效果,而有利于提高电路板的布线质量,并节约布线时间以及成本。因此,应用本发明可有效解决现有技术中的诸多缺点,实具有高度的产业利用价值。
附图说明
图1为本发明的电路板布线方法的步骤流程示意图。
图2a至2d为本发明的电路板布线方法的具体实施形态示意图。
元件符号简单说明
1         电路板
11        层面
111       起始层
112       终止层
12        信号线
13        通孔
T1        顶层
Bl        底层
M1        中间层
H         通孔深度
H1        信号线占用通孔的长度
H2          信号线未占用通孔的长度
S10~S14    步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可通过其他不同的具体实例加以施行或应用,本说明书中的各项细节亦可基于不同观点与应用,在不背离本发明的精神下进行各种修饰与变更。
请参阅图1及图2a至2d,图1为本发明的电路板布线方法的步骤流程示意图;图2a至2d为本发明的电路板布线方法的具体实施形态示意图。如图所示,本发明提供一种电路板布线方法,包括以下步骤:首先执行步骤S10,提供一电路板布线程序,该电路板布线程序与一资料库关联,用以对具有多层面11、至少一信号线12以及至少一通孔13的电路板1进行布线作业,该资料库中预存有各该层面11、信号线12、及通孔13的属性信息;在本实施例中,各该层面11包含有层面厚度的属性信息,该通孔13包含有通孔深度的属性信息,且该信号线12为高速线。更为详细地,该层面11还包含有定义层面为信号层或接地层的属性信息,然此并非本发明所揭示的重点,故不在此赘述。其中,该电路板1的多层面11中包含有顶层Tl(Top layer)、底层Bl(Bottom layer)以及至少一中间层Ml(Middle layer);接着进至步骤S11。
在步骤S11中,预设一测距规则并将其储存于该资料库中。于本实施例中,该测距规则为当该信号线12经由该通孔13执行换层时,自该顶层Tl、底层Bl及中间层Ml中定义出该信号线12的起始层111及终止层112,并将该起始层111至该终止层112的间距定义为该信号线12占用该通孔13的长度,且将该起始层111至该顶层T1的间距以及该终止层112至该底层B1的间距定义为该通孔13中未被该信号线12占用的长度。于图2a至2d中,该信号线12占用该通孔13的长度标示为H1;该通孔13中未被该信号线12占用的长度标示为H2,其中,该通孔13的通孔深度等于该信号线12占用该通孔13的长度H1与该通孔13中未被该信号线12占用的长度的总和H2,即标示为H。接着进至步骤S12。
在步骤S12中,通过该布线程序对该电路板1上的信号线12进行布设,当该信号线12经由该通孔13执行换层时,依据该测距规则测定该信号线12占用该通孔13的长度H1以及该通孔13中未被该信号线12占用的长度H2;接着进至步骤S13。
在步骤S13中,判断该信号线12占用该通孔13的长度H1是否小于该通孔13中未被该信号线12占用的长度H2,若是,则表示该信号线12的布设有可能会产生通孔根效应(via stub),接着进至步骤S14;若否,则表示该信号线12的布设产生通孔根效应的机率不高,因而可继续该信号线12的布线作业。
下面将根据图2a至2d中所呈现的不同状况逐一讲述该步骤S13的判断过程:
请参阅图2a及图2b,当该信号线12经由该通孔13执行换层时,自多个中间层M1中定义出该信号线12的起始层111及终止层112,并将该起始层111至该终止层112的间距定义为该信号线12占用该通孔13的长度H1,将该起始层111至该顶层T1的间距以及该终止层112至该底层Bl的间距定义为该通孔13中未被该信号线12占用的长度H2。由于该起始层111及终止层112包含在该多中间层Ml内,故,该通孔13内有两段H2,换言之,该H1要分别与该两段H2进行比较才能有效预测通孔根效应的产生,如图2a所示,由于H1>H2,则表示该信号线12的布设产生通孔根效应的机率不高,因而可继续该信号线12的布线作业;如图2b所示,由于H1<H2,则表示该信号线12的布设有可能产生通孔根效应,接着需进至步骤S14以进行适当处理。
请参阅图2c,当该信号线12经由该通孔13执行换层时,将顶层Tl定义为该信号线12的起始层111,并在多中间层M1中定义出该信号线13的终止层112。此时,该起始层111至该终止层112的间距为该信号线12占用该通孔13的长度H1,以及该终止层112至该底层B1的间距为该通孔13中未被该信号线12占用的长度H2。如图所示,由于H1>H2,则表示该信号线12的布设产生通孔根效应的机率不高,因而可继续该信号线12的布线作业。
请参阅图2d,当该信号线12经由该通孔13执行换层时,在多中间层M1中定义出该信号线13的起始层111,以及将底层Bl定义为该信号线13的终止层112。此时,该起始层111至该终止层112的间距为该信号线12占用该通孔13的长度H1,以及该起始层111至该顶层Tl的间距为该通孔13中未被该信号线12占用的长度H2。如图所示,由于H1>H2,则表示该信号线12的布设产生通孔根效应的机率不高,因而可继续该信号线的布线作业。
在步骤S14中,于该电路板布线程序所提供的一显示介面显示提示信息,进而得以提醒布线人员适当处理,于本实施例中,该提示信息以高亮(highlight)方式以及着色(color)方式的其中一者对该信号线12进行标示。
后续布线人员可通过该布线程序将该通孔13中未被该信号线12占用的部分进行填充,以减少该通孔13中未被该信号线12占用的部分,从而令该信号线12占用该通孔13的长度大于该信号线12未占用该通孔13的长度,而有效减少通孔根效应的产生。
需要特别说明的是,于本实施例中,当该信号线12占用该通孔13的长度H1小于该通孔13中未被该信号线12占用的长度H2时(H1<H2),也可以将该信号线12的终止层112禁能,以使该信号线12不能够在该终止层112上布线,进而达到避免产生通孔根效应的目的。
综上所述,本发明的电路板布线方法,通过比对信号线占用通孔的长度与通孔中未被信号线占用的长度的手段,以预测该信号线的布设是否会产生通孔根效应,进而得以提醒布线人员适当因应,从而达成有效减少通孔根效应的产生机率的有益效果,而有利于提高电路板的布线质量,并节约布线时间以及成本。因此,应用本发明可有效解决现有技术中的诸多缺点,实具有高度的产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修饰与改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由申请专利范围所涵盖。

Claims (9)

1.一种电路板布线方法,其特征在于,该方法包括:
提供一电路板布线程序,以对具有多层面、至少一信号线、以及至少一通孔的电路板进行布线作业,该布线程序与一资料库关联,该资料库中预存有各该层面、信号线、以及通孔的属性信息;
预设一测距规则并将其储存于该资料库中;
通过该布线程序对该电路板上的信号线进行布设,当该信号线经由该通孔执行换层时,依据该测距规则以及该资料库所预存的属性信息测定该信号线占用该通孔的长度以及该通孔中未被该信号线占用的长度;以及
判断该信号线占用该通孔的长度是否小于该通孔中未被该信号线占用的长度,若否,则表示该信号线的布设并不会产生通孔根效应,因而得以继续布线作业;若是,则表示该信号线的布设有可能产生通孔根效应,因而需进行适当处理。
2.根据权利要求1的电路板布线方法,其特征在于,若该信号线占用该通孔的长度小于该通孔中未被该信号线占用的长度,则该布线程序在一显示介面显示提示信息,以供选择将该通孔中未被信号线占用的部分进行填充,进而减少该通孔中未被该信号线占用的长度,从而令该信号线占用该通孔的长度大于该通孔未被该信号线占用的长度。
3.根据权利要求1的电路板布线方法,其特征在于,该电路板的多层面中包括有顶层、底层、以及至少一中间层。
4.根据权利要求3的电路板布线方法,其特征在于,该测距规则为当该信号线经由该通孔执行换层时,自该顶层、底层及中间层中定义出该信号线的起始层及终止层,并将该起始层至该终止层的间距定义为该信号线占用该通孔的长度,且将该起始层至该顶层的间距以及该终止层至该底层的间距定义为该通孔中未被该信号线占用的长度。
5.根据权利要求1的电路板布线方法,其特征在于,该层面包含层面厚度的属性信息。
6.根据权利要求1的电路板布线方法,其特征在于,该信号线为高速线。
7.根据权利要求1的电路板布线方法,其特征在于,该通孔包含通孔深度的属性信息。
8.根据权利要求7的电路板布线方法,其特征在于,该通孔深度等于该信号线占用该通孔的长度与该通孔中未被该信号线占用的长度的总和。
9.根据权利要求2的电路板布线方法,其特征在于,该提示信息以高亮方式以及着色方式的其中一者对该信号线进行标示。
CN2009101664600A 2009-08-19 2009-08-19 电路板布线方法 Pending CN101996264A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101664600A CN101996264A (zh) 2009-08-19 2009-08-19 电路板布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101664600A CN101996264A (zh) 2009-08-19 2009-08-19 电路板布线方法

Publications (1)

Publication Number Publication Date
CN101996264A true CN101996264A (zh) 2011-03-30

Family

ID=43786418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101664600A Pending CN101996264A (zh) 2009-08-19 2009-08-19 电路板布线方法

Country Status (1)

Country Link
CN (1) CN101996264A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102841955A (zh) * 2011-06-24 2012-12-26 鸿富锦精密工业(深圳)有限公司 信号线长度检查系统及方法
CN103164559A (zh) * 2011-12-15 2013-06-19 鸿富锦精密工业(深圳)有限公司 信号线检查系统及方法
CN103761399A (zh) * 2014-01-26 2014-04-30 浪潮(北京)电子信息产业有限公司 一种走线设计方法及系统
CN103889140A (zh) * 2012-12-20 2014-06-25 深圳市共进电子股份有限公司 双面印刷电路板的布线方法
US9433092B2 (en) 2015-01-08 2016-08-30 Everdisplay Optronics (Shanghai) Limited Layout method for printed circuit board and printed circuit board thereof
CN106777678A (zh) * 2016-12-14 2017-05-31 天津蓝海微科技有限公司 一种安全芯片物理防护布线的有效方法
CN109933832A (zh) * 2017-12-18 2019-06-25 瞻博网络公司 使用基于参数的规则集的印刷电路板空隙信息生成

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102841955A (zh) * 2011-06-24 2012-12-26 鸿富锦精密工业(深圳)有限公司 信号线长度检查系统及方法
CN103164559A (zh) * 2011-12-15 2013-06-19 鸿富锦精密工业(深圳)有限公司 信号线检查系统及方法
CN103889140A (zh) * 2012-12-20 2014-06-25 深圳市共进电子股份有限公司 双面印刷电路板的布线方法
CN103761399A (zh) * 2014-01-26 2014-04-30 浪潮(北京)电子信息产业有限公司 一种走线设计方法及系统
US9433092B2 (en) 2015-01-08 2016-08-30 Everdisplay Optronics (Shanghai) Limited Layout method for printed circuit board and printed circuit board thereof
CN106777678A (zh) * 2016-12-14 2017-05-31 天津蓝海微科技有限公司 一种安全芯片物理防护布线的有效方法
CN109933832A (zh) * 2017-12-18 2019-06-25 瞻博网络公司 使用基于参数的规则集的印刷电路板空隙信息生成
CN109933832B (zh) * 2017-12-18 2021-02-02 瞻博网络公司 使用基于参数的规则集的印刷电路板空隙信息生成

Similar Documents

Publication Publication Date Title
CN101996264A (zh) 电路板布线方法
CN1848122B (zh) 芯片与封装基板的布局数据集合的整合式检错方法及系统
JP2005535118A5 (zh)
JP5407632B2 (ja) プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム
CN101782931B (zh) 电路板布线的约束区域处理方法及系统
CN111737945A (zh) 一种pcb板的背钻设计方法、系统、终端及存储介质
CN101964008B (zh) 布线设计辅助设备和布线设计辅助方法
CN111125882A (zh) 一种pcb传输线等长设置的走线方法、装置及设备
CN109492310A (zh) 一种线路检查的方法及检查装置
JP2010198466A (ja) 配線基板の配線設計方法
CN103579173A (zh) 半导体封装件及其制法
CN101201867A (zh) 电路板线路布设的方法
CN113705143B (zh) 一种自动化仿真系统和自动化仿真方法
WO2023206958A1 (zh) Pcb信号过孔结构及其确定方法、确定装置、确定设备
CN103985701A (zh) 封装基板及其检测方法
US20090132977A1 (en) Method of establishing coupon bar
CN102043872A (zh) 电路板布线方法
EP2770448A1 (en) Electronic-substrate electrical design device using three-dimensional space, electrical design method, program, and computer-readable recording medium
CN103747625A (zh) 一种hdi板的gnd孔布图方法及系统
CN110035606B (zh) 一种适用于包括模拟传感器件电路的pcb层叠方法及结构
CN101201869A (zh) 布线约束区域生成系统及方法
CN102456085A (zh) 印刷电路板辅助垫的形状确定方法
Li Design Check and Production Data Output
CN101303703A (zh) 穿引通孔的开设系统及方法
CN203368918U (zh) 一种测试电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110330