CN103889140A - 双面印刷电路板的布线方法 - Google Patents
双面印刷电路板的布线方法 Download PDFInfo
- Publication number
- CN103889140A CN103889140A CN201210558598.7A CN201210558598A CN103889140A CN 103889140 A CN103889140 A CN 103889140A CN 201210558598 A CN201210558598 A CN 201210558598A CN 103889140 A CN103889140 A CN 103889140A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- double
- interconnection line
- mutual connection
- sided printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
一种双面印刷电路板的布线方法,包括下列步骤:将元器件布置于双面印刷电路板的正面;判断电路板空间是否够所有置于正面的元器件的互连线在正面完成互连,如正面空间足够,则将所有的互连线布置于顶层进行互连;否则将一部分位置集中的互连线换到电路板的背面进行互连;于背面的互连线两侧添加0欧姆贴片电阻,将互连线两侧的电路板短接起来。本发明通过将需要换层的互连线集中换层,在双面印刷电路板的背面获得了较大面积的完整平面,并通过采用0欧姆电阻将互连线两侧平面补齐,大大降低了EMC不合格的风险,使得采用双面印刷电路板的产品3C和CE认证的通过率大增,降低了产品的不良率,有效地提升了产品投放市场的速度。
Description
技术领域
本发明涉及一种制造印刷电路的方法,特别是涉及一种双面印刷电路板的布线方法。
背景技术
目前的电子产品为了降低成本,越来越多的产品采用双面印制电路板来进行电路设计,即印刷电路板的正面(顶层)和背面(底层)的都会被用来布线,布线层数减少为2层。
传统的双面印制电路板因为正面和背面都会被用于布线,造成印刷电路板上难以形成完整的平面,这样会带来电磁兼容性(EMC)达不到要求的问题。
发明内容
基于此,有必要提供一种双面印刷电路板的布线方法,其能够制造出具有良好的电磁兼容性的双面印刷电路板。
一种双面印刷电路板的布线方法,包括下列步骤:将元器件布置于双面印刷电路板的正面;判断所述双面印刷电路板的正面空间是否足够全部所述布置于正面的元器件的互连线在正面完成互连,如所述正面空间足够,则将所述互连线布置于顶层进行互连;否则选择一部分元器件的互连线换到所述双面印刷电路板的背面进行互连,所述一部分的互连线为位于所述双面印刷电路板上一集中区域的互连线;于背面的互连线两侧添加0欧姆贴片电阻,所述0欧姆贴片电阻一端连接对应的互连线左侧的电路板,另一端连接对应的互连线右侧的电路板,从而于所述双面印刷电路板的背面将所述互连线两侧的电路板短接起来。
在其中一个实施例中,所述0欧姆贴片电阻与对应的互连线在交叉处垂直。
在其中一个实施例中,所述0欧姆贴片电阻包括0603电阻。
在其中一个实施例中,所述0欧姆贴片电阻包括1206电阻。
在其中一个实施例中,所述于背面的互连线两侧添加0欧姆贴片电阻的步骤,是仅在长度大于或等于1cm的所述互连线的两侧进行添加。
上述双面印刷电路板的布线方法,通过将需要换层的互连线集中换层,在双面印刷电路板的背面获得了较大面积的完整平面,并通过采用0欧姆电阻将互连线两侧平面补齐,大大降低了EMC不合格的风险,使得采用双面印刷电路板的产品3C和CE认证的通过率大增,降低了产品的不良率,有效地提升了产品投放市场的速度。
附图说明
图1是一实施例中双面印刷电路板的布线方法的流程图;
图2是一实施例中采用双面印刷电路板的布线方法布线得到的版图。
具体实施方式
为使本发明的目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。需要指出的是,本发明中与方位有关的词,例如“正面”、“背面”、“左”、“右”等,并不是对产品处于使用状态或其它状态时的方位限定,而只是表示部件在空间上的相对位置关系。
图1是一实施例中双面印刷电路板的布线方法的流程图,包括下列步骤:
S110,将元器件布置于双面印刷电路板的正面。
如果正面的空间不足以放置所有的元器件,则也可以将部分的元器件置于双面印刷电路板的背面,置于背面的元器件位置应集中。本实施例中是以元器件均置于正面的情况对技术方案进行介绍。
S120,判断电路板空间是否够所有置于正面的元器件的互连线在正面完成互连。若是,则执行步骤S130,否则执行步骤S140。
实际产品在布线时一般会遇到双面印刷电路板正面空间不足以容纳所有的互连线的情况,即进入步骤S140。
S130,将所有的互连线布置于电路板正面进行互连。
S140,将一部分位置集中的互连线换到电路板的背面进行互连。
选择位置合适的互连线于双面印刷电路板的背面进行互连。应尽量选择位置相对集中的互连线在电路板背面进行互连,以使得背面的互连线位于双面印刷电路板背面一块尽量小的区域内。并且,背面的互连线长度应尽可能的短,也就是说电路板背面的互连线占据的区域相同或相若的情况下,尽量选择长度短的互连线在电路板的背面进行互连。
S150,于背面的互连线两侧添加0欧姆贴片电阻,将互连线两侧的电路板短接起来。
对于长度很短(例如小于1cm)的互连线,不必在其两侧布置0欧姆贴片电阻。对于一条长度较长(大于等于1cm(裂缝电感估算:1nH/cm),大略的分析方法:当上升沿为5ns电流为100A的电快速脉冲瞬变脉冲群通过此地平面的裂缝,会产生20V(V=L*dI/dt)的压降,这是相当危险的;)的互连线,也可以在其延伸方向上间隔设置多个0欧姆贴片电阻,例如间隔1cm设置一个0欧姆贴片电阻。长度的选择原因分析如下:裂缝电感估算为1nH/cm,当上升沿为5ns、电流为100A的快速脉冲瞬变脉冲群通过此地平面的裂缝,会产生20伏(V=L*dI/dt)的压降,这是相当危险的。
0欧姆贴片电阻一端接于对应的互连线左侧的电路板,另一端接于对应的互连线右侧的电路板,从而将互连线两侧的电路板短接起来。在本实施例中,0欧姆贴片电阻与对应的互连线在交叉处垂直。在其它实施例中也可以将0欧姆贴片电阻斜向布置。
应该根据互连线的宽度选择匹配的0欧姆贴片电阻,即选择长度尽量小的电阻,但又要保证电阻两端的焊点间的最短距离大于对应互连线的宽度。在本实施例中,可以选择1206和0603的贴片电阻(英制代码),如图2所示。
上述双面印刷电路板的布线方法,通过将需要换层的互连线集中换层,在双面印刷电路板的背面获得了较大面积的完整平面,并通过采用0欧姆电阻将互连线两侧平面补齐,大大降低了电磁兼容性(EMC)不合格的风险,使得采用双面印刷电路板的产品3C和CE认证的通过率大增,降低了产品的不良率,有效地提升了产品投放市场的速度。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (5)
1.一种双面印刷电路板的布线方法,包括下列步骤:
将元器件布置于双面印刷电路板的正面;
判断所述双面印刷电路板的正面空间是否足够全部所述布置于正面的元器件的互连线在正面完成互连,如所述正面空间足够,则将所述互连线布置于顶层进行互连;否则选择一部分元器件的互连线换到所述双面印刷电路板的背面进行互连,所述一部分的互连线为位于所述双面印刷电路板上一集中区域的互连线;
于背面的互连线两侧添加0欧姆贴片电阻,所述0欧姆贴片电阻一端连接对应的互连线左侧的电路板,另一端连接对应的互连线右侧的电路板,从而于所述双面印刷电路板的背面将所述互连线两侧的电路板短接起来。
2.根据权利要求1所述的双面印刷电路板的布线方法,其特征在于,所述0欧姆贴片电阻与对应的互连线在交叉处垂直。
3.根据权利要求1所述的双面印刷电路板的布线方法,其特征在于,所述0欧姆贴片电阻包括0603电阻。
4.根据权利要求1所述的双面印刷电路板的布线方法,其特征在于,所述0欧姆贴片电阻包括1206电阻。
5.根据权利要求1-4中任意一项所述的双面印刷电路板的布线方法,其特征在于,所述于背面的互连线两侧添加0欧姆贴片电阻的步骤,是仅在长度大于或等于1cm的所述互连线的两侧进行添加。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210558598.7A CN103889140A (zh) | 2012-12-20 | 2012-12-20 | 双面印刷电路板的布线方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210558598.7A CN103889140A (zh) | 2012-12-20 | 2012-12-20 | 双面印刷电路板的布线方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103889140A true CN103889140A (zh) | 2014-06-25 |
Family
ID=50957801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210558598.7A Pending CN103889140A (zh) | 2012-12-20 | 2012-12-20 | 双面印刷电路板的布线方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103889140A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9763333B2 (en) | 2015-03-09 | 2017-09-12 | Cooper Technologies Company | Shared resistor pad bypass |
CN114364125A (zh) * | 2021-12-31 | 2022-04-15 | 中国电子科技集团公司第十四研究所 | 一种双面布置器件的厚膜混合集成电路及其生产方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5451721A (en) * | 1990-09-27 | 1995-09-19 | International Business Machines Corporation | Multilayer printed circuit board and method for fabricating same |
CN1437436A (zh) * | 2002-02-04 | 2003-08-20 | 华为技术有限公司 | 一种电路板的设计方法 |
CN201248193Y (zh) * | 2008-08-28 | 2009-05-27 | 深圳华为通信技术有限公司 | 一种印刷电路板和电子设备 |
CN101996264A (zh) * | 2009-08-19 | 2011-03-30 | 英业达股份有限公司 | 电路板布线方法 |
-
2012
- 2012-12-20 CN CN201210558598.7A patent/CN103889140A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5451721A (en) * | 1990-09-27 | 1995-09-19 | International Business Machines Corporation | Multilayer printed circuit board and method for fabricating same |
CN1437436A (zh) * | 2002-02-04 | 2003-08-20 | 华为技术有限公司 | 一种电路板的设计方法 |
CN201248193Y (zh) * | 2008-08-28 | 2009-05-27 | 深圳华为通信技术有限公司 | 一种印刷电路板和电子设备 |
CN101996264A (zh) * | 2009-08-19 | 2011-03-30 | 英业达股份有限公司 | 电路板布线方法 |
Non-Patent Citations (4)
Title |
---|
中国IT培训工程编委会: "《Protel99电路设计培训班》", 30 January 2002 * |
佚名: ""高质量PCB设计理论"", 《电子发烧友,URL:HTTP://WWW.ELECFANS.COM/ARTICLE/80/108/2009/2009041549929.HTML》 * |
刘建清: "《从零开始学电路仿真Multisim与电路设计Protel技术》", 31 August 2006 * |
梁湖辉: "《电子工艺实训教程》", 30 December 2009 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9763333B2 (en) | 2015-03-09 | 2017-09-12 | Cooper Technologies Company | Shared resistor pad bypass |
CN114364125A (zh) * | 2021-12-31 | 2022-04-15 | 中国电子科技集团公司第十四研究所 | 一种双面布置器件的厚膜混合集成电路及其生产方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2009045888A3 (en) | Printed circuit board coil | |
CN102548205B (zh) | 金手指和板边互连器件 | |
WO2015027239A3 (en) | Connector inserts and receptacle tongues formed using printed circuit boards | |
TW200733843A (en) | Filter and its coils connecting frame | |
WO2012175207A3 (de) | Elektronische baugruppe und verfahren zu deren herstellung | |
CN103687290A (zh) | 刚挠结合板及其信号传输线布线方法和装置 | |
CN100429965C (zh) | 一种在印刷电路板上设置板边缘接触型长短触点的方法 | |
CN103889140A (zh) | 双面印刷电路板的布线方法 | |
CN106793564A (zh) | 一种多层pcb盲孔的插件方法 | |
CN105103368B (zh) | 用于带状线中的串扰消除的装置、设备和方法 | |
CN104053299B (zh) | 差分无源均衡器 | |
CN103379732A (zh) | 焊盘加固印刷电路板 | |
CN102869208A (zh) | 印刷线路板双面插接盲孔深度控制方法 | |
CN102916307A (zh) | 一种增强识别印制电路板板间连接器连接可靠性的电路 | |
CN105764233A (zh) | 多层式电路板 | |
EP2207244A3 (de) | Steckverbinder und Multilayerplatine | |
CN103781281A (zh) | 电路板及其制作方法 | |
US20140144691A1 (en) | Method for shortening via stub and printed circuit board designed based on the method | |
CN105376962A (zh) | 电路板结构的改良方法 | |
US20170290159A1 (en) | Variable width printed circuit board using surface mount technology jumpers | |
CN204634160U (zh) | 印制电路板 | |
WO2013045810A3 (fr) | Meuble electrique d'un aeronef incorporant un systeme de raccordement electrique ameliore | |
US8124884B2 (en) | Printed circuit board | |
CN105430891B (zh) | 柔性线路板及移动终端 | |
CN102695358B (zh) | 印刷电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140625 |
|
RJ01 | Rejection of invention patent application after publication |