CN102760728B - 芯片测试结构以及测试方法 - Google Patents

Abstract

本发明提供的芯片测试结构，用于检测晶圆切割后的介质层完整性，包括：平行且相互绝缘的第一测试金属线以及第二测试金属线；所述第一测试金属线与第二测试金属线为同一层金属，也可以为不同层金属；两者均具有始端以及终端，并各自围绕芯片的器件区域构成非封闭的环状，且所述第二测试金属线位于第一测试金属线的外侧；还包括与所述第一测试金属线电连接的若干第一焊垫，与所述第二测试金属线电连接的若干第二焊垫。本发明相比于现有技术中多段平行金属线组，具有更少的检测盲区，因此能够更为全面地检测芯片各方向上所产生的裂隙问题；另一方面，测试焊垫的设置也较为灵活。本发明还提供芯片测试方法。

Description

芯片测试结构以及测试方法

技术领域

本发明涉及半导体封装测试领域，特别涉及一种用于在晶圆切割后测试芯片介质层完整性的测试结构及测试方法。

背景技术

在半导体制造领域，为了对制造工艺进行监控，保证半导体器件的可靠性，通常的做法是在器件中形成测试结构(testkey)，用于一些关键参数的测试。在一块半导体晶圆上通常会制造多个具有重复结构的芯片(Die)，当完成芯片制造工艺后，需要沿预定的切割道对晶圆进行切割形成多个分立芯片，然后再进行芯片的封装。在切割过程中，尤其机械切割时，晶圆容易受到应力作用，上述应力对芯片产生一定影响，甚至损坏芯片介质层，进而产生产品的可靠性问题。

具体的，在晶圆切割时，芯片邻近切割道的区域容易产生损伤，使得介质层的内部或者相邻介质层(绝缘介质层、金属层)之间形成细微的裂隙，直接影响介质层的绝缘或者导电性能，从而在芯片的有源区或互连结构内产生短路、漏电或其他电性问题。因此在晶圆切割后对芯片进行介质层完整性的测试显得尤为必要。

图1给出了现有技术的芯片介质层完整性的测试结构，包括位于芯片边、角处邻近切割道的若干组平行金属线。所述各组平行金属线均包括两条相互平行且位于同一层的测试金属线，每条测试金属线的两端均与测试焊垫连接。

当晶圆切割过程中，芯片受到应力作用而产生了沿介质层横向或纵向的撕扯，介质层出现裂隙，将容易使得上述测试结构中的测试金属线产生错位，原本相互绝缘的测试金属线之间发生短路或测试金属线自身发生断路。在测试过程中向测试焊垫通电，检测每组测试金属线中的短路以及断路情况，便可以确定裂隙的大致位置。例如，在图1中芯片周围的若干组测试金属线中，若位于芯片拐角处的测试金属线总是存在短路或断路的情况，则可以推断芯片在切割时，该方向的应力作用过大，介质层完整性存在问题，进而基于上述检测结果改进切割方式或芯片的半导体结构，提高工艺可靠性。

现有的测试结构具有如下局限性：相邻两组平行金属线的间隔处为检测盲区，无法确定是否存在裂隙，因此为了提高检测精度需要在芯片周围设置尽可能多的平行金属线组。所述平行金属线组数越多，对于裂隙的测试也越准确，但同时需要设置更多的测试焊垫。当对各金属线组的断线以及短路情况进行逐段检测时，将使得检测过程较为繁琐。

发明内容

本发明解决的问题是提供一种芯片测试结构及其测试方法，改善现有芯片测试结构测试精度低，测试复杂的问题。

本发明提供的一种芯片测试结构，用于检测晶圆切割后的介质层完整性，包括：平行且相互绝缘的第一测试金属线以及第二测试金属线；所述第一测试金属线与第二测试金属线为同一层金属；两者均具有始端以及终端，并各自围绕芯片的器件区域构成非封闭的环状，且所述第二测试金属线位于第一测试金属线的外侧；还包括与所述第一测试金属线电连接的若干第一焊垫，与所述第二测试金属线电连接的若干第二焊垫。

可选的，所述第一测试金属线以及第二测试金属线沿芯片周围的切割道延伸。

所述第一测试金属线以及第二测试金属线上均定义有检测点，所述检测点将第一测试金属线以及第二测试金属线分成若干检测段；所述各第一焊垫分别与第一测试金属线上的检测点连接，各第二焊垫分别与第二测试金属线上的检测点连接。可选的，所述第一测试金属线上的各检测段长度相等，所述第二测试金属线上的各检测段长度相等。所述第一测试金属线以及第二测试金属线的始端以及终端均为检测点。

可选的，所述第一焊垫以及第二焊垫均位于第一测试金属线内侧，且与第一测试金属线、第二测试金属线为同一层金属；所述第一焊垫与第一测试金属线通过金属互连线连接，所述第二焊垫与第二测试金属线通过接触孔以及金属互连线桥接。

可选的，所述第一测试金属线与第二测试金属线的间距为芯片的特征尺寸。

本发明提供的另一种芯片测试结构，用于检测晶圆切割后的介质层完整性，包括：平行且相互绝缘的第一测试金属线以及第二测试金属线；所述第一测试金属线与第二测试金属线为不同层金属，且相互对准；两者均具有始端以及终端，并各自围绕芯片的器件区域构成非封闭的环状；还包括与所述第一测试金属线电连接的若干第一焊垫，与所述第二测试金属线电连接的若干第二焊垫。

可选的，所述第一测试金属线以及第二测试金属线沿芯片周围的切割道延伸。

所述第一测试金属线以及第二测试金属线上均定义有检测点，所述检测点将第一测试金属线以及第二测试金属线分成若干检测段；所述各第一焊垫分别与第一测试金属线上的检测点连接，各第二焊垫分别与第二测试金属线上的检测点连接。可选的，所述第一测试金属线上的各检测段长度相等，所述第二测试金属线上的各检测段长度相等。所述第一测试金属线以及第二测试金属线的始端以及终端均为检测点。

可选的，所述第一焊垫位于第一测试金属线内侧，且与第一测试金属线为同一层金属，通过金属互连线连接；所述第二焊垫位于第二测试金属线内侧，且与第二测试金属线为同一层金属，通过金属互连线连接。

本发明还提供了上述芯片测试结构的测试方法，包括：

通过第一焊垫测试所述第一测试金属线的断路情况；

通过第二焊垫测试所述第二测试金属线的断路情况；

通过测试第一焊垫以及第二焊垫测试第一测试金属线与第二测试金属线的短路情况。

所述测试第一测试金属线或第二测试金属线的断路情况包括：分别向与第一测试金属线的始端以及终端连接的第一焊垫通电，检测第一测试金属线上是否存在断路；若第一测试金属线上存在断路，向相邻的第一焊垫通电，逐段检测第一测试金属线上产生断路的位置；分别向与第二测试金属线的始端以及终端连接的第二焊垫通电，检测第二测试金属线上是否存在断路；若第二测试金属线上存在断路，向相邻的第二焊垫通电，逐段检测第二测试金属线上产生断路的位置。

所述测试第一测试金属线与第二测试金属线的短路情况包括：根据已知的断路情况，两两选取第一焊垫以及第二焊垫，分组检测所述第一焊垫与第二焊垫之间的漏电流，若所述漏电流大于基准漏电流，则判定与该组第一焊垫以及第二焊垫连接的第一测试金属线以及第二测试金属线之间存在短路；若存在短路，固定选取上述组中的第一焊垫，再另外选取其他的第二焊垫进行进一步检测，或者固定选取上述组中的第二焊垫，再另外选取其他的第一焊垫，进一步检测两者之间的漏电流，筛选出能够获得最大漏电流的一组第一焊垫以及第二焊垫，以确定短路的位置。

与现有技术相比，本发明具有以下优点：所述测试结构至少包括两条平行且相互绝缘的测试金属线，并采用围绕芯片器件区域的设置方式，构成非封闭环状，相比于现有技术中多段平行金属线组，具有更少的检测盲区，因此能够更为全面地检测芯片各方向上所产生的裂隙问题；另一方面，测试焊垫的设置也较为灵活。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制，重点在于示出本发明的主旨。在附图中为清楚起见，放大了层和区域的尺寸。

图1是现有技术的芯片测试结构的示意图；

图2是第一实施例芯片测试结构的示意图；

图3是第一实施例芯片测试结构的局部放大示意图；

图4是所述第一实施例测试结构的断线/短路测试示意图。

图5是第二实施例芯片测试结构的局部放大示意图；

图6以及图7是第三实施例的两种芯片测试结构的局部放大示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，晶圆切割时的应力容易造成芯片介质层产生裂隙，影响介质层完整性，针对上述缺陷进行检测时，现有技术的芯片测试结构检测精度较低，检测方法较为复杂。

针对上述问题，本发明的发明人提供了一种芯片测试结构，通过在芯片周围设置至少两圈平行且相互绝缘的测试金属线，并设置与所述测试金属线连接的多个测试焊垫，通过检测所述测试金属线的断线或短路情况进而检测芯片介质层的完整性。上述两圈测试金属线可以为同一层金属也可以为不同层金属，还可以结合多条位于同一层以及不同层的测试金属线，同时检测沿介质层横向或纵向延伸的裂隙。以下通过若干实施例，介绍本发明的芯片测试结构及其相应的测试方法。

第一实施例

如图2所示，晶圆中设置有方格状的切割道，所述切割道划分所述晶圆，每一格内即一颗芯片。本实施例的芯片测试结构包括：平行且相互绝缘的第一测试金属线101以及第二测试金属线102；所述第一测试金属线101以及第一测试金属线102均具有始端以及终端，并且各自围绕芯片的器件区域构成非封闭的环状；进一步的，所述第一测试金属线101与第二测试金属线102可以沿切割道延伸，因此上述非封闭环为方形环。所述第一测试金属线101与第二测试金属线102为同一层金属，其中第二测试金属线102位于第一测试金属线101的外侧，即所述第一测试金属线101构成的非封闭环为内环，更靠近芯片器件区域，而第二测试金属线102构成的非封闭环为外环，更靠近切割道。

本实施例的芯片测试结构还设置有测试焊垫，包括与所述第一测试金属线电连接的若干第一焊垫201，与所述第二测试金属线电连接的若干第二焊垫202。

所述第一测试金属线101以及第二测试金属线102上具有检测点，所述检测点将第一测试金属线101以及第二测试金属线102分别区分成若干检测段。需要指出的是，上述检测点并非实际存在的结构，而是为便于将测试金属线分段人为定义的。所述各第一焊垫201分别与第一测试金属线101上的检测点连接，各第二焊垫202分别与第二测试金属线102上的检测点连接。所述检测段分的越多，在进行断线或短路定位时，检测精度也越高。通常为了在检测时便于区分漏电流的大小，所述各检测段的内阻应当一致；具体的，可以在同一根测试金属线上，合理设置检测点，使得各检测段的长度保持一致，同时还可以使得检测点在芯片器件区周围均匀分布。进一步的，所述第一测试金属线101以及第二测试金属线102的始端以及终端均为检测点。

通常为了便于检测，所述第一焊垫201以及第二焊垫202均可以设置于第一测试金属线101内侧，与芯片的引脚一并制作，且与第一测试金属线101、第二测试金属线102为同一层金属。

图3是本实施例中测试金属线的立体结构示意图，结合图2以及图3所示，由于第一焊垫201与第一测试金属线101为同一层金属，因此所述第一焊垫201与第一测试金属线101可以直接通过金属互连线连接；所述第二焊垫202与第二测试金属线101虽然也为同一层金属，但两者之间间隔了第一测试金属线101，因此无法直接通过金属互连线连接。作为可选的方案，第二焊垫202与第二测试金属线101可以通过接触孔以及金属互连线桥接。以图3所示立体结构为例，所述第二测试金属线101上的检测点首先通过接触孔301与金属互连线302连接，所述金属互连线302再通过接触孔303与第二焊垫202连接，其中金属互连线302与第二测试金属线102、第二焊垫202为不同层金属，仅起到桥接的作用，因此从布线上避开了第一测试金属线101的间隔遮挡。

本发明的芯片测试结构目的在于检测晶圆切割后芯片介质层的完整性，因此，在测试时需要检测介质层裂隙的位置。所述裂隙将会造成芯片测试结构中测试金属线的断线或短路，因此本质上需要通过对芯片测试结构的检测，确定所述断线以及短路的位置。以下进一步介绍本实施例芯片测试结构的测试方法。

断线测试的原理是在一段测试金属线的两端施加不同电位，如果未形成电流便可以确定该段测试金属线中存在断线情况；而短路测试的原理则是在不同测试金属线之间施加不同电位，若形成较大的漏电流则可以推定两测试金属线之间存在短路情况，若未形成漏电流或漏电流极小则可以推定两金属线之间绝缘良好，不存在短路。基于上述原理，在做芯片测试结构的检测时，应当先进行断线测试，然后再基于测试结构的断线情况才能准确测试短路的情况。这是因为如果直接进行短路测试时，假设测试金属线自身存在断线问题，同样不会产生漏电流，很容易漏判短路的存在。

下面以本实施例的芯片测试结构为例，图4是本实施例芯片测试结构的断线/短路测试示意图，假设经过晶圆切割后，第一测试金属线101在a点处发生断线，而与第二测试金属线102在b点处短路，两处均存在裂隙。

首先进行断线测试，分别向与第一测试金属线101的始端以及终端连接的第一焊垫201a以及第一焊垫201b通电，施加不同电位；同理，也对第二测试金属线102作同样的测试。由于第一测试金属线101的a点断线，而第二测试金属线102的连接性完好，因此上述测试中第一测试金属线101上不形成电流，而第二测试金属线102上形成较明显电流。根据所述测试结果，推断第一测试金属线101存在断线问题，而排除第二测试金属线102的断线问题。接下来需要确认第一测试金属线101具体的断线位置。由于第一测试金属线101上的各检测点已经将第一测试金属线101分为若干段检测段，因此仅需分别向与各检测段两端检测点连接的第一焊垫通电，施加不同电位，便可以逐段检测是否存在断线，最终查找出产生断线问题的检测段，也即a点的大致位置。因此从理论上而言，所述检测段设置的越密，a点相对于芯片的位置也检测得越准确。

在进行完断线情况的测试后，已知a点所处的检测段，再进行短路情况的检测。具体的，可以先随机两两选取第一焊垫以及第二焊垫，分组检测所述第一焊垫与第二焊垫之间的漏电流。通常选取的第一焊垫以及第二焊垫所连接的检测点之间的间距应当尽可能的近，这样如果临近所述检测点的位置存在短路时，漏电流增加的较明显。可以预先设置一基准漏电流，假设实际检测的漏电流大于所述基准漏电流，便可以初步推定短路位置b点与该组第一焊垫以及第二焊垫所连接的检测点距离较近。然后固定选取上述组中的第一焊垫，再另外选取其他的第二焊垫进行进一步检测，或者固定选取上述组中的第二焊垫，再另外选取其他的第一焊垫进行进一步检测。由于测试金属线具有内阻，因此如果选取的第一焊垫以及第二焊垫所连接的检测点距离短路位置越近，两者之间的漏电流也越大；因此根据漏电流大小的变化，按照前述方法反复筛选测试能够获得最大漏电流的一组第一焊垫以及第二焊垫，最终便能够确定短路位置b点。同理，如果检测段设置得越密集，b点相对于芯片的位置也检测得越准确。

需要指出的是，由于已知a点处存在断线，因此在选取第一焊垫或第二焊垫进行短路检测时，可以排除与不必要的检测点连接的第一焊垫或第二焊垫，从而提高检测效率；并根据断线位置合理推断在检测过程中漏电流极小时或消失时是否由所述断线所引起，避免对短路情况的漏检。例如图4中，假设经过大范围随机选取第一焊垫以及第二焊垫进行检测后，初步推断第一测试金属线101上的短路位置应当在a点的一侧，则在筛选测试焊垫进行进一步检测时，位于a点另一侧的第一焊垫可以直接排除在选择之外。

经过上述对芯片测试结构的检测过程，确定测试金属线上的短路以及断线的位置，进而确定介质层裂隙相对于芯片的方位，以便于对晶圆切割时的应力影响进行评估。

第二实施例

在第一实施例中，第一测试金属线与第二测试金属线为同一层金属，因此主要用于检测沿介质层横向延伸的裂隙，作为另一个可选实施例，所述第一测试金属线与第二测试金属线还可以为不同层金属，以适于对沿介质层纵向延伸的裂隙进行检测。

如图5所示，本发明还提供了芯片测试结构的第二实施例，包括：平行且相互绝缘的第一测试金属线110以及第二测试金属线120；所述第一测试金属线110以及第一测试金属线120均具有始端以及终端，并且各自围绕芯片的器件区域构成非封闭的环状；作为可选方案，本实施例中所述第一测试金属线110与第二测试金属线120可以沿切割道延伸，因此上述非封闭环为方形环。所述第一测试金属线110与第二测试金属线120为不同层金属，作为可选方案，本实施例中第一测试金属线110与第二测试金属线120在垂直方向上对准。

还包括与所述第一测试金属线110电连接的若干第一焊垫210，与所述第二测试金属线120电连接的若干第二焊垫220。所述第一焊垫210与第一测试金属线110为同一层金属，第二焊垫220与第二测试金属线为同一层金属。

同样为便于封装，所述第一焊垫210与第二焊垫220均位于第一测试金属线110以及第二测试金属线120所构成的非封闭环内。由于第一测试金属线110与第二测试金属线120并非同一层金属，不存在间隔遮挡的问题，因此第一测试金属线110与第一焊垫210、第二测试金属线120与第二焊垫220均可以在所在金属层内直接通过金属互连线连接。

从以上结构描述可知，本实施例与第一实施例的区别仅在于，第一测试金属线与第二测试金属线的相对位置，两者为不同层金属。当芯片介质层间产生纵向裂隙，并导致所述第一测试金属线与第二测试金属线产生断线或短路时，通过检测上述断线以及短路位置，便能够推测所述纵向裂隙的方位，因此本实施例的芯片测试结构更适于检测沿介质层纵向延伸的裂隙，而检测原理与第一实施例并无本质区别，同样先分别对第一测试金属线110以及第二测试金属线120进行断线测试，再检测所述第一测试金属线110与第二测试金属线120之间的短路情况。

所述断线检测的基本步骤包括：先检测各测试金属线是否存在断线，再逐个检测段检测断线的位置。所述短路检测的基本步骤包括：随机两两选取第一焊垫以及第二焊垫，分组检测第一焊垫与第二焊垫之间的漏电流，然后再进一步筛选所述第一焊垫以及第二焊垫，直到获得最大漏电流的一组第一焊垫以及第二焊垫，从而推定短路位置。

第三实施例

以上两实施例的芯片测试结构，仅包括两根平行的测试金属线，检测沿介质层横向或纵向延伸的裂隙。为了能够同时检测沿介质层横向以及纵向延伸的裂隙，本发明还提供了芯片测试结构的第三实施例。

如图6所示，作为一个可选的方案，本实施例所述芯片测试结构包括至少三条测试金属线，其中两条测试金属线为同一层金属，另一条测试金属线则为另一层金属。上述三条测试金属线均具有始端以及终端，并各自围绕芯片的器件区域构成非封闭的环状，且两两之间相互平行。此外还包括与各测试金属线分别连接的若干测试焊垫。

本实施例所述的芯片测试结构的本质即将第一实施例与第二实施例的相结合。在进行检测时，首先分别检测各测试金属线的断线情况，然后分别选取其中的两条测试金属线进行短路测试。检测原理与第一实施例以及第二实施例相同，仅需根据测试金属线的相对位置增加断线以及短路检测的次数，进而准确地检测出芯片介质层上沿横向以及纵向延伸的裂隙。相比前述实施例，具有更为精确的检测效果。

如图7所示，作为另一个可选的方案，还可以在芯片各介质层上制作第一实施例的芯片测试结构，并使得各层的芯片测试结构相对准。除了可以在各介质层上分别进行第一实施例所述检测方法以检测沿该介质层横向延伸的裂隙外；还可以利用相邻两层的芯片测试结构中相互对准的测试金属线进行短路检测，检测沿介质层纵向延伸的裂隙；从而起到全面、精确地检测各向延伸的裂隙的效果。与图6所示实施例相比，本实施例由于各介质层的测试结构图形一致，因此能够简化形成工艺。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种芯片测试结构，用于检测晶圆切割后的介质层完整性，其特征在于，包括：平行且相互绝缘的第一测试金属线以及第二测试金属线；所述第一测试金属线与第二测试金属线为同一层金属；两者均具有始端以及终端，并各自围绕芯片的器件区域构成非封闭的环状，且所述第二测试金属线位于第一测试金属线的外侧；还包括与所述第一测试金属线电连接的若干第一焊垫，与所述第二测试金属线电连接的若干第二焊垫；所述第一测试金属线以及第二测试金属线上均定义有检测点，所述检测点将第一测试金属线以及第二测试金属线分成若干检测段；各第一焊垫分别与第一测试金属线上的各检测点连接，各第二焊垫分别与第二测试金属线上的各检测点连接；所述第一测试金属线上的各检测段长度相等，所述第二测试金属线上的各检测段长度相等。

2.如权利要求1所述的芯片测试结构，其特征在于，所述第一测试金属线以及第二测试金属线沿芯片周围的切割道延伸。

3.如权利要求1所述的芯片测试结构，其特征在于，所述第一测试金属线以及第二测试金属线的始端以及终端均为检测点。

4.如权利要求1所述的芯片测试结构，其特征在于，所述第一焊垫以及第二焊垫均位于第一测试金属线内侧，且与第一测试金属线、第二测试金属线为同一层金属；所述第一焊垫与第一测试金属线通过金属互连线连接，所述第二焊垫与第二测试金属线通过接触孔以及金属互连线桥接。

5.如权利要求1所述的芯片测试结构，其特征在于，所述第一测试金属线与第二测试金属线的间距为芯片的特征尺寸。

6.一种芯片测试结构，用于检测晶圆切割后的介质层完整性，其特征在于，包括：平行且相互绝缘的第一测试金属线以及第二测试金属线；所述第一测试金属线与第二测试金属线为不同层金属，且相互对准；两者均具有始端以及终端，并各自围绕芯片的器件区域构成非封闭的环状；还包括与所述第一测试金属线电连接的若干第一焊垫，与所述第二测试金属线电连接的若干第二焊垫；所述第一测试金属线以及第二测试金属线上均定义有检测点，所述检测点将第一测试金属线以及第二测试金属线分成若干检测段；各第一焊垫分别与第一测试金属线上的各检测点连接，各第二焊垫分别与第二测试金属线上的各检测点连接；所述第一测试金属线上的各检测段长度相等，所述第二测试金属线上的各检测段长度相等。

7.如权利要求6所述的芯片测试结构，其特征在于，所述第一测试金属线以及第二测试金属线沿芯片周围的切割道延伸。

8.如权利要求6所述的芯片测试结构，其特征在于，所述第一测试金属线以及第二测试金属线的始端以及终端均为检测点。

9.如权利要求6所述的芯片测试结构，其特征在于，所述第一焊垫位于第一测试金属线内侧，且与第一测试金属线为同一层金属，通过金属互连线连接；所述第二焊垫位于第二测试金属线内侧，且与第二测试金属线为同一层金属，通过金属互连线连接。

10.一种使用权利要求1至9中任一项所述芯片测试结构的测试方法，其特征在于包括：

通过第一焊垫测试所述第一测试金属线的断路情况，进而检测芯片介质层是否出现裂隙；

通过第二焊垫测试所述第二测试金属线的断路情况，进而检测芯片介质层是否出现裂隙；

在测试所述第一测试金属线和所述第二测试金属线的断路情况后，通过测试第一焊垫以及第二焊垫测试第一测试金属线与第二测试金属线的短路情况，进而检测芯片介质层是否出现裂隙。

11.如权利要求10所述的测试方法，其特征在于，所述测试第一测试金属线或第二测试金属线的断路情况包括：

分别向与第一测试金属线的始端以及终端连接的第一焊垫通电，检测第一测试金属线上是否存在断路；若第一测试金属线上存在断路，向相邻的第一焊垫通电，逐段检测第一测试金属线上产生断路的位置；

分别向与第二测试金属线的始端以及终端连接的第二焊垫通电，检测第二测试金属线上是否存在断路；若第二测试金属线上存在断路，向相邻的第二焊垫通电，逐段检测第二测试金属线上产生断路的位置。

12.如权利要求10所述的测试方法，其特征在于，所述测试第一测试金属线与第二测试金属线的短路情况包括：

根据已知的断路情况，两两选取第一焊垫以及第二焊垫，分组检测所述第一焊垫与第二焊垫之间的漏电流，若所述漏电流大于基准漏电流，则判定与该组第一焊垫以及第二焊垫连接的第一测试金属线以及第二测试金属线之间存在短路；若存在短路，固定选取上述组中的第一焊垫，再另外选取其他的第二焊垫进行进一步检测，或者固定选取上述组中的第二焊垫，再另外选取其他的第一焊垫，进一步检测两者之间的漏电流，筛选出能够获得最大漏电流的一组第一焊垫以及第二焊垫，以确定短路的位置。