CN111722088A - 用于pga封装微波测试夹具的校准件 - Google Patents

用于pga封装微波测试夹具的校准件 Download PDF

Info

Publication number
CN111722088A
CN111722088A CN202010618864.5A CN202010618864A CN111722088A CN 111722088 A CN111722088 A CN 111722088A CN 202010618864 A CN202010618864 A CN 202010618864A CN 111722088 A CN111722088 A CN 111722088A
Authority
CN
China
Prior art keywords
calibration
calibration piece
piece
pins
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010618864.5A
Other languages
English (en)
Inventor
邢荣欣
王酣
胡玉荣
陈小松
危亮
黄英龙
吴永明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Saixi Information Technology Co ltd
China Electronics Standardization Institute
Original Assignee
Shenzhen Saixi Information Technology Co ltd
China Electronics Standardization Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Saixi Information Technology Co ltd, China Electronics Standardization Institute filed Critical Shenzhen Saixi Information Technology Co ltd
Priority to CN202010618864.5A priority Critical patent/CN111722088A/zh
Publication of CN111722088A publication Critical patent/CN111722088A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0425—Test clips, e.g. for IC's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本发明涉及一种用于PGA封装微波测试夹具的校准件，其封装接口与被测PGA芯片封装接口一致，包括采用TRL去嵌入技术设计的直通校准件、延迟线校准件、短路校准件和开路校准件。这种校准件，结合PGA封装微波测试夹具，实现了校准端面与测试端面的统一，完全去除了常规校准方式下的校准端面与测试端面之间的误差成份，最大限度的保证测试精度，同时插拔方便，一致性好，能有效地提高测试效率和重复性。

Description

用于PGA封装微波测试夹具的校准件
技术领域
本发明涉及射频微波器件测试，具体涉及一种PGA封装微波测试夹具的校准件。
背景技术
S参数是射频集成电路的重要参数之一，目前对于S参数一般都利用网络分析仪进行测量。常规的网络分析仪测量端面都是同轴接口，对于同轴接口网分也是利用同轴校准件进行校准。常规的网分校准件包括：3.5、2.4、N型等同轴接口形式。而在射频微波芯片测试领域，被测器件多为PGA等非同轴封装接口，因此，研制发明一种PGA封装的微波测试夹具及其校准件变得尤为关键重要。
基于传统方法，射频集成电路专用测试系统内置网分的校准，目前仅停留在同轴端面。而内置网分测量射频集成电路S参数的端面是PGA封装等非同轴端面，利用这些校准件进行网分参数的校准时，校准端面和测试端面不一致，会导致网分校准的数据不是与被测器件测试端面的真实数据，其中包含了校准端面与测试端面之间的误差成份，这样会对S参数测量和内置网分校准带来不可避免的误差。
基于传统方法，开路-短路-负载-匹配法 (Open-Short-Load-Match ,简称OSLT)校准件应用比较普遍，该方法包含四个校准元件：开路、短路、匹配负载和直通件，需要准确地知道四个元件的特性参数。但建立开路、短路寄生参数的等效模型很困难，精确度不高，在频率较高时，开路电容和短路电感等寄生参数更为重要，对校准结果的正确性产生很大的影响。因此，OSLT 方法的精确度较低。
因此，为了解决校准端面和芯片测试端面不统一的问题，我们需要研制一种用于PGA封装微波测试夹具的校准件，结合PGA封装微波测试夹具，将校准端面延伸到被测器件的输入输出端，实现校准端面和测试端面的统一，同时，采用直通-反射-传输法 (Thru-Reflect-Line,简称TRL)的去嵌入技术方式消除测试夹具的影响，从而有效提升测量结果的准确性。
发明内容
本发明需要解决的技术问题是，如何提供一种用于PGA封装微波测试夹具的校准件，能解决在PGA芯片测试过程中测试端面和校准端面不统一的问题，从而有效减少在芯片测试过程中由于夹具带了的测量误差。
本发明的上述技术问题这样解决：构建一种用于PGA封装微波测试夹具的校准件，其特征在于，其封装接口与被测PGA芯片封装接口一致，包括：
直通校准件与延迟线，通过微带电路板把两个信号引脚连通，同时信号引脚的周边引脚均为接地的周边地引脚，信号引脚与周边地引脚满足50Ω传输条件；
短路校准件由信号引脚与周边地引脚形成50Ω传输条件，正面使信号引脚直接对地连接；
开路校准件由信号引脚与周边地引脚形成50Ω传输条件，正面使信号引脚直接悬空；
负载校准件通过50Ω电阻对地连接，由信号引脚与周边地引脚形成50Ω传输条件。
按照本发明提供的校准件，所述封装接口是插针式PGA封装接口，其插针间距为1.27mm的倍数，引脚长为1.5mm~3.4mm。
按照本发明提供的校准件，所述直通校准件采用非零长度直通，直通校准件的微带线长度为待测件两端到同轴连接器长度之和。
按照本发明提供的校准件，所述延迟线校准件的微带线长度是178.75mm、58.75mm或34.75mm。
按照本发明提供的校准件，所述负载校准件的二个信号引脚通过50Ω电阻相连。
按照本发明提供的校准件，所述50Ω电阻由二个并联的100Ω电阻组成。
按照本发明提供的校准件，微带电路板的基板板材选用ROGERS 5880。
按照本发明提供的校准件，所述基板板材的介电常数为2.20±0.020，采用光刻加工工艺。
本发明提供的用于PGA封装微波测试夹具的校准件，与现有技术相比，具有以下优势：1、所述校准件的接口封装形式与被测件的接口封装一致，配合PGA封装微波测试夹具，将校准端面延伸到被测器件的输入输出端，可实现校准端面与测试端面的统一，完全去除了常规校准方式下的校准端面与测试端面之间的误差成份。2、所述校准件采用TRL的去嵌入技术方式消除测试夹具的影响，该校准方式的校准准确度只依赖于传输线的特征阻抗，是在非同轴环境下的一种非常精确的校准方式，可最大限度的保证测试精度。3、所述校准件的接口与被测件的接口一致，都为PGA的针式结构，结合PGA封装微波测试夹具，插拔方便，一致性好，能有效地提高测试效率、重复性及精度。
附图说明
下面结合附图和具体实施例进一步对本发明进行详细说明。
图1 为TRL校准件原理图；
图2 为校准件设计方案图；
图3 三维电磁仿真软件中建立的同轴线到微带线转换结构仿真模型图；
图4 长度为28.75mm的直通校准件仿真模型；
图5 长度为28.75mm的直通校准件幅值仿真结果；
图6 长度为28.75mm的直通校准件相位仿真结果；
图7 开路校准件仿真模型；
图8 开路校准件幅值仿真结果；
图9 开路校准件相位仿真结果；
图10 短路校准件仿真模型；
图11 短路校准件幅值仿真结果；
图12 短路校准件相位仿真结果；
图13 负载校准件幅值仿真结果；
图14 长度为178.75mm的延迟线校准件仿真模型；
图15 长度为178.75mm的延迟线幅值仿真结果；
图16 长度为178.75mm的延迟线校准件相位仿真结果；
图17 长度为58.75mm的延迟线校准件仿真模型；
图18 长度为58.75mm的延迟线校准件幅值仿真结果；
图19 长度为58.75mm的延迟线校准件相位仿真结果；
图20 长度为34.75mm的延迟线校准件相位仿真结果；
图21 长度为34.75mm的延迟线校准件相位仿真结果；
图22 长度为34.75mm的延迟线校准件相位仿真结果；
图23-1、23-2、23-3、23-4和23-5为专用PGA网分校准件结构示意图。
具体实施方式
首先，说明本发明校准件的具体设计：
该校准件的设计，需要利用电磁仿真等技术，对线路板板材介电常数、物理尺寸、微带线材质、微电线物理尺寸、连接端口等进行设计。该校准件结合其测试夹具可将校准端面延伸到被测器件的输入输出端，利用去嵌入技术将测量夹具的影响消除掉，去嵌入的方式是采用SOLT或TRL等网分校准件实现。
目前，对于S参数夹具校准的方法很多，应用最为广泛的包括： OSLT、TRL和负载-反射-匹配法 (LRM，Line-Reflect-Match)，几种方式各有优缺点。较之于传统常用的SOLT校准（适用于同轴校准），TRL校准对于非同轴环境下的测试来说是一种非常精确的校准方式，这种校准方式的优点在于校准准确度只依赖于传输线的特征阻抗而不是其他标准，因此我们综合得出，对于测试夹具的校准来说，TRL方法是最适用的。TRL校准方式，即直通、反射和延时线三种极端状态针对8项误差模型校准。为了实现TRL校准，对TRL校准件有一定的要求。TRL校准件基本原理，如图1所示。
（1）、直通校准件
直通校准件电气长度为0时，为无损耗、无反射、传输系数为1；电气长度不为0时，直通校准件的特性阻抗必须与延迟校准件相同，无须测量或控制损耗。如用作参考测量面，则电气长度具体值必须已知或可控。同时，如果此时群时延为0，参考测量面应位于直通标准件的中间。
（2）、反射校准件
反射系数校准件的相位必须在正负90度以内，反射系数应接近1，所有端口的反射系数必须相同。如果用作参考测量面，则相位响应必须已知或可控。
（3）、延迟线校准件
延迟线特性阻抗作为参考阻抗时，系统阻抗定义应与延迟线特性阻抗一致。延迟线和直通之间的插入相位差值必须在20度至160度之间 (或-20度至-160度)，最优的相位差值一般取1/4波长或90度。同时，当工作频率范围大于8:1时，即频率跨度与起始频率比值大于8时，必须使用1条以上的延长线，以便覆盖整个频率范围。当工作频率太高时，1/4波长的延迟线物理尺寸很短，加工难度较大。此时，最好是选择非0长度的直通，利用两者差值，以增大延迟线的物理尺寸。
在本发明中，为了保证校准端面在待测件两端，采用非零长度直通，直通校准件的长度为待测件两端到同轴连接器长度之和。其它校准件长度及其它参数以直通校准件为基准。使得校准端面在直通校准件中心线，即待测件两端。校准件的设计方案图 2所示。
TRL校准件设计时重点考虑以下问题：提高插针、连线等的电连接一致性、尽量降低连接损耗，TRL校准件的效果就越接近于理想值；开路校准件存在边缘电容效应，需通过测量或者软件仿真来获得开路校准件的边缘电容；负载校准件R通过2个100Ω的表贴阻抗实现；短路校准件过孔位置的放置，应保证过孔的边缘刚好放置在短路校准件的末端，并采用激光打孔方式；延迟线的相位跟信号传播时的相速、对应频率、有效介电常数有关，设计时须使用有效介电常数来考虑空气和电路板(PCB)板材混合后带来的影响，同时多条延迟线的频率范围最好有重叠，这样能够保证多条延迟线能够覆盖完整的频率范围。
根据以上原理方案，我们对研制的PGA网分校准件运用电磁仿真软件HFSS进行了软件3D建模仿真。
阻抗调配设备是同轴结构，而被测射频微波芯片是微带线结构，射频信号从同轴传输系统中转换到微带传输系统中，并最终在被测件的微带线端面进行测试。由于同轴线和微带线的物理结构不同，为了实现信号线之间良好的匹配，测量夹具需要设计同轴到微带线的过渡结构。通过调节同轴线和微带线连接处的信号传输线尺寸和结构来改善射频性能指标，在三维电磁仿真软件中建立过渡段的物理模型，对各个关键尺寸进行仿真优化设计，最终使各个测量夹具在其使用频段内回波损耗均小于预设的技术指标，并通过进一步优化结构，得到优化仿真曲线。在三维电磁仿真软件HFSS中分别对校准件的参数进行验证，如图3所示为在三维电磁仿真软件中建立的同轴转微带线的模型。
通过三维电磁仿真软件进行校准件的设计，设计好同轴转微带的模型结构后，按照所确定的校准件的参数进行校准件的三维模型的绘制。
a) 直通校准件
所建立的直通校准件的三维模型如图4所示。在两个同轴端口给定Wave Port的激励信号，并设定阻抗为50Ω，添加100MHz~12.5GHz的扫频频点，仿真该直通校准件的S11与S21的幅值与相位结果。如图5与图6所示，通过仿真结果可以看出，由于激励信号在校准件上的传输过程中受到电磁场的影响，在三维电磁仿真软件中由于考虑了同轴转微带线的损耗以及在微带线传输过程中的损耗，其仿真结果就没有那么理想，但作为直通件来讲，其S11仍然在所仿真的频率范围内低于-20dB，S21均小于0.29dB，可以保证信号在微带线上的良好传输。
b) 开路校准件
开路校准件的仿真模型的建立相对容易，将直通校准件的微带线的中间断开得以建立开路校准件，这样信号无法在双端口之间有效的传输，在激励信号传输的过程中信号大多进行了反射，如图7为在三维电磁仿真软件HFSS中的开路校准件的仿真模型。
与直通校准件的仿真参数保持一致，通过如图8所示的仿真结果，可以看出，开路校准件的S11很大，几乎接近于0dB，说明信号大多进行了反射；S21的幅值均低于-40dB，说明几乎没有信号在开路校准件的两端口间进行传输，散射参数的指标符合所需求的结果。
c) 短路校准件
短路校准件是在开路校准件的基础上在微带线的末端通过导体连接地实现的，如图10为在HFSS中的短路校准件的仿真模型，微带线末端的导体设置接地。
短路校准件由于微带线的末端进行接地实现信号的短路，其S参数的幅值与开路校准件是一致的，但是其反射参数的相位与开路校准件相差180°，将图12中S11的相位参数与图9所示的S11的相位参数比较，采取5GHz与10GHz作为比较点，开路校准件S11相位分别是-143°与66.2°，而短路校准件的S11相位分别是37°与-113.8°，在整个频带内，相位差均保持了180°。
d) 负载校准件
负载校准件是在开路校准件的基础上在微带线的末端通过接入两个并联的100Ω的电阻来实现50Ω的阻抗匹配，在仿真中采用设置微带线末端的平面边界特性来实现50Ω的末端阻抗匹配，在HFSS中的负载校准件的仿真模型与短路校准件的模型是一致的，只是在末端设置了50Ω的阻抗匹配。
如图13所示为负载校准件的幅值仿真结果，由于此处的S12与S21都很小，讨论其相位并没有意义，通过仿真结构可以看出，由于1、2端口的断开，其S21非常小，在对双端口同时接入负载匹配之后S11的值最高在-16.45dB左右，并没有向预想的那样低于-20dB，其原因是在设置端口负载匹配中并没有实现良好的阻抗匹配导致的，在实际制作校准件的过程中，应该选择高精度的高频负载电阻来实现50Ω的阻抗匹配，匹配的良好程度取决于负载电阻的精度高低以及其频响是否在整个频带内都有好的特性。
e) 178.75mm延迟线3D建模仿真
如图14所示为适用于100MHz~500MHz的长度为178.75mm的延迟线校准件，它与直通校准件仿真模型的区别就在于微带线的长度，将校准件的长度设置为178.75mm来适应该频段范围。
如图15与图16分别为100MHz~500MHz该直通校准件的S11与S21的幅值与相位仿真结果，由于该校准件的微带线长度远大于直通校准件的长度，导致其相位与直通校准件的相位差距也很大，设计的过程中只需要保证该延迟线在100MHz~500MHz的频率范围内与直通校准件的相位差在30°~150°之间。
f) 58.75mm延迟线3D建模仿真
如图17所示为适用于500MHz~2.5GHz的长度为58.75mm的延迟线校准件，将其长度设置为58.75mm来适应该频段的校准范围。
如图18与图19分别为500MHz~2.5GHz的延迟线校准件的S11与S21的幅值与相位仿真结果，与100MHz~500MHz的延迟线校准件类似，设计的过程中只需要保证该延迟线在500MHz~2.5GHz的频率范围内与直通校准件的相位差在30°~150°之间。
g) 34.75mm延迟线3D建模仿真
如图20所示为适用于2.5GHz~12.5GHz的长度为34.75mm的延迟线校准件，将其长度设置为34.75mm来适应该频段的校准范围。
如图21与图22分别为2.5GHz~12.5GHz的延迟线校准件的S11与S21的幅值与相位仿真结果，在该频率表范围内，仿真结果仍然是满足要求的。
最后，结合本发明具体实施例进一步对本发明进行详细说明：
为了使本发明的目的，技术方案及优点更加清楚明白，以下结合附图及实例，进行进一步的详细说明。
根据PGA封装的物理尺寸规格，PGA封装接口为插针式（插针间距为1.27的倍数，引脚长：1.5~3.4mm），对应校准件接口也需要制作成插针形式才能与PGA底座直接连接起来。校准件的结构图分别如图23所示。其中，各校准件的背面结构均与图23-1相同，图23-2、图23-3、图23-4和图23-5分别对应开路校准件、短路校准件、50Ω负载校准件和直通校准件的正面结构，延迟线校准件的结构与直通校准件相同。校准件的基板板材选用ROGERS 5880，其介电常数为2.20±0.020，采用光刻加工工艺。
各校准件与PGA管座相连接组成完整的校准件。其中，直通通过微带电路板把两个信号引脚连通，同时信号引脚周边引脚均为地，满足50Ω传输条件；短路背面与直通一致，由信号引脚与周边地引脚形成50Ω传输条件，正面使信号引脚直接对地连接，形成短路全反射；开路背面与直通一致，由信号引脚与周边地引脚形成50Ω传输条件，正面使信号引脚直接悬空，形成开路全反射；负载通过50Ω电阻对地连接，背面与直通一致，由信号引脚与周边地引脚形成50Ω传输条件；延迟线的物理结构跟直通相同，根据确定的校准件的物理参数，仿真适用于不同频率的延迟线校准件，本发明中将延迟线的长度分为：178.75mm、58.75mm和34.75mm，分别对应于：50MHz~500MHz、500MHz~2.5GHz以及2.5GHz~12.5GHz频段。
以上所述仅为本发明的较佳实施例而已，凡是熟悉此项技艺的专业人士，在了解本发明的技术手段之后，自然能依据实际的需要，在本发明的教导下加以变化。因此凡依本发明申请专利范围所作的同等变化与修饰，应仍属本发明专利涵盖的范围内。

Claims (8)

1.一种用于PGA封装微波测试夹具的校准件，其特征在于，其封装接口与被测PGA芯片封装接口一致，包括：
直通校准件与延迟线校准件，通过微带电路板把两个信号引脚连通，同时信号引脚的周边引脚均为接地的周边地引脚，信号引脚与周边地引脚满足50Ω传输条件；
短路校准件由信号引脚与周边地引脚形成50Ω传输条件，正面使信号引脚直接对地连接；
开路校准件由信号引脚与周边地引脚形成50Ω传输条件，正面使信号引脚直接悬空；
负载校准件通过50Ω电阻对地连接，由信号引脚与周边地引脚形成50Ω传输条件。
2.根据权利要求1所述校准件，其特征在于，所述封装接口是插针式PGA封装接口，其插针间距为1.27mm的倍数，引脚长为1.5mm~3.4mm。
3.根据权利要求1所述校准件，其特征在于，所述直通校准件采用非零长度直通，直通校准件的微带线长度为待测件两端到同轴连接器长度之和。
4.根据权利要求1所述校准件，其特征在于，所述延迟线校准件的微带线长度是178.75mm、58.75mm或34.75mm。
5.根据权利要求1所述校准件，其特征在于，所述负载校准件的二个信号引脚与50Ω电阻相连。
6.根据权利要求5所述校准件，其特征在于，所述50Ω电阻由二个并联的100Ω电阻组成。
7.根据权利要求1-6任一项所述校准件，其特征在于，微带电路板的基板板材选用ROGERS 5880。
8.根据权利要求7所述校准件，其特征在于，所述基板板材的介电常数为2.20±0.020，采用光刻加工工艺。
CN202010618864.5A 2020-06-30 2020-06-30 用于pga封装微波测试夹具的校准件 Pending CN111722088A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010618864.5A CN111722088A (zh) 2020-06-30 2020-06-30 用于pga封装微波测试夹具的校准件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010618864.5A CN111722088A (zh) 2020-06-30 2020-06-30 用于pga封装微波测试夹具的校准件

Publications (1)

Publication Number Publication Date
CN111722088A true CN111722088A (zh) 2020-09-29

Family

ID=72570769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010618864.5A Pending CN111722088A (zh) 2020-06-30 2020-06-30 用于pga封装微波测试夹具的校准件

Country Status (1)

Country Link
CN (1) CN111722088A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113203877A (zh) * 2021-04-13 2021-08-03 深圳市时代速信科技有限公司 一种采用缺陷地结构的trl校准件
CN114019197A (zh) * 2021-11-04 2022-02-08 苏州英嘉通半导体有限公司 负载牵引测试夹具及去嵌方法
CN116347586A (zh) * 2023-03-20 2023-06-27 中国电子技术标准化研究院 无线自组网时延参数校准装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101782609A (zh) * 2009-10-21 2010-07-21 芯通科技（成都）有限公司 一种低射频阻抗测量装置
CN202305590U (zh) * 2011-11-01 2012-07-04 株洲南车时代电气股份有限公司 一种网络分析仪校准夹具
CN103617326A (zh) * 2013-12-04 2014-03-05 西安电子科技大学 电源分配网络中贴片电容器阻抗的仿真方法
CN109738785A (zh) * 2018-12-24 2019-05-10 贵州航天计量测试技术研究所 一种用于微波芯片测试校准的装置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101782609A (zh) * 2009-10-21 2010-07-21 芯通科技（成都）有限公司 一种低射频阻抗测量装置
CN202305590U (zh) * 2011-11-01 2012-07-04 株洲南车时代电气股份有限公司 一种网络分析仪校准夹具
CN103617326A (zh) * 2013-12-04 2014-03-05 西安电子科技大学 电源分配网络中贴片电容器阻抗的仿真方法
CN109738785A (zh) * 2018-12-24 2019-05-10 贵州航天计量测试技术研究所 一种用于微波芯片测试校准的装置及方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
常亮等: "非同轴射频器件校准件参数仿真技术的研究", 《计量与测试技术》 *
王尊峰等: "基于ＴＲＬ校准的夹具测试技术浅析", 《应用天地》 *
芮金城: "微波测试夹具及其TＲL 校准件的设计与制作", 《电子科技》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113203877A (zh) * 2021-04-13 2021-08-03 深圳市时代速信科技有限公司 一种采用缺陷地结构的trl校准件
CN114019197A (zh) * 2021-11-04 2022-02-08 苏州英嘉通半导体有限公司 负载牵引测试夹具及去嵌方法
CN116347586A (zh) * 2023-03-20 2023-06-27 中国电子技术标准化研究院 无线自组网时延参数校准装置及方法
CN116347586B (zh) * 2023-03-20 2024-01-23 中国电子技术标准化研究院 无线自组网时延参数校准装置及方法

Similar Documents

Publication Publication Date Title
CN111722088A (zh) 用于pga封装微波测试夹具的校准件
CN104502878B (zh) 微波GaAs衬底在片S参数微带线TRL校准件
US7439748B2 (en) Method and apparatus for measuring high-frequency electrical characteristics of electronic device, and method for calibrating apparatus for measuring high-frequency electrical characteristics
Gauthier et al. W-Band finite ground coplanar waveguide (FGGPW) to microstrip line transition
CN112684253A (zh) 一种非接触式负载阻抗测试系统及其工作方法
US20070040561A1 (en) Method and apparatus for measuring high-frequency electrical characteristics of electronic device, and method for calibrating apparatus for measuring high-frequency electrical characteristics
Carlton et al. Accurate measurement of high-speed package and interconnect parasitics
US7375534B2 (en) Method and apparatus for measuring high-frequency electrical characteristics of electronic device, and method for calibrating apparatus for measuring high-frequency electrical characteristics
Deutschmann et al. Compact ultra-broadband power dividers with integrated resistors
Zhu et al. On-wafer measurement of microstrip-based circuits with a broadband vialess transition
JP3346732B2 (ja) 高周波測定用基板
CN114814699A (zh) 一种结构内嵌的在片校准件及其校准测试方法
Zheng et al. Design and on-wafer measurement of a W-band via-less CPW RF probe pad to microstrip transition
Tong et al. A wide band transition from waveguide to differential microstrip lines
Jakob et al. WR12 to planar transmission line transition on organic substrate
CN1851976B (zh) 双模圆形基片集成波导腔体滤波器
CN2938443Y (zh) 集成波导腔体滤波器
EP2043193A1 (en) A directional coupler and a method thereof
Fraser et al. High-speed digital IC package characterization, using microwave probing and fixturing techniques
Preuss et al. A Study on Low-Cost Calibration Kits for U. FL Connector Systems
JP3912428B2 (ja) 電子部品の高周波電気特性測定方法および装置、高周波電気特性測定装置の校正方法
Li et al. The impact of on-wafer calibration method on the measured results of coplanar waveguide circuits
Godshalk Characterization of surface mount packages at microwave frequencies using wafer probes
CN211697873U (zh) 一种六路功分器测试夹具
TWI747750B (zh) 雙面探針量測校正結構與校正方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200929

RJ01 Rejection of invention patent application after publication