CN112462178B - 一种芯片插座s参数的测试结构及其测试方法 - Google Patents

Abstract

本发明提供了一种芯片插座S参数的测试结构及其测试方法，该测试结构通过设置两套测试子结构，其中一套测试子结构中的第一基板测试板通过芯片插座连接在第一主板测试板上，通过测试一对第一连接器及对应的一对第二连接器，获取第一连接器+第一基板测试板+芯片插座+第一主板测试板+第二连接器的链路的第一S参数。第二基板测试板通过焊接方式直接连接在第二主板测试板上，通过测试第三连接器及对应的一对第四连接器，获取第三连接器+第二基板测试板+第二主板测试板+第四连接器的链路的第二S参数。通过后一链路的第二S参数对前一链路的第一S参数进行去嵌入，得到芯片插座的S参数，提高芯片插座的S参数的准确性。

Description

一种芯片插座S参数的测试结构及其测试方法

技术领域

本发明涉及Socket测试技术领域，尤其涉及一种芯片插座S参数的测试结构及其测试方法。

背景技术

S参数即为散射参数，是一种描述元器件在表现为射频特点的高频信号激励下的电气行为的工具，它描述的方式是以元器件对入射信号作出“反应”即“散射”后，从元器件外部“散射”出的可测量的物理量来实现的，测量到的物理量的大小反应出不一样特点的元器件会对相同的输入信号“散射”的程度不一样，这种不一样的散射程度就可以用来描述元器件的特点，而且这种表达方式已成为作为一种非常有用的电气模型。这些物理量被称为入射电压、反射电压、传输电压等等。很多无源器件如电缆、连接器、PCB走线等传输介质都会表现出这种特点，因此都可以用S参数来表征。

当前，工程师在选择芯片插座(Socket)的时候，面临着一个非常重要的问题，就是经常获取不到芯片插座的S参数，或者是只能拿到仿真的芯片插座的S参数。仿真的芯片插座的S参数，是工程师将结构、材料等信息综合输入仿真软件，根据不同的需求选择相匹配的仿真频率和仿真方法，从而得到的一种描述芯片插座高频特性的表达方式。由于芯片插座的S参数是通过仿真的方法得出来的，它的准确性没有得到实测验证。而仿真过程中，仅仅考虑比较理想的情况下的影响因素，一些材料特性、温度影响以及接触好坏等因素的影响无法得以充分体现，使所得到的芯片插座的S参数与实际的芯片插座的S参数之间可能存在一定的偏差。

发明内容

本发明提供了一种芯片插座S参数的测试结构及其测试方法，以通过全部测试或部分测试的方式获得芯片插座的S参数，提高所获取的芯片插座S参数的准确性。

第一方面，本发明提供了一种芯片插座S参数的测试结构，该测试结构包括第一基板测试板及第一主板测试板。其中，第一基板测试板上设置有至少一对第一连接器，第一主板测试板上设置有至少一对第二连接器，且至少一对第一连接器与至少一对第二连接器一一对应。第一基板测试板通过芯片插座连接在第一主板测试板上，使每对第一连接器与该对第一连接器对应的一对第二连接器之间电连接。该测试结构还包括第二基板测试板及第二主板测试板，其中，第二基板测试板上设置有至少一对第三连接器，第二主板测试板上设置有至少一对第四连接器，且至少一对第三连接器与至少一对第四连接器一一对应。且第二基板测试板焊接在第二主板测试板上，使每对第三连接器及该对第三连接器对应的一对第四连接器之间电连接。

在上述的方案中，通过设置两套测试子结构，其中一套测试子结构中的第一基板测试板通过芯片插座连接在第一主板测试板上，可以通过测试一对第一连接器及对应的一对第二连接器，获取第一连接器+第一基板测试板+芯片插座+第一主板测试板+第二连接器的链路的第一S参数。另一套测试子结构中的第二基板测试板通过焊接方式直接连接在第二主板测试板上，可以通过测试第三连接器及对应的一对第四连接器，获取第三连接器+第二基板测试板+第二主板测试板+第四连接器的链路的第二S参数。之后通过后一链路的第二S参数对前一链路的第一S参数进行去嵌入，得到芯片插座的S参数。与现有技术中采用仿真获取芯片插座的方式相比，本发明全部通过测试的方式获取第一S参数及第二S参数，之后通过去嵌入的方式获取芯片插座的S参数，能够体现出材料特性、温度影响以及接触好坏等因素对芯片插座的S参数的影响，能够提高所获取的芯片插座的S参数的准确性。同时，通过这种方法还可以对仿真所得的S参数进行验证。

在一个具体的实施方式中，第一连接器的对数为至少两对，第三连接器的对数为至少两对，以提高所测得的链路S参数的准确性，提高去嵌入后所得到的芯片插座的S参数的准确性。

在一个具体的实施方式中，第一基板测试板与第二基板测试板的板材、层叠设计及走线完全相同，且第一主板测试板及第二主板测试板的板材、层叠设计及走线完全相同。

在一个具体的实施方式中，每对第一连接器设置在第一基板测试板上背离第一主板测试板一侧。且每对第一连接器与该对第一连接器对应的一对第二连接器之间，通过第一基板测试板中的走线和过孔、芯片插座中的管脚、及第一主板测试板中的走线和过孔电连接。

在一个具体的实施方式中，每对第三连接器设置在第二基板测试板上背离第二主板测试板一侧。且每对第三连接器与该对第三连接器对应的一对第四连接器之间，通过第二基板测试板中的走线和过孔、及第三主板测试板中的走线和过孔电连接。

在一个具体的实施方式中，第一连接器、第二连接器、第三连接器及第四连接器均为SMA连接器或SMP连接器，以便于与外部的矢量网络分析仪连接。

第二方面，本发明还提供了一种基于上述芯片插座S参数的测试结构的测试方法，该测试方法包括：测试每对第一连接器及该对第一连接器对应的一对第二连接器之间的第一S参数；测试每对第三连接器及该对第三连接器对应的一对第四连接器对应的第二S参数；将第二S参数从第一S参数中去嵌掉，得到芯片插座的S参数。

在上述的方案中，通过先采用上述测试结构中的一个测试子结构获取第一连接器+第一基板测试板+芯片插座+第一主板测试板+第二连接器的链路的第一S参数。之后通过另一套测试子结构获取第三连接器+第二基板测试板+第二主板测试板+第四连接器的链路的第二S参数。之后通过后一链路的第二S参数对前一链路的第一S参数进行去嵌入，得到芯片插座的S参数。与现有技术中采用仿真获取芯片插座的方式相比，本发明全部通过测试的方式获取第一S参数及第二S参数，之后通过去嵌入的方式获取芯片插座的S参数，能够体现出材料特性、温度影响以及接触好坏等因素对芯片插座的S参数的影响，能够提高所获取的芯片插座的S参数的准确性。同时，通过这种方法还可以对仿真所得的S参数进行验证。

第三方面，本发明还提供了另一种芯片插座S参数的测试结构，该测试结构包括基板测试板及主板测试板，其中，基板测试板上设置有至少一对第一连接器，主板测试板上设置有至少一对第二连接器，且至少一对第一连接器与至少一对第二连接器一一对应。且基板测试板通过芯片插座连接在主板测试板上，使每对第一连接器及该对第一连接器对应的一对第二连接器之间电连接。

在上述的方案中，通过测试第一连接器及第二连接器之间的S参数，获取第一连接器+第一基板测试板+芯片插座+第一主板测试板+第二连接器的链路的第一S参数。之后，可以通过仿真分析方式，获取基板测试板通过焊接方式直接连接在主板测试板上时，第一连接器+基板测试板+主板测试板+第二连接器的链路的第二S参数。通过后一链路的第二S参数对前一链路的第一S参数进行去嵌入，得到芯片插座的S参数。即采用测试+仿真分析的方式，得到芯片插座的S参数。与现有技术中采用仿真获取芯片插座的方式相比，本发明通过测试的方式获取第一S参数，通过仿真方式获取第二S参数，之后通过去嵌入的方式获取芯片插座的S参数，即采用部分测试+部分仿真的方式。此种方案所采用的仿真分析，是建立在分别对基板测试板和主板测试板进行测试仿真拟合之后验证了仿真准确性的基础上进行的，即仿真所得的基板和主板走线及过孔的S参数与实际测试相同。且采用此方案还能够实现对仿真所得S参数的准确性验证。

在一个具体的实施方式中，第一连接器的对数为至少两对，以提高所测得的链路S参数的准确性，提高去嵌入后所得到的芯片插座的S参数的准确性。

在一个具体的实施方式中，每对第一连接器设置在基板测试板上背离主板测试板一侧。且每对第一连接器与该对第一连接器对应的一对第二连接器之间，通过基板测试板中的走线及过孔、芯片插座中的管脚、及主板测试板中的走线及过孔电连接。

在一个具体的实施方式中，第一连接器及第二连接器均为SMA连接器或SMP连接器，以便于与外部的矢量网络分析仪连接。

第四方面，本发明还提供了另一种基于上述示出的芯片插座S参数的测试结构的测试方法，该测试方法包括：测试每对第一连接器及该对第一连接器对应的一对第二连接器之间的第一S参数；通过仿真方法获取基板测试板焊接在主板测试板时，每对第一连接器及该对第一连接器对应的一对第二连接器之间的第二S参数；将第二S参数从第一S参数中去嵌掉，得到芯片插座的S参数。

在上述的方案中，通过测试第一连接器及第二连接器之间的S参数，获取第一连接器+第一基板测试板+芯片插座+第一主板测试板+第二连接器的链路的第一S参数。之后通过仿真分析方式，获取基板测试板通过焊接方式直接连接在主板测试板上时，第一连接器+基板测试板+主板测试板+第二连接器的链路的第二S参数。通过后一链路的第二S参数对前一链路的第一S参数进行去嵌入，得到芯片插座的S参数。即采用测试+仿真分析的方式，得到芯片插座的S参数。与现有技术中采用仿真获取芯片插座的方式相比，本发明通过测试的方式获取第一S参数，通过仿真方式获取第二S参数，之后通过去嵌入的方式获取芯片插座的S参数，即采用部分测试+部分仿真的方式。此种方案所采用的仿真分析，是建立在分别对基板测试板和主板测试板进行测试仿真拟合之后验证了仿真准确性的基础上进行的，即仿真所得的基板和主板走线及过孔的S参数与实际测试相同。且采用此方案还能够实现对仿真所得S参数的准确性验证。

附图说明

图1为本发明实施例提供的一套测试子结构的结构示意图；

图2为图1中提供的一套测试子结构对应的俯视的结构示意图；

图3为本发明实施例提供的另一套测试子结构的结构示意图；

图4为图3中提供的一套测试子结构的俯视结构示意图。

附图标记：

11-第一基板测试板 12-第二基板测试板

21-第一主板测试板 22-第二主板测试板

31-第一连接器 32-第二连接器

33-第三连接器 34-第四连接器

40-芯片插座 51-差分走线 52-过孔 60-矢量网络分析仪

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了方便理解本发明实施例提供的芯片插座S参数的测试结构，下面首先说明一下本发明实施例提供的测试结构的应用场景，该测试结构用于获取芯片插座的S参数。下面结合附图对该测试结构进行详细的叙述。

参考图1、图2、图3及图4，本发明实施例的芯片插座S参数的测试结构包括两套测试子结构，其中一套测试子结构包括第一基板测试板11及第一主板测试板21，且第一基板测试板11通过芯片插座40连接在第一主板测试板21上；另一套测试子结构包括第二基板测试板12及第二主板测试板22，且第二基板测试板12采用焊接方式直接连接在第二主板测试板22上。下面对两套测试子结构分别进行详细的介绍。

参考图1及图2，其中一套测试子结构包括第一基板测试板11及第一主板测试板21。其中，第一基板测试板11上设置有至少一对第一连接器31，第一主板测试板21上设置有至少一对第二连接器32，且至少一对第一连接器31与至少一对第二连接器32一一对应。第一基板测试板11通过芯片插座40连接在第一主板测试板21上，使每对第一连接器31与该对第一连接器31对应的一对第二连接器32之间电连接。采用该套测试子结构可以获取第一基板测试板11+芯片插座40+主板测试板的S参数。具体的，可以通过测试一对第一连接器31及对应的一对第二连接器32，获取第一连接器31+第一基板测试板11+芯片插座40+第一主板测试板21+第二连接器32的链路的第一S参数。可以采用矢量网络分析仪60测试每对第一连接器31及该对第一连接器31对应的第二连接器32之间的S参数。需要解释的是，矢量网络分析仪60是微波毫米波测试仪器领域中最为重要、应用最为广泛的一种高精度智能化测试仪器，主要用于被测网络散射参量双向S参数的幅频、相频及群时延等特性信息的测量。它通过测定网络的反射参数和传输参数，从而对网络中元器件特性的全部参数进行全面描述，用于实现对线性网络的频率特性测量。

在确定第一基板测试板11时，可以使第一基板测试板11选择和实际使用的基板在板材、层叠设计及走线方面完全相同。即第一基板测试板11所使用的板材与实际使用的基板的板材相同，第一基板测试板11的层叠设计与实际使用的基板的层叠设计也完全相同，且第一基板测试板11的走线与实际使用的基板的走线也完全相同。其中，走线完全相同不仅体现在走线的路径相同，也体现在走线的线宽也完全相同。

参考图1及图2，在设置至少一对第一连接器31及至少一对第二连接器32时，第一连接器31的对数与第二连接器32的对数相等，且每对第一连接器31对应一对第二连接器32。其中每对第一连接器31包括两个第一连接器31，每对第二连接器32包括两个第二连接器32，每对第一连接器31中的两个第一连接器31分别与对应的一对第二连接器32中的两个第二连接器32分别对应且分别电连接，即每对第一连接器31与对应的一对第二连接器32通过差分走线51方式电连接。在确定第一连接器31的对数时，第一连接器31的对数可以为一对，此时第二连接器32的对数也为一对。当然，第一连接器31的对数可以为至少两对，具体的，第一连接器31的对数可以为两对、三对、四对等不少于两对的任意值。此时，第二连接器32的对数与第一连接器31的对数相等。通过采用至少两对第一连接器31，以提高所测得的链路S参数的准确性。另外，在确定选择器的类型时，第一连接器31与第二连接器32可以选择SMA连接器或SMP连接器，以便于与外部的矢量网络分析仪连接。

在设置每对第一连接器31及每对第二连接器32时，参考图1及图2，每对第一连接器31设置在第一基板测试板11上背离第一主板测试板21一侧。且每对第一连接器31与该对第一连接器31对应的一对第二连接器32之间，通过第一基板测试板11中的走线和过孔52、芯片插座40中的管脚、及第一主板测试板21中的走线和过孔52电连接。即该对第一连接器31设置在第一基板测试板11的top层，差分走线51在第一基板测试板11最上层通过第一连接器31引出，之后通过第一基板测试板11内部的过孔52及走线与第一基板测试板11的Bottom层的焊盘相连。之后第一基板测试板11的Bottom层的焊盘与芯片插座40中的管脚电连接。之后芯片插座40中的管脚与第一主板测试板21的top层上的焊盘电连接，之后第一主板测试板21的top层上的焊盘通过第一主板测试板21内部的走线及过孔52与第一主板测试板21的top层上的对应的一对第二连接器32电连接，以实现每对第一连接器31与对应的一对第二连接器32之间的电连接。此时，第一基板测试板11可以采用LGA(Land Grid Array，栅格阵列封装)的封装方式，便于第一基板测试板11通过芯片插座40与第一主板测试板21连接。

在设置另一套测试子结构时，参考图3及图4，该套测试子结构包括第二基板测试板12及第二主板测试板22，其中，第二基板测试板12上设置有至少一对第三连接器33，第二主板测试板22上设置有至少一对第四连接器34，且至少一对第三连接器33与至少一对第四连接器34一一对应。且第二基板测试板12焊接在第二主板测试板22上，使每对第三连接器33及该对第三连接器33对应的一对第四连接器34之间电连接。采用该套测试子结构可以可以通过测试第三连接器33及对应的一对第四连接器34，获取第三连接器33+第二基板测试板12+第二主板测试板22+第四连接器34的链路的第二S参数。具体的，可以采用矢量网络分析仪60测试每对第三连接器33及该对第三连接器33对应的第四连接器34之间的S参数。之后通过后一链路的第二S参数对前一链路的第一S参数进行去嵌入，得到芯片插座40的S参数。与现有技术中采用仿真获取芯片插座40的方式相比，本发明全部通过测试的方式获取第一S参数及第二S参数，之后通过去嵌入的方式获取芯片插座40的S参数，能够体现出材料特性、温度影响以及接触好坏等因素对芯片插座40的S参数的影响，能够提高芯片插座40的S参数的准确性。

在确定第二基板测试板12时，可以使第二基板测试板12与第一基板测试板11的板材、层叠设计及走线完全相同。即第一基板测试板11所使用的板材与第二基板测试板12所使用的板材完全相同，第一基板测试板11的层叠设计与第二基板测试板12的层叠设计完全相同，且第一基板测试板11的走线与第二基板测试板12的走线完全相同。其中，走线相同不仅体现在走线的路径相同，也体现在走线的线宽相同。

在确定第二主板测试板22时，可以使第二主板测试板22与第一主板测试板21的板材、层叠设计及走线完全相同。即第一主板测试板21所使用的板材与第二主板测试板22所使用的板材完全相同，第一主板测试板21的层叠设计与第二主板测试板22的层叠设计完全相同，第一主板测试板21的走线与第二主板测试板22的走线完全相同。其中，走线完全相同不仅体现在走线的路径完全相同，也体现在走线的线宽完全相同。

参考图3及图4，在设置至少一对第三连接器33及至少一对第四连接器34时，第三连接器33的对数与第四连接器34的对数相等，且每对第三连接器33对应一对第四连接器34。其中每对第三连接器33包括两个第三连接器33，每对第四连接器34包括两个第四连接器34，每对第三连接器33中的两个第三连接器33分别与对应的一对第四连接器34中的两个第四连接器34分别对应且分别电连接，即每对第三连接器33与对应的一对第四连接器34通过差分走线51方式电连接。在确定第三连接器33的对数时，第三连接器33的对数可以为一对，此时第三连接器33的对数也为一对。当然，第三连接器33的对数可以为至少两对，具体的，第三连接器33的对数可以为两对、三对、四对等不少于两对的任意值。此时，第四连接器34的对数与第三连接器33的对数相等。通过采用至少两对第三连接器33，以提高所测得的链路S参数的准确性。在确定选择器的类型时，第三连接器33与第四连接器34可以选择SMA连接器或SMP连接器，以便于与外部的矢量网络分析仪连接。另外，也可以使第三连接器33的对数与第一连接器31的对数相等。

在设置每对第三连接器33及每对第四连接器34时，参考图3及图4，每对第三连接器33设置在第二基板测试板12上背离第二主板测试板22一侧。且每对第三连接器33与该对第三连接器33对应的一对第四连接器34之间，通过第二基板测试板12中的走线和过孔52、及第二主板测试板22中的走线和过孔52电连接。即该对第三连接器33设置在第二基板测试板12的top层，差分走线51在第二基板测试板12最上层通过第三连接器33引出，之后通过第二基板测试板12内部的过孔52及走线与第二基板测试板12的Bottom层的焊盘相连。之后第二基板测试板12的Bottom层的焊盘与第二主板测试板22的top层上的焊盘电连接，之后第二主板测试板22的top层上的焊盘通过第二主板测试板22内部的走线及过孔52与第二主板测试板22的top层上的对应的一对第四连接器34电连接，以实现每对第三连接器33与对应的一对第四连接器34之间的电连接。此时，可以使第二基板测试板12采用BGA(Ball GridArray，球栅阵列封装)的封装方式，便于将第二基板测试板12焊接在第二主板测试板22上。

通过设置两套测试子结构，其中一套测试子结构中的第一基板测试板11通过芯片插座40连接在第一主板测试板21上，可以通过测试一对第一连接器31及对应的一对第二连接器32，获取第一连接器31+第一基板测试板11+芯片插座40+第一主板测试板21+第二连接器32的链路的第一S参数。另一套测试子结构中的第二基板测试板12通过焊接方式直接连接在第二主板测试板22上，可以通过测试第三连接器33及对应的一对第四连接器34，获取第三连接器33+第二基板测试板12+第二主板测试板22+第四连接器34的链路的第二S参数。之后通过后一链路的第二S参数对前一链路的第一S参数进行去嵌入，得到芯片插座40的S参数。与现有技术中采用仿真获取芯片插座40的方式相比，本发明全部通过测试的方式获取第一S参数及第二S参数，之后通过去嵌入的方式获取芯片插座40的S参数，能够体现出材料特性、温度影响以及接触好坏等因素对芯片插座40的S参数的影响，能够提高所获取的芯片插座40的S参数的准确性。同时，通过这种方法还可以对仿真所得的S参数进行验证。

另外，本发明实施例还提供了一种基于上述芯片插座S参数的测试结构的测试方法，该测试方法包括：

测试每对第一连接器31及该对第一连接器31对应的一对第二连接器32之间的第一S参数；

测试每对第三连接器33及该对第三连接器33对应的一对第四连接器34对应的第二S参数；

将第二S参数从第一S参数中去嵌掉，得到芯片插座40的S参数。其中，去嵌是指：在已知第三连接器33+第二基板测试板12+第二主板测试板22+第四连接器34的链路的第二S参数的基础上，把被测的芯片插座40的S参数，从第一连接器31+第一基板测试板11+芯片插座40+第一主板测试板21+第二连接器32的链路的第一S参数中分离出来的运算过程。

在上述的方案中，通过先采用上述测试结构中的一个测试子结构获取第一连接器31+第一基板测试板11+芯片插座40+第一主板测试板21+第二连接器32的链路的第一S参数。之后通过另一套测试子结构获取第三连接器33+第二基板测试板12+第二主板测试板22+第四连接器34的链路的第二S参数。之后通过后一链路的第二S参数对前一链路的第一S参数进行去嵌入，得到芯片插座40的S参数。与现有技术中采用仿真获取芯片插座40的方式相比，本发明全部通过测试的方式获取第一S参数及第二S参数，之后通过去嵌入的方式获取芯片插座40的S参数，能够体现出材料特性、温度影响以及接触好坏等因素对芯片插座40的S参数的影响，能够提高所获取的芯片插座40的S参数的准确性。同时，通过这种方法还可以对仿真所得的S参数进行验证。

另外，本发明实施例还提供了另一种芯片插座S参数的测试结构，该测试结构相比上述测试结构的区别主要在于，本测试结构仅仅包括上述测试结构中采用芯片插座连接基板测试板及主板测试板的测试子结构，不包括上述测试结构中采用焊接方式直接连接基板测试板及主板测试板的测试子结构。参考图1及图2，该测试结构包括基板测试板及主板测试板，其中，基板测试板上设置有至少一对第一连接器31，主板测试板上设置有至少一对第二连接器32，且至少一对第一连接器31与至少一对第二连接器32一一对应。且基板测试板通过芯片插座40连接在主板测试板上，使每对第一连接器31及该对第一连接器31对应的一对第二连接器32之间电连接。应当注意的是，此测试结构中的基板测试板相当于前述测试结构中的第一基板测试板11，此测试结构中的主板测试板相当于前述测试结构中的第一主板测试板21，此测试结构中的第一连接器31相当于前述测试结构中的第一连接器31，此测试结构中的第二连接器32相当于前述测试结构中的第二连接器32。

在上述的方案中，通过测试第一连接器31及第二连接器32之间的S参数，获取第一连接器31+第一基板测试板11+芯片插座40+第一主板测试板21+第二连接器32的链路的第一S参数。之后，可以通过仿真分析方式，获取基板测试板通过焊接方式直接连接在主板测试板上时，第一连接器31+基板测试板+主板测试板+第二连接器32的链路的第二S参数。通过后一链路的第二S参数对前一链路的第一S参数进行去嵌入，得到芯片插座40的S参数。即采用测试+仿真分析的方式，得到芯片插座40的S参数。与现有技术中采用仿真获取芯片插座40的方式相比，本发明通过测试的方式获取第一S参数，通过仿真方式获取第二S参数，之后通过去嵌入的方式获取芯片插座40的S参数，即采用部分测试+部分仿真的方式。此种方案所采用的仿真分析，是建立在分别对基板测试板和主板测试板进行测试仿真拟合之后验证了仿真准确性的基础上进行的，即仿真所得的基板和主板走线及过孔的S参数与实际测试相同。且采用此方案还能够实现对仿真所得S参数的准确性验证。

参考图1及图2，在确定第一连接器31的对数时，第一连接器31的对数为至少两对，以提高所测得的链路S参数的准确性，提高去嵌入后所得到的芯片插座40的S参数的准确性。具体确定第一连接器31的对数的方式与前述一种测试结构中第一基板测试板11及第一主板测试板21之间通过芯片插座40连接的测试子结构的方式相同，在此不再赘述。

参考图1及图2，在连接每对第一连接器31及该对第一连接器31对应的一对第二连接器32时，每对第一连接器31设置在基板测试板上背离主板测试板一侧。且每对第一连接器31与该对第一连接器31对应的一对第二连接器32之间，通过基板测试板中的走线及过孔52、芯片插座40中的管脚、及主板测试板中的走线及过孔52电连接。具体的连接方式与前述一种测试结构中第一基板测试板11及第一主板测试板21之间通过芯片插座40连接的测试子结构的方式相同，在此不再赘述。

在确定选择器的类型时，第一连接器31与第二连接器32可以选择SMA连接器或SMP连接器，以便于与外部的矢量网络分析仪连接。

另外，本发明实施例还提供了另一种基于上述示出的芯片插座S参数的测试结构的测试方法，该测试方法包括：

测试每对第一连接器31及该对第一连接器31对应的一对第二连接器32之间的第一S参数；

通过仿真方法获取基板测试板焊接在主板测试板时，每对第一连接器31及该对第一连接器31对应的一对第二连接器32之间的第二S参数；

将第二S参数从第一S参数中去嵌掉，得到芯片插座40的S参数。其中，去嵌是指：在已知无芯片插座40时的第一连接器31及第二连接器32之间的第二S参数的基础上，把被测的芯片插座40的S参数，从第一连接器31+第一基板测试板11+芯片插座40+第一主板测试板21+第二连接器32的链路的第一S参数中分离出来的运算过程。

在上述的方案中，通过测试第一连接器31及第二连接器32之间的S参数，获取第一连接器31+第一基板测试板11+芯片插座40+第一主板测试板21+第二连接器32的链路的第一S参数。之后通过仿真分析方式，获取基板测试板通过焊接方式直接连接在主板测试板上时，第一连接器31+基板测试板+主板测试板+第二连接器32的链路的第二S参数。通过后一链路的第二S参数对前一链路的第一S参数进行去嵌入，得到芯片插座40的S参数。即采用测试+仿真分析的方式，得到芯片插座40的S参数。与现有技术中采用仿真获取芯片插座40的方式相比，本发明通过测试的方式获取第一S参数，通过仿真方式获取第二S参数，之后通过去嵌入的方式获取芯片插座40的S参数，即采用部分测试+部分仿真的方式。此种方案所采用的仿真分析，是建立在分别对基板测试板和主板测试板进行测试仿真拟合之后验证了仿真准确性的基础上进行的，即仿真所得的基板和主板走线及过孔的S参数与实际测试相同。且采用此方案还能够实现对仿真所得S参数的准确性验证。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (8)

1.一种芯片插座S参数的测试结构，其特征在于，包括：

第一基板测试板，所述第一基板测试板上设置有至少一对第一连接器；

第一主板测试板，所述第一主板测试板上设置有至少一对第二连接器，且所述至少一对第一连接器与所述至少一对第二连接器一一对应；

所述第一基板测试板通过芯片插座连接在所述第一主板测试板上，使每对第一连接器与该对第一连接器对应的一对第二连接器之间电连接，以采用矢量网络分析仪测试每对第一连接器及该对第一连接器对应的第二连接器之间的S参数；

还包括：

第二基板测试板，所述第二基板测试板上设置有至少一对第三连接器；

第二主板测试板，所述第二主板测试板上设置有至少一对第四连接器，且所述至少一对第三连接器与所述至少一对第四连接器一一对应；

所述第二基板测试板焊接在所述第二主板测试板上，使每对第三连接器及该对第三连接器对应的一对第四连接器之间电连接，以采用矢量网络分析仪测试每对第三连接器及该对第三连接器对应的第四连接器之间的S参数；

其中，每对第一连接器设置在所述第一基板测试板上背离所述第一主板测试板一侧；且每对第一连接器与该对第一连接器对应的一对第二连接器之间，通过所述第一基板测试板中的走线和过孔、所述芯片插座中的管脚、及所述第一主板测试板中的走线和过孔电连接。

2.如权利要求1所述的芯片插座S参数的测试结构，其特征在于，所述第一连接器的对数为至少两对，所述第三连接器的对数为至少两对。

3.如权利要求1所述的芯片插座S参数的测试结构，其特征在于，所述第一基板测试板与所述第二基本测试板的板材、层叠设计及走线完全相同；且所述第一主板测试板与所述第二主板测试板的板材、层叠设计及走线完全相同。

4.如权利要求1所述的芯片插座S参数的测试结构，其特征在于，每对第三连接器设置在所述第二基板测试板上背离所述第二主板测试板一侧；

且每对第三连接器与该对第三连接器对应的一对第四连接器之间，通过所述第二基板测试板中的走线和过孔、及所述第二主板测试板中的走线和过孔电连接。

5.一种基于权利要求1的芯片插座S参数的测试结构的测试方法，其特征在于，包括：

采用矢量网络分析仪测试每对第一连接器及该对第一连接器对应的一对第二连接器之间的第一S参数；

采用矢量网络分析仪测试每对第三连接器及该对第三连接器对应的一对第四连接器之间的第二S参数；

将所述第二S参数从所述第一S参数中去嵌掉，得到所述芯片插座的S参数。

6.一种芯片插座S参数的测试结构，其特征在于，包括：

基板测试板，所述基板测试板上设置有至少一对第一连接器；

主板测试板，所述主板测试板上设置有至少一对第二连接器，且所述至少一对第一连接器与所述至少一对第二连接器一一对应；

所述基板测试板通过芯片插座连接在所述主板测试板上，使每对第一连接器及该对第一连接器对应的一对第二连接器之间电连接，以采用矢量网络分析仪测试每对第一连接器及该对第一连接器对应的第二连接器之间的S参数；

其中，每对第一连接器设置在所述基板测试板上背离所述主板测试板一侧；且每对第一连接器与该对第一连接器对应的一对第二连接器之间，通过所述基板测试板中的走线及过孔、所述芯片插座中的管脚、及所述主板测试板中的走线及过孔电连接。

7.如权利要求6所述的芯片插座S参数的测试结构，其特征在于，所述第一连接器的对数为至少两对。

8.一种基于权利要求6的芯片插座S参数的测试结构的测试方法，其特征在于，包括：

采用矢量网络分析仪测试每对第一连接器及该对第一连接器对应的一对第二连接器之间的第一S参数；

通过仿真方式获取基板测试板焊接在主板测试板时，每对第一连接器及该对第一连接器对应的一对第二连接器之间的第二S参数；

将所述第二S参数从所述第一S参数中去嵌掉，得到所述芯片插座的S参数。

Images