CN108509756B - 焊点建模方法、仿真方法、及仿真系统 - Google Patents
焊点建模方法、仿真方法、及仿真系统 Download PDFInfo
- Publication number
- CN108509756B CN108509756B CN201810574461.8A CN201810574461A CN108509756B CN 108509756 B CN108509756 B CN 108509756B CN 201810574461 A CN201810574461 A CN 201810574461A CN 108509756 B CN108509756 B CN 108509756B
- Authority
- CN
- China
- Prior art keywords
- model
- signal integrity
- pcb
- simulation
- parameter model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本申请实施例公开了焊点建模方法、仿真方法、及仿真系统。其中,焊点建模方法包括:通过测量得到目标真实链路的第一信号完整性参数模型,其中,目标真实链路中包含顺次相连的封装体、焊点和印制电路板PCB;利用仿真软件得到封装体的第二信号完整性参数模型和PCB的第三信号完整性参数模型;基于去嵌技术采用第二信号完整性参数模型和第三信号完整性参数模型,对第一信号完整性参数模型进行去嵌,得到焊点的第四信号完整性参数模型。本申请实施例通过采用上述技术方案,可以便捷且准确地构建焊点对应的信号完整性参数模型,可用于对焊点的仿真,提高仿真精度及准确度。
Description
技术领域
本申请实施例涉及仿真技术领域,尤其涉及焊点建模方法、仿真方法、及仿真系统。
背景技术
随着半导体工艺的不断发展,数字信号的速率也越来越高,一般将所有高速设计相关的问题统称为信号完整性(Signal Integrity,SI)问题。信号完整性一般是指传输系统在信号的传输过程中保持信号的时域和频域特性的能力,可用于评价信号在传输路径上的质量。传输路径可以是普通的金属线,可以是光学器件,也可以是其他媒质。目前,信号完整性已经成为高速数字印制电路板(Printed Circuit Board,PCB)设计必须关心的问题之一。
对高速信号的信号完整性进行研究的一种重要途径是仿真,一般采用仿真软件建立仿真模型来得出结果,从而衡量高速信号的质量。在真实的PCB板设计电路中,影响高速信号的信号完整性的因素有很多,如何通过仿真来得出接近实际情况的仿真结果,也即如何提高仿真结果的准确度,是本领域需要解决的重要技术问题。
发明内容
本申请实施例提供焊点建模方法、仿真方法、及仿真系统,可以优化高速信号的信号完整性仿真方案。
第一方面,本申请实施例提供了一种焊点建模方法,包括:
通过测量得到目标真实链路的第一信号完整性参数模型,其中,所述目标真实链路中包含顺次相连的封装体、焊点和印制电路板PCB;
利用仿真软件得到所述封装体的第二信号完整性参数模型和所述PCB的第三信号完整性参数模型;
基于去嵌技术采用所述第二信号完整性参数模型和所述第三信号完整性参数模型,对所述第一信号完整性参数模型进行去嵌,得到所述焊点的第四信号完整性参数模型。
第二方面,本申请实施例提供了一种仿真方法,包括:
打开仿真软件;
在仿真软件中构建封装体模型、焊点模型和印制电路板PCB模型;
根据所述封装体模型、所述焊点模型和所述PCB模型构建仿真链路;
其中,焊点模型设置于封装体模型和PCB模型之间,所述焊点模型的第一端与所述封装体模型相连,所述焊点模型的第二端与所述PCB模型相连,所述焊点模型对应的信号完整性参数模型通过如权利要求1-5任一所述的焊点建模方法得到。
第三方面,本申请实施例提供了一种仿真系统,包括:网络分析仪、焊接有封装体的印制电路板PCB、安装有仿真软件的第一终端和安装有去嵌算法软件的第二终端;
所述网络分析仪,用于测量目标真实链路的第一信号完整性参数模型;其中,所述目标真实链路中包含顺次相连的封装体、焊点和印制电路板PCB;
所述第一终端,用于利用所述仿真软件得到所述封装体的第二信号完整性参数模型和所述PCB的第三信号完整性参数模型;
所述第二终端,用于基于去嵌技术采用所述第二信号完整性参数模型和所述第三信号完整性参数模型,对所述第一信号完整性参数模型进行去嵌,得到所述焊点的第四信号完整性参数模型;
所述第一终端,还用于在所述仿真软件中构建仿真链路时,在封装体模型和PCB模型之间设置焊点模型;其中,所述焊点模型的第一端与所述封装体模型相连,所述焊点模型的第二端与所述PCB模型相连,所述焊点模型对应的信号完整性参数模型为所述第四信号完整性参数模型。
本申请实施例中提供的焊点建模方案,通过测量手段得到包含封装体、焊点和PCB的链路的第一信号完整性参数模型,利用仿真手段得到封装体的第二信号完整性参数模型以及PCB的第三信号完整性参数模型,再基于去嵌技术采用第二信号完整性参数模型和第三信号完整性参数模型对第一信号完整性参数模型进行去嵌,得到焊点的第四信号完整性参数模型。通过采用上述技术方案,可以便捷且准确地构建焊点对应的信号完整性参数模型,可用于对焊点的仿真,提高仿真精度及准确度。
本申请实施例中提供的焊点仿真方案,在仿真软件中构建仿真链路时,在封装体模型和PCB模型之间设置焊点模型,能够更加全面地对实际的高速电路设计进行仿真,提高仿真精度及准确度。
本申请实施例中提供的仿真系统,利用网络分析仪、焊接有封装体的PCB、安装有仿真软件的第一终端和安装有去嵌算法软件的第二终端之间的相互配合,实现焊点模型的仿真,能够更加全面地对实际的高速电路设计进行仿真,提高仿真精度及准确度。
附图说明
图1为本申请实施例提供的一种焊点建模方法的流程示意图;
图2为本申请实施例提供的一种仿真链路示意图;
图3为本申请实施例提供的一种真实链路示意图;
图4为本申请实施例提供的另一种焊点建模方法的流程示意图;
图5为本申请实施例提供的一种目标真实链路测试示意图;
图6为本申请实施例提供的一种仿真链路示意图;
图7为本申请实施例提供的一种仿真方法的流程示意图;
图8为本申请实施例提供的一种仿真系统的结构示意图;
图9为本申请实施例提供的仿真系统工作流程示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本申请的技术方案。可以理解的是,此处所描述的具体实施例仅仅用于解释本申请,而非对本申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本申请相关的部分而非全部结构。
在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理,但是其中的许多步骤可以被并行地、并发地或者同时实施。此外,各步骤的顺序可以被重新安排。当其操作完成时所述处理可以被终止,但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
图1为本申请实施例提供的一种焊点建模方法的流程示意图,可用于焊点模型的构建场景。如图1所示,该方法包括:
步骤101、通过测量得到目标真实链路的第一信号完整性参数模型,其中,所述目标真实链路中包含顺次相连的封装体、焊点和PCB。
在理想情况下,信号在传输过程中不应该发生任何的变化,但是真正理想的传输通道时不存在的,实际情况时信号经过一个非理想的传输通道后会发生各种各样的信号完整性问题,当信号不能正常响应或者信号质量不能使系统长期稳定工作时,就出现了信号完整性问题。信号完整性问题主要表现在延迟、反射、串扰、时序、振荡等几个方面。差的信号完整性不是由某一单一因素导致的,而是系统设计中多种因素共同引起的,元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素,都会引起信号完整性问题,导致系统工作不稳定,甚至完全不工作。
相关技术中,与信号完整性相关的两个最为重要的工作时信号完整性仿真和信号完整性测试。信号完整性仿真一般是指使用仿真软件将芯片、信号传输链路的模型连接到一起,进行初步的信号质量的预测,其中,信号传输链路中可能涉及传输线、过孔、插接件以及PCB等,在仿真软件中利用模型来模拟传输线、过孔、插接件以及PCB等,从而实现整个链路的仿真。具体的,在当前的仿真过程中,都是将封装模型与PCB模型直接级联,而忽略了封装模型与PCB相连的焊点,即均不会考虑焊点对链路性能影响的情况,且现有技术中也没有提供对焊点准确建模的工具。图2为本申请实施例提供的一种仿真链路示意图,图3为本申请实施例提供的一种真实链路示意图。对比图2和图3可见,相关技术的链路仿真模型并不够精准,缺失了对焊点的仿真。焊点的存在,会影响整个链路的电性能,包括降低电路的插入损耗以及增加电路的回损等等,所以现有的缺失焊点的仿真方案中,由于缺少了信号链路上的一环,会导致仿真结果与实际结果相比存在误差,仿真精度及准确度较低。
本申请实施例中,提出一种焊点的建模方法,可用于提高仿真精度及准确度。在本步骤中,采用测量的手段测出封装体、焊点和PCB顺次连接的实际链路的信号完整性参数模型,作为第一信号完整性参数模型,用于后续的焊点模型的构建。示例性的,可在真实的电路板中选取一条包含顺次相连的封装体、焊点和PCB的链路作为目标真实链路,具体的选择方式本申请实施例不做限定。
示例性的,用于测量实际的目标真实链路的仪器可以是时域反射计(Time-DomainReflectometry,TDR)、矢量网络分析仪(VAector Network Analyzer,VNA)或者信号完整性网络分析仪(简称网络分析仪)等,本申请实施例不做限定。
可选的,信号完整性参数模型具体可以是S参数模型。S参数,也就是散射参数,是微波传输中的一个重要参数,可以矩阵的形式表示S参数模型。以二端口S参数为例,其S参数模型可以表示为如下矩阵:
其中,S12为反向传输系数,也就是隔离;S21为正向传输系数,也就是增益;S11为输入反射系数,也就是输入回波损耗;S22为输出反射系数,也就是输出回波损耗。
通过测试仪器的测量,能够得到目标真实链路的信号完整性参数模型,记为第一信号完整性参数模型。以S参数为例,第一信号完整性参数模型可被记为第一S参数模型。
步骤102、利用仿真软件得到所述封装体的第二信号完整性参数模型和所述PCB的第三信号完整性参数模型。
本申请实施例中,对所采用的仿真软件不做限定,例如可以是Siwave、Cadence、Spice、EMC-Workbench、Mentor、HyperLynx以及ADS(Agilent Eesof Advanced DesignSystem)等等,也可以是自主研发的其他仿真软件。目前的仿真软件中均没有针对焊点的信号完整性参数模型,但一般会存在封装体和PCB的模型。本申请实施例中,可以将上述目标真实链路中包含的封装体以及PCB的各种属性参数输入至仿真软件中,以分别构建封装体的信号完整性参数模型(记为第二信号完整性参数模型)和PCB的信号完整性参数模型(记为)第三信号完整性参数模型。
步骤103、基于去嵌技术采用所述第二信号完整性参数模型和所述第三信号完整性参数模型,对所述第一信号完整性参数模型进行去嵌,得到所述焊点的第四信号完整性参数模型。
目前,种类繁多的印制电路传输线使得难以建立起便于与所有不同类型和尺寸的微带线及共面传输线相连的测试设备。测试设备要求经测试夹具与所选择的传输媒介相连,夹具就会对测量结果产生影响。为了从测量中去除测试夹具的影响,出现了去嵌技术。去嵌技术可利用测试夹具的模型,通过数学计算从总的测量结果中去除夹具特性。
本申请实施例中,基于去嵌技术从总的目标真实链路的第一信号完整性参数模型中去除封装的第二信号完整性参数模型和PCB的第三信号完整性参数模型,从而得到焊点的第四信号完整性参数模型,可用于仿真过程中构建焊点的模型,提高仿真精度和准确度。
需要说明的是,本申请实施例中对步骤101和步骤102的执行顺序不做限定,也可以先执行步骤102,再执行步骤101。
本申请实施例中提供的焊点建模方案,通过测量手段得到包含封装体、焊点和PCB的链路的第一信号完整性参数模型,利用仿真手段得到封装体的第二信号完整性参数模型以及PCB的第三信号完整性参数模型,再基于去嵌技术采用第二信号完整性参数模型和第三信号完整性参数模型对第一信号完整性参数模型进行去嵌,得到焊点的第四信号完整性参数模型。通过采用上述技术方案,可以便捷且准确地构建焊点对应的信号完整性参数模型,可用于对焊点的仿真,提高仿真精度及准确度。
在一些实施例中,所述信号完整性参数模型包括S参数模型。进一步的,在得到所述焊点的第四信号完整性参数模型之后,还包括:将所述第四信号完整性参数模型转化为S2P文件,以供仿真软件调用。这样设置的好处在于,准确记录焊点的S参数模型,且方便仿真软件直接调用。SNP中的N代表的是端口数量,一般测试调试用的是2端口。对于焊点来说,可视为2端口,因此,在得到焊点的第四信号完整性参数模型后,可直接转化为S2P文件。
在一些实施例中,所述封装体包括片状元器件(Surface Mounted Devices,SMD)的封装。SMD器件适用于表面贴装技术(Surface Mount Technology,SMT),SMT是目前电子组装行业里最普遍的一种技术和工艺。其中,SMD可包括引脚小外形封装(Small Out-LinePackage,SOP)、J型引脚小外形封装(Small Out-Line J-Lead,SOJ)、特殊引脚芯片封装(Plastic Leaded Chip Carrier,PLCC)以及方型扁平式封装(Plastic Quad FlatPackage,QFP)等包含引脚的封装类型,本申请实施例不做限定。
在一些实施例中,所述通过测量得到目标真实链路的第一信号完整性参数模型,包括:使用网络分析仪测量目标真实链路的第一信号完整性参数模型;其中,所述网络分析仪的第一探针与所述PCB中邻近所述焊点的信号传输位置相连;所述网络分析仪的第二探针与所述封装体中接触所述焊点的引脚相连,或者,所述网络分析仪的第二探针与所述封装体中的目标引线相连,所述目标引线连接所述封装体中的晶片DIE和所述封装体中接触所述焊点的引脚。这样设置的好处在于,能够准确地测量得到目标真实链路的第一信号完整性参数模型。其中,第一种方式中,第一探针与PCB中邻近焊点的信号传输位置相连,信号传输位置可以是与焊点连接的传输线上的位置或过孔等,一般的,该信号传输位置距离焊点越近测量结果越准确,第二探针与封装体中接触焊点的引脚相连,芯片一般通过引脚与PCB连接,并通过焊接的方式形成焊点进行固定,接触焊点的引脚可理解为被焊点固定在PCB上的引脚。这样设置的好处在于,由于芯片中的晶片(DIE,又称芯片裸片)与引脚之间的金属线对测量结果影响较小,无需对芯片进行任何改动,即可快速准确地测量出目标真实链路的第一信号完整性参数模型。第二种方式中,第一探针也与PCB中邻近焊点的信号传输位置相连,而第二探针与封装体中的目标引线相连,目标引线连接封装体中的晶片DIE和封装体中接触所述焊点的引脚。这样设置的好处在于,可将芯片外层封装材料破坏,露出晶片和引脚中的引线,能够更加准确地测量出目标真实链路的第一信号完整性参数模型。
图4为本申请实施例提供的另一种焊点建模方法的流程示意图,该方法包括如下步骤:
步骤401、选择目标真实链路,并建立网络分析仪的探针与目标真实链路的连接。
示例性的,图5为本申请实施例提供的一种目标真实链路测试示意图,目标真实链路中包含顺次相连的封装体、焊点和PCB。网络分析仪的第一探针与PCB中邻近焊点的信号传输位置相连,网络分析仪的第二探针与封装体中接触焊点的引脚相连。
步骤402、利用网络分析仪测出目标真实链路的S参数,作为第一S参数模型。
步骤403、利用仿真软件得到封装体的第二S参数模型和PCB的第三S参数模型。
图6为本申请实施例提供的一种仿真链路示意图,如图6所示,左侧为封装模型对应的仿真链路示意图,右侧为PCB模型对应的仿真链路示意图,封装模型和PCB模型均为2端口(port)模型。在仿真软件中构建封装体和PCB仿真链路时,将步骤401中目标真实链路中包含的封装体以及PCB的各种属性参数输入至仿真软件中,以保证所构建的封装体和PCB仿真链路与真实的封装体和PCB相对应,从而得到准确的封装体的S参数模型和PCB的S参数模型。随后,基于仿真链路示意图在仿真软件中分别得到封装体对应的第二S参数模型以及PCB的对应的第三S参数模型。
需要说明的是,本申请实施例中对步骤401、步骤402和步骤403的执行顺序不做限定,也可以先执行步骤403,再执行步骤401和步骤402。
步骤404、基于去嵌技术采用第二S参数模型和第三S参数模型,对第一S参数模型进行去嵌,得到焊点的第四S参数模型。
步骤405、将第四S参数模型转化为S2P文件,以供仿真软件调用。
本申请实施例提供的焊点建模方法,可以便捷且准确地构建焊点对应的S参数模型,可用于告诉信号的信号完整性分析中对焊点的仿真,且模型带宽(信号频率范围)与封装带宽一致,提高仿真精度及准确度。
图7为本申请实施例提供的一种仿真方法的流程示意图,如图7所示,该方法包括:
步骤701、打开仿真软件。
本申请实施例中,对仿真软件不做限制,可以是任意一种用于PCB仿真或信号完整性仿真的仿真软件。
步骤702、在仿真软件中构建封装体模型、焊点模型和印制电路板PCB模型。
其中,所述焊点模型对应的信号完整性参数模型通过本申请实施例提供的焊点建模方法得到。示例性的,在焊点建模完成后,可转化为S2P文件,仿真软件可通过直接调用S2P文件的方式来构建焊点模型。
步骤703、根据封装体模型、焊点模型和PCB模型构建仿真链路。
其中,焊点模型设置于封装体模型和PCB模型之间,所述焊点模型的第一端与所述封装体模型相连,所述焊点模型的第二端与所述PCB模型相连。这样,仿真链路中各模型之间的连接关系与真实链路中实物连接关系一致,有利于提高仿真精度以及准确度。
本申请实施例中提供的焊点仿真方案,在仿真软件中构建仿真链路时,在封装体模型和PCB模型之间设置焊点模型,能够更加全面地对实际的高速电路设计进行仿真,提高仿真精度及准确度。
在一些实施例中,所述封装体模型对应的封装类型与本申请实施例提供的焊点建模方法中采用的封装体的封装类型相同;所述PCB模型对应的属性参数与本申请实施例提供的焊点建模方法中采用的PCB的属性参数相同。由于不同的封装类型或者PCB的不同属性参数,可能导致焊点的信号完整性参数的差异,因此,本申请实施例这样设置的好处在于,能够针对封装类型以及PCB属性参数选择相匹配的焊点模型,从而进一步提高仿真精度及准确度。
图8为本申请实施例提供的一种仿真系统的结构示意图,如图8所示,仿真系统800包括:网络分析仪801、焊接有封装体的印制电路板PCB802、安装有仿真软件的第一终端803和安装有去嵌算法软件的第二终端804。
其中,所述网络分析仪801,用于测量目标真实链路的第一信号完整性参数模型;其中,所述目标真实链路中包含顺次相连的封装体、焊点和印制电路板PCB;
所述第一终端803,用于利用所述仿真软件得到所述封装体的第二信号完整性参数模型和所述PCB的第三信号完整性参数模型;
所述第二终端804,用于基于去嵌技术采用所述第二信号完整性参数模型和所述第三信号完整性参数模型,对所述第一信号完整性参数模型进行去嵌,得到所述焊点的第四信号完整性参数模型;
所述第一终端803,还用于在所述仿真软件中构建仿真链路时,在封装体模型和PCB模型之间设置焊点模型;其中,所述焊点模型的第一端与所述封装体模型相连,所述焊点模型的第二端与所述PCB模型相连,所述焊点模型对应的信号完整性参数模型为所述第四信号完整性参数模型。
本申请实施例中提供的仿真系统,利用网络分析仪、焊接有封装体的PCB、安装有仿真软件的第一终端和安装有去嵌算法软件的第二终端之间的相互配合,实现焊点模型的仿真,能够更加全面地对实际的高速电路设计进行仿真,提高仿真精度及准确度。
在一些实施例中,所述第一终端和所述第二终端为同一个终端。例如,第一终端和第二终端为同一台计算机,该计算机中同时安装有仿真软件和去嵌算法软件。可选的,也可在仿真软件中集成去嵌算法,这样,在计算机中安装包含去嵌算法的仿真软件即可。
图9为本申请实施例提供的仿真系统工作流程示意图,如图9所示,该流程包括:
步骤901、在焊接有封装体的PCB板上选择目标真实链路,并建立网络分析仪的探针与目标真实链路的连接。
步骤902、利用网络分析仪测出目标真实链路的S参数,作为第一S参数模型。
步骤903、在第一终端中打开仿真软件,并利用仿真软件得到封装体的第二S参数模型和PCB的第三S参数模型。
需要说明的是,本申请实施例中对步骤901、步骤902和步骤903的执行顺序不做限定,也可以先执行步骤903,再执行步骤901和步骤902。
步骤904、利用第二终端中的去嵌算法软件采用第二S参数模型和第三S参数模型,对第一S参数模型进行去嵌,得到焊点的第四S参数模型。
步骤905、在第二终端中将第四S参数模型转化为S2P文件。
步骤906、将第二终端中存储的焊点的S2P文件传送至第一终端中。
步骤907、在第一终端中的仿真软件中通过输入目标真实链路中封装体的封装类型构建封装体模型,通过输入PCB的属性参数构建PCB模型,通过调用S2P文件构建焊点模型。
步骤908、根据封装体模型、焊点模型和PCB模型构建仿真链路。
其中,焊点模型设置于封装体模型和PCB模型之间,所述焊点模型的第一端与所述封装体模型相连,所述焊点模型的第二端与所述PCB模型相连。
通过采用上述流程,可利用仿真系统来对焊点进行建模,得到焊点的S参数模型,并转化为S2P文件,在利用仿真软件进行仿真时,在封装体模型和PCB模型之间设置焊点模型,来高度还原真实链路的连接关系,可提高仿真精度和准确度。
注意,上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解,本申请不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此,虽然通过以上实施例对本申请进行了较为详细的说明,但是本申请不仅仅限于以上实施例,在不脱离本申请构思的情况下,还可以包括更多其他等效实施例,而本申请的范围由所附的权利要求范围决定。
Claims (8)
1.一种焊点建模方法,其特征在于,包括:
通过测量得到目标真实链路的第一信号完整性参数模型,其中,所述目标真实链路中包含顺次相连的封装体、焊点和印制电路板PCB;
利用仿真软件得到所述封装体的第二信号完整性参数模型和所述PCB的第三信号完整性参数模型;
基于去嵌技术采用所述第二信号完整性参数模型和所述第三信号完整性参数模型,对所述第一信号完整性参数模型进行去嵌,得到所述焊点的第四信号完整性参数模型;
其中,所述封装体包括片状元器件SMD的封装;所述通过测量得到目标真实链路的第一信号完整性参数模型,包括:
使用网络分析仪测量目标真实链路的第一信号完整性参数模型;
其中,所述网络分析仪的第一探针与所述PCB中邻近所述焊点的信号传输位置相连;所述网络分析仪的第二探针与所述封装体中接触所述焊点的引脚相连;或者,所述网络分析仪的第二探针与所述封装体中的目标引线相连,所述目标引线连接所述封装体中的晶片DIE和所述封装体中接触所述焊点的引脚。
2.根据权利要求1所述的方法,其特征在于,所述信号完整性参数模型包括S参数模型。
3.根据权利要求2所述的方法,其特征在于,在得到所述焊点的第四信号完整性参数模型之后,还包括:
将所述第四信号完整性参数模型转化为S2P文件,以供仿真软件调用。
4.一种仿真方法,其特征在于,包括:
打开仿真软件;
在仿真软件中构建封装体模型、焊点模型和印制电路板PCB模型;
根据所述封装体模型、所述焊点模型和所述PCB模型构建仿真链路;
其中,焊点模型设置于封装体模型和PCB模型之间,所述焊点模型的第一端与所述封装体模型相连,所述焊点模型的第二端与所述PCB模型相连,所述焊点模型对应的信号完整性参数模型通过如权利要求1-3任一所述的焊点建模方法得到。
5.根据权利要求4所述的方法,其特征在于,所述封装体模型对应的封装类型与权利要求1-3任一所述的焊点建模方法中采用的封装体的封装类型相同;所述PCB模型对应的属性参数与权利要求1-3任一所述的焊点建模方法中采用的PCB的属性参数相同。
6.根据权利要求4所述的方法,其特征在于,在仿真软件中构建焊点模型,包括:
通过调用焊点模型对应的S2P文件的方式构建焊点模型。
7.一种仿真系统,其特征在于,包括:网络分析仪、焊接有封装体的印制电路板PCB、安装有仿真软件的第一终端和安装有去嵌算法软件的第二终端;
所述网络分析仪,用于测量目标真实链路的第一信号完整性参数模型;其中,所述目标真实链路中包含顺次相连的封装体、焊点和印制电路板PCB;所述封装体包括片状元器件SMD的封装;
所述第一终端,用于利用所述仿真软件得到所述封装体的第二信号完整性参数模型和所述PCB的第三信号完整性参数模型;
所述第二终端,用于基于去嵌技术采用所述第二信号完整性参数模型和所述第三信号完整性参数模型,对所述第一信号完整性参数模型进行去嵌,得到所述焊点的第四信号完整性参数模型;
所述第一终端,还用于在所述仿真软件中构建仿真链路时,在封装体模型和PCB模型之间设置焊点模型;其中,所述焊点模型的第一端与所述封装体模型相连,所述焊点模型的第二端与所述PCB模型相连,所述焊点模型对应的信号完整性参数模型为所述第四信号完整性参数模型;
其中,所述网络分析仪的第一探针与所述PCB中邻近所述焊点的信号传输位置相连;所述网络分析仪的第二探针与所述封装体中接触所述焊点的引脚相连;或者,所述网络分析仪的第二探针与所述封装体中的目标引线相连,所述目标引线连接所述封装体中的晶片DIE和所述封装体中接触所述焊点的引脚。
8.根据权利要求7所述的系统,其特征在于,所述第一终端和所述第二终端为同一个终端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810574461.8A CN108509756B (zh) | 2018-06-06 | 2018-06-06 | 焊点建模方法、仿真方法、及仿真系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810574461.8A CN108509756B (zh) | 2018-06-06 | 2018-06-06 | 焊点建模方法、仿真方法、及仿真系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108509756A CN108509756A (zh) | 2018-09-07 |
CN108509756B true CN108509756B (zh) | 2022-08-09 |
Family
ID=63403018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810574461.8A Active CN108509756B (zh) | 2018-06-06 | 2018-06-06 | 焊点建模方法、仿真方法、及仿真系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108509756B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109298320B (zh) * | 2018-11-19 | 2021-06-11 | 郑州云海信息技术有限公司 | Bga封装的产品的检测方法、装置、设备及存储介质 |
CN110209066A (zh) * | 2019-05-05 | 2019-09-06 | 珠海格力电器股份有限公司 | 焊接炉的控制方法、装置和设备 |
CN110633544A (zh) * | 2019-09-25 | 2019-12-31 | 北京轩宇空间科技有限公司 | 用于系统级封装模块的建模方法和电子设备 |
CN111539172B (zh) * | 2020-04-27 | 2023-10-20 | 深圳市一博科技股份有限公司 | 一种还原链路真实性能的仿真测试方法 |
CN112241617B (zh) * | 2020-10-22 | 2023-07-14 | 浪潮商用机器有限公司 | 一种pcb电源完整性仿真方法及相关装置 |
CN113536628A (zh) * | 2021-07-09 | 2021-10-22 | 深圳佰维存储科技股份有限公司 | 焊点回损预测方法、装置、可读存储介质及电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107064675A (zh) * | 2017-03-31 | 2017-08-18 | 华为技术有限公司 | 接收端信号获取方法及装置 |
CN107832526A (zh) * | 2017-11-09 | 2018-03-23 | 桂林电子科技大学 | 一种优化bga焊点回波损耗的方法 |
-
2018
- 2018-06-06 CN CN201810574461.8A patent/CN108509756B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107064675A (zh) * | 2017-03-31 | 2017-08-18 | 华为技术有限公司 | 接收端信号获取方法及装置 |
CN107832526A (zh) * | 2017-11-09 | 2018-03-23 | 桂林电子科技大学 | 一种优化bga焊点回波损耗的方法 |
Non-Patent Citations (4)
Title |
---|
Research on the electricalBGA package in RF application performance of;Wang kai, Dong zhihong;《2007 International Conference on Microwave and Millimeter Wave Technology》;20071231;1-3 * |
S参数测量中针对夹具或探头的新一代去嵌方法;胡为东;《中国集成电路》;20130831;79-84 * |
基于HFSS 的高速互连BGA 焊点信号完整性仿真分析;黄春跃 等;《系统仿真学报》;20141231;第26卷(第12期);2985-2990 * |
系统建模与去嵌在RF IC批量测试中的应用;黄成 等;《微电子学》;20170430;第47卷(第2期);289-292 * |
Also Published As
Publication number | Publication date |
---|---|
CN108509756A (zh) | 2018-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108509756B (zh) | 焊点建模方法、仿真方法、及仿真系统 | |
US7098670B2 (en) | Method and system of characterizing a device under test | |
US7199593B2 (en) | Apparatus and methods for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer | |
US8446165B2 (en) | Link analysis compliance and calibration verification for automated printed wiring board test systems | |
CN104569611B (zh) | 一种pcb传输线插入损耗测试方法及探针装置 | |
US7906979B2 (en) | High frequency differential test probe for automated printed wiring board test systems | |
CN110646674B (zh) | 射频芯片引脚阻抗测试方法 | |
US7120840B1 (en) | Method and system for improved ATE timing calibration at a device under test | |
CN103809100B (zh) | 晶圆自动测试系统 | |
US6798212B2 (en) | Time domain reflectometer probe having a built-in reference ground point | |
Ruttan et al. | Multiport VNA measurement | |
CN113358934A (zh) | Bga链路的直流电阻和射频阻抗同步在线监测装置及方法 | |
US6867597B2 (en) | Method and apparatus for finding a fault in a signal path on a printed circuit board | |
CN110298086B (zh) | 一种测试走线dut性能的仿真方法 | |
McGibney et al. | An overview of electrical characterization techniques and theory for IC packages and interconnects | |
Op't Land et al. | Design of a 20 GHz DPI method for SOIC8 | |
CN115144805A (zh) | 一种用于射频开关芯片测试的在线快速校准方法 | |
JP2023547606A (ja) | 伝導性信号試験における高周波(rf)信号プローブ不整合に起因したパワー損失について補償するシステム及び方法 | |
CN111191409B (zh) | 芯片内部硅片管脚信号仿真方法及装置 | |
TWI610539B (zh) | 用於確認與受測裝置(dut)之射頻(rf)信號連接完整性的系統及方法 | |
CN112462178B (zh) | 一种芯片插座s参数的测试结构及其测试方法 | |
Helmreich | Test path simulation and characterisation | |
US9964573B2 (en) | Method for measuring characteristic impedance of electric transmission line | |
CN219287535U (zh) | 扩展测试板 | |
Schraufnagel et al. | Fully automated large form factor (2′ X 3′) four-port differential 20 Ghz vector network analyzer test system with real time link characterization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |