CN105891628B - 通用四端口在片高频去嵌入方法 - Google Patents

通用四端口在片高频去嵌入方法 Download PDF

Info

Publication number
CN105891628B
CN105891628B CN201610193008.3A CN201610193008A CN105891628B CN 105891628 B CN105891628 B CN 105891628B CN 201610193008 A CN201610193008 A CN 201610193008A CN 105891628 B CN105891628 B CN 105891628B
Authority
CN
China
Prior art keywords
embedding
parameter
matrix
geodesic structure
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610193008.3A
Other languages
English (en)
Other versions
CN105891628A (zh
Inventor
付军
王玉东
崔杰
赵悦
崔文普
刘志弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201610193008.3A priority Critical patent/CN105891628B/zh
Publication of CN105891628A publication Critical patent/CN105891628A/zh
Application granted granted Critical
Publication of CN105891628B publication Critical patent/CN105891628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明提出了一种通用四端口在片高频去嵌入方法。所述方法包括针对每个去嵌入陪测结构建立考虑了各去嵌入陪测结构高频特性分布本质的模型;并利用所述模型通过计算或者仿真得到所述N个去嵌入陪测结构的本征Y参数导纳矩阵;将去嵌入所需要剥离的寄生参量四端口网络的相关导纳矩阵元素以及所述计算或者仿真所基于的模型的模型参数作为未知数求解所述去嵌入陪测结构的相关测试以及计算或者仿真数据所满足的方程组。本发明充分考虑了实际所需去嵌入陪测结构的非理想本质,对于必需的去嵌入陪测结构不再像现有技术那样做集总化理想假设,可以说继承并进一步发扬了通用四端口高频去嵌入现有技术的普适通用性优点。

Description

通用四端口在片高频去嵌入方法
技术领域
本发明涉及一种高频去嵌入方法,特别地涉及一种在片高频去嵌入方法,更特别地涉及一种通用四端口在片高频去嵌入方法。
背景技术
针对硅和其它半导体材料晶圆片上制备的各种有源和无源电子器件以及半导体器件及其集成电路的高频特性测试是相关器件模型建立、模型参数提取以及相关电路设计和评估的基础。上述高频特性测试,尤其是用于器件模型参数提取的高频特性测试必须对应于位置精确定义的被测器件(DUT)的特定端口。为此,必须将进行高频测试必需的仪器、电缆、探针以及在片测试装置所附加的寄生参量从原始测试数据中去除,这就是所谓的校准技术,是一项保证高频器件模型参数准确提取的关键技术。
对于在片高频测试而言,广义上的校准又由离片校准和在片去嵌入两步构成。第一步,通过离片校准,利用阻抗标准衬底(ISS)校准片(一般是氧化铝陶瓷衬底)将测试参考面从矢量网络分析仪(VNA)移至在片高频测试探针的针尖,这里常常采用的技术包括短路-开路 -负载-直通(SOLT)法、线-反射-反射-匹配(LRRM)法、直通-反射-线(TRL)法和四端口法(16项误差模型)等等。第二步,通过在片去嵌入,利用在片去嵌入陪测结构将测试参考面进而从探针尖推移至DUT的端口。近年来,国际上提出了采用通用四端口在片去嵌入法来剥离器件在片测试的相关寄生参量。所谓通用四端口法,就是将探针尖和DUT端口之间的所有寄生参量均包括在由它们构成的通用四端口网络当中加以描述。在片高频特性测试装置示意图如图1所示,其中用于DUT的S参数测试的VNA的输入和输出测试端口分别通过电缆连接至输入和输出在片高频测试探针,所述探针分别扎在输入和输出在片测试压焊块的表面,所述压焊块分别通过在片输入和输出连线与DUT的输入端和输出端相连。相应的通用寄生四端口网络示意图如图2所示,这里将输入测试探针尖端、DUT输入端、DUT输出端和输出测试探针尖端分别定义为所述寄生四端口网络的端口0、端口1、端口2和端口3,并分别记为P0、P1、P2和P3。经过适当理论推导可得式(1)如下:
YM=Yee-Yei(YA+Yii)-1Yie (1)
其中YA表示从P1到P2的Y参数2×2导纳矩阵,即DUT的本征二端口Y参数2×2导纳矩阵,YM表示从P0到P3的Y参数2×2导纳矩阵,即DUT包括寄生参量的整体二端口Y参数2×2导纳矩阵,而Yee、Yii、Yei和Yie为描述上述寄生四端口网络特性的四个Y参数2×2 导纳矩阵。将式(1)变形为式(2),
YA=-Yii-Yie(YM-Yee)-1Yei (2)
可知只要式(2)右边代入YM的测试值后是已知的,就可以直接求得公式的左边YA,也就是将DUT的原始整体高频特性测试结果YM剥离寄生参量后得到DUT的本征高频特性测试结果YA,达到高频特性测试去嵌入的目的。考虑到描述所述寄生四端口网络的四个Y参数2×2导纳矩阵共有16个元素,因此所述16个矩阵元素作为16个未知数可以根据式(1)利用足够数量已知端口特性的去嵌入陪测结构所满足的方程组进行求解。据此,通用四端口法一般采用五个二端口陪测结构,即开路O、短路S、左L、右R和直通T,其等效电路分别如图3所示,相应的本征二端口Y参数导纳矩阵分别为:
分别将式(3)~式(7)代入式(1)即可得到足够多的方程组成的方程组。求解所述方程组后再利用式(2)即可由测试得到的DUT的整体Y参数导纳矩阵YM计算得到DUT的本征Y参数导纳矩阵YA,即完成剥离所述寄生参量的高频去嵌入。特别地,如果所述寄生四端口网络是无源的且不包含任何各向异性材料,进而更特别地,所述寄生四端口网络具有对称性,则上述所需的去嵌入陪测结构可酌减至四个甚至三个,从而可以有效地减小去嵌入相关测试结构设计、流片、测试以及数据处理的复杂度和工作量。
如上文所述,所述通用四端口高频去嵌入方法是在利用ISS校准片将测试参考面从VNA 移至在片测试探针针尖的离片校准基础上,进一步将测试参考面推移至DUT的输入和输出端口。实际上,所述通用四端口高频去嵌入方法也同样适用于将测试参考面从VNA直接推移到DUT的输入和输出端口,而无需基于ISS标准片的离片校准,这称之为一步校准法。只是这样做的前提是,需要在图2所示通用四端口网络中将P0位置的定义从输入测试探针尖端改为VNA的输入测试端口、P3位置的定义从输出测试探针尖端改为VNA的输出测试端口,同时P1和P2的位置定义仍然保持为DUT输入端和DUT输出端。这里声明,本技术发明所涉及的通用四端口在片高频去嵌入方法既可以用于通过ISS标准片完成离片校准后的在片去嵌入,也可以作为一步校准法用于无需基于ISS标准片的离片校准的将高频测试参考面从VNA 直接推移至DUT的输入输出端口的在片去嵌入。
通用四端口高频去嵌入法的优点在于,将需要推移的测试输入参考面和输出参考面的起点和终点分别定义为通用四端口网络的端口,由此去嵌入所需要剥离的所有寄生参量就都被包含在所述通用四端口网络当中,而没有针对包含所有寄生参量的所述通用四端口网络内部结构的具体形式做任何假设,因而保证了所述去嵌入技术的普适通用性。然而,作为所述通用四端口高频去嵌入法的现有技术仍然存在着一个问题,那就是对于所需要的二端口去嵌入陪测结构的网络特性做了理想化假设,而这些理想化的在片陪测结构实际上是无法实现的,由此将不可避免地引入误差。具体而言,这首先表现在开路和短路结构上,参见式(3)和式 (4),理想的开路有YAO的y11=y22=0,理想的短路有YAS的y11=y22=∞(无穷大),同时理想的开路和短路还要求输入和输出端之间不存在任何的耦合,因而有YAO和YAS的y12=y21=0,而实际上无论如何设计制备的在片开路和短路结构都是非理性的,由于寄生参量(例如寄生电阻、寄生电容和寄生电感等等)的存在,不仅实际开路的导纳(YAO的y11和y22)不等于0、实际短路的导纳(YAS的y11和y22)不等于无穷大,而且实际开路和短路结构的输入和输出端不可避免地存在耦合关系,因而YAO和YAS的y12和y21也不严格等于0。其次,至于去嵌入结构左和右,通用四端口高频去嵌入的现有技术是通过在开路结构的基础上分别在输入端和输出端接入电导GL和GR实现的,虽然如图3(c)和(d)以及式(5)和式(6)所示,所述现有技术也考虑了寄生电容CL和CR分别与GL和GR并联构成了去嵌入结构左和右的接入导纳YL和YR,但高频工作的分布本质决定了,特别是随着工作频率从射频、微波提高进入毫米波频段,人为设计的电导(也就是电阻)一经在晶圆片上制备便不可能仅仅用简单的电导(电阻)与电容并联的集总等效电路来严格准确地描述,也就是说,式(5)和式(6) 强令YAL和YAR的y11和y22分别等于GL+jωCL和GR+jωCR并不符合实际情况。再有,既然去嵌入结构左和右都是基于开路结构,因此上述实际开路结构的非理想特性问题在这里同样存在,导致的结果就是,式(5)和式(6)分别将YAL的y12、y21和y22以及YAR的y11、y12和y21都简单归零处理必然会带来相应误差。
发明内容
为了克服上述问题,本发明提出了一种改进的通用四端口在片高频去嵌入方法,本方法仍然基于上述通用寄生参量四端口理论,但对于必需的去嵌入陪测结构不做任何集总化理想假设,而是利用分布化理论计算或者仿真结果并和相关高频特性实测数据相结合,通过对相应的计算或者仿真结果进行优化校准最终完成在片DUT高频特性测试数据的去嵌入。本发明在继承了通用四端口高频去嵌入现有技术将所需要剥离的所有寄生参量都包含在所述通用四端口网络当中且不对所述网络内部结构的具体形式做任何假设这一普适通用性优点的基础上,进而充分考虑了实际所需去嵌入陪测结构的非理想本质,对于必需的去嵌入陪测结构不再像现有技术那样做集总化理想假设,可以说继承并进一步发扬了通用四端口高频去嵌入现有技术的普适通用性优点。
为达到上述目的,本发明通用四端口在片高频去嵌入方法,所述方法包括下述步骤:
1.1与有待去嵌入的被测器件DUT一同制备N个在片去嵌入陪测结构;
1.2测试得到所述DUT的整体Y参数导纳矩阵YM以及每个所述去嵌入陪测结构的整体 Y参数导纳矩阵YMj(j=1,2,...,N),
1.3针对每个去嵌入陪测结构建立考虑了各去嵌入陪测结构高频特性分布本质的模型;
1.4利用所述各模型通过计算或者仿真得到所述N个去嵌入陪测结构的本征Y参数导纳矩阵YAj(p1,p2,...pM)(j=1,2,...,N);
其中p1,p2,...,pM为M个所述计算或者仿真所基于的模型的模型参数,且保证4N-16≥M;
1.5将去嵌入所需要剥离的寄生参量四端口网络的导纳矩阵Y的四个子矩阵Yee、Yii、Yei和Yie的元素以及所述模型参数p1,p2,...,pM作为未知数求解方程组
YMj=Yee-Yei(YAj(p1,p2,...pM)+Yii)-1Yie(j=1,2,...,N);
其中如下式所示Yee、Yii、Yei和Yie作为四个子矩阵构成了所述寄生参量四端口网络的导纳矩阵Y;
1.6将步骤1.5中解得的Yee、Yii、Yei和Yie以及步骤1.2中测试得到的所述DUT的整体Y 参数导纳矩阵YM代入YA=-Yii-Yie(YM-Yee)-1Yei式中,计算得到所述DUT的本征Y参数导纳矩阵YA
其中,步骤1.5中将去嵌入所需要剥离的寄生参量四端口网络的导纳矩阵Y的四个子矩阵Yee、Yii、Yei和Yie的元素以及所述模型参数p1,p2,...,pM作为未知数求解方程组YMj=Yee- Yei(YAj(p1,p2,...pM)+Yii)-1Yie(j=1,2,...,N)采用的是如下步骤:
2.1对所述模型参数p1,p2,...pM分别赋以初始值;
2.2利用经过赋值的模型参数p1,p2,...pM值通过计算或仿真得到YAj(p1,p2,...pM)(j= 1,2,...,N)的数值;
2.3利用前四个去嵌入陪测结构的已知测试值YMj(j=1,2,3,4)和上述计算或者仿真值 YAj(p1,p2,...pM)(j=1,2,3,4)求解方程组YMj=Yee-Yei(YAj(p1,p2,...pM)+Yii)-1Yie(j=1,2, 3,4),得到Yee、Yii、Yei和Yie的数值后,将剩余的其它去嵌入陪测结构的已知测试值YMj(j=5,6,...,N)和解得的上述Yee、Yii、Yei和Yie数值代入YDj=-Yii-Yie(YMj-Yee)-1Yei(j=5,6,...,N),计算得到所述剩余其它去嵌入陪测结构经过去嵌入后的Y参数导纳矩阵 YDj(j=5,6,...,N);
2.4将上述计算得到的YDj(j=5,6,...,N)与步骤2.1中已经得到的相应剩余其它去嵌入结构的计算或仿真值YAj(p1,p2,...pM)(j=5,6,...,N)进行比较:
若它们之间的差值满足设定的误差标准,则确定去嵌入陪测结构计算或者仿真必需的待定模型参数p1,p2,...pM的最终取值;
若它们之间的差值没有满足预定误差标准,则对模型参数p1,p2,...pM的数值进行修正后分别重新赋值,然后返回步骤2.1。
为达到上述目的,本发明针对具备无源性、互易性和对称性的通用四端口在片高频去嵌入方法,所述方法包括下述步骤:
3.1与有待去嵌入的被测器件DUT一同制备N个具备无源性、互易性和对称性的去嵌入陪测结构;
3.2测试得到所述DUT整体Y参数导纳矩阵YM以及每个所述去嵌入陪测结构的整体Y 参数导纳矩阵YMj(j=1,2,...,N);
3.3针对每个去嵌入陪测结构建立考虑了去嵌入陪测结构高频特性分布本质的模型;
3.4利用所述各模型通过计算或者仿真得到所述N个去嵌入陪测结构的本征Y参数导纳矩阵YAj(p1,p2,...pM)(j=1,2,...,N),
其中p1,p2,...,pM为M个所述计算或者仿真所基于的模型的模型参数,且保证2N-6≥M;
3.5将去嵌入所需要剥离的寄生参量四端口网络的导纳矩阵Y的三个子矩阵Yee、Yii和Yei的元素以及所述模型参数p1,p2,...,pM作为未知数求解方程组
YMj=Yee-Yei(YAj(p1,p2,...pM)+Yii)-1Yei(j=1,2,...,N);
其中如下式所示Yee、Yii和Yei作为三个子矩阵构成了所述寄生参量四端口网络的导纳矩阵Y;
3.6将步骤3.5中解得的Yee、Yii,和Yei以及步骤3.2中测试得到的所述DUT的整体Y参数导纳矩阵YM代入YA=-Yii-Yei(YM-Yee)-1Yei式中,计算得到所述DUT的本征Y参数导纳矩阵YA
其中,步骤3.5中将去嵌入所需要剥离的寄生参量四端口网络的导纳矩阵Y的三个子矩阵Yee、Yii、和Yei的元素以及所述模型参数p1,p2,...,pM作为未知数求解方程组YMj=Yee- Yei(YAj(p1,p2,...pM)+Yii)-1Yei(j=1,2,...,N)采用的是如下步骤:
4.1对所述模型参数p1,p2,...pM分别赋以初始值;
4.2利用经过赋值的模型参数p1,p2,...pM分别采用初始默认值基础上,通过计算或仿真得到YAj(p1,p2,...pM)(j=1,2,...,N)的数值;
4.3利用前三个去嵌入陪测结构的已知测试值YMj(j=1,2,3)和上述计算或者仿真值 YAj(p1,p2,...pM)(j=1,2,3)求解方程组YMj=Yee-Yei(YAj(p1,p2,...pM)+Yii)-1Yei(j=1,2, 3),得到Yee、Yii和Yei的数值(Yei无需完全求解,参见权利要求5.4)后,将剩余的其它去嵌入陪测结构的已知测试值YMj(j=4,5,...,N)和解得的上述Yee、Yii、和Yei数值(Yei无需完全求解,参见权利要求5.4)代入YDj=-Yii-Yei(YMj-Yee)-1Yei(j=4,5,...,N),计算得到所述剩余其它去嵌入结构经过去嵌入后的Y参数导纳矩阵YDj(j=4,5,...,N);
4.4将上述计算得到的YDj(j=4,5,...,N)与步骤4.1中已经得到的相应剩余其它去嵌入陪测结构的计算或仿真值YAj(p1,p2,...pM)(j=4,5,...,N)进行比较:
若它们之间的差值满足设定的误差标准,则确定去嵌入陪测结构计算或者仿真必需的待定模型参数p1,p2,...pM的最终取值;
若它们之间的差值没有满足误差标准,则对模型参数p1,p2,...pM的数值进行修正后分别重新赋值,然后返回步骤4.1。
其中,步骤4.3中求解方程组YMj=Yee-Yei(YAj(p1,p2,...pM)+Yii)-1Yei(j=1,2,3)、进而计算得到所述剩余其它去嵌入结构经过去嵌入后的Y参数导纳矩阵YDj(j=4,5,...,N)采用的是如下步骤:
5.1计算得到矩阵Z2A=(YA2-YA1)-1、Z2M=(YM2-YM1)-1、Z3A=(YA3- YA1)-1和Z3M=(YM3-YM1)-1,其中指数-1表示对矩阵求逆;
xp=r2p(yp+yA111+yA112)(yp+yA211+yA212)
和xm=r2m(ym+yA111-yA112)(ym+yA211-yA212),其中z2A11和z2A12分别为Z2A的z11和z12、z2M11和z2M12分别为Z2M的z11和z12、z3A11和z3A12分别为Z3A的z11和z12、z3M11和z3M12分别为 Z3M的z11和z12、yA111和yA112分别为YA1的y11和y12、yA211和yA212分别为YA2的y11和y12、 yA311和yA312分别为YA3的y11和y12
其中正负号的选取以保证低频极限下,yei 11 2趋于无穷大、同时yei 12 2趋于零,且yei 11 2和yei 12 2随频率连续变化为原则;
5.5计算得到矩阵ZAi=(YA1+Yii)-1
5.6计算参量得到矩阵其中zAi 11和zAi 12分别为ZAi的z11和z12
5.7计算得到矩阵Yee=YM1+YAi
5.8计算得到矩阵ZMej=(Yee-YMj)-1(j=4,5,...,N);
5.9计算参量
得到矩阵其中zMej 11、zMej 12、zMej 21和zMej 22分别为ZMej的z11、z12、z21和z22
5.10计算得到去嵌入后的剩余其它去嵌入结构的Y参数矩阵YDj=YMej-Yii(j= 4,5,...,N)。
其中,步骤3.6中利用测试得到的所述DUT的整体Y参数导纳矩阵YM计算所述DUT的本征Y参数导纳矩阵YA采用的是如下步骤:
6.1计算得到矩阵ZMe=(Yee-YM)-1
6.2计算参量
得到矩阵其中zMe 11、zMe 12、zMe 21和zMe 22分别为ZMe的z11、z12、z21和z22
6.3计算得到有待去嵌入的DUT的本征Y参数导纳矩阵YA=YMe-Yii
本发明在继承了通用四端口高频去嵌入现有技术将所需要剥离的所有寄生参量都包含在所述通用四端口网络当中且不对所述网络内部结构的具体形式做任何假设这一普适通用性优点的基础上,进而充分考虑了实际所需去嵌入陪测结构的非理想本质,对于必需的去嵌入陪测结构不再像现有技术那样做集总化理想假设,可以说继承并进一步发扬了通用四端口高频去嵌入现有技术的普适通用性优点。
附图说明
图1为在片高频特性测试装置示意图;
图2为在片高频特性测试通用寄生四端口网络示意图;
图3为通用四端口在片高频去嵌入法现有技术一般采用的五个去嵌入二端口陪测结构等效电路:开路O(a)、短路S(b)、左L(c)、右R(d)和直通T(e);
图4为实施方案一中的带状直通线(T)去嵌入结构示意图;
图5为实施方案一中的开路(O)去嵌入结构示意图;
图6为实施方案一中的短路(S)去嵌入结构示意图;
图7为实施方案一中的左(L)去嵌入结构示意图;
图8为实施方案一中的右(R)去嵌入结构示意图;
图9为实施方案二中的带状直通线1(T1)去嵌入结构示意图;
图10为实施方案二中的带状直通线2(T2)去嵌入结构示意图;
图11为实施方案二中的带状直通线3(T3)去嵌入结构示意图;
图12为实施方案二中的带状直通线4(T4)去嵌入结构示意图。
具体实施方式
实施方式一:针对所需要剥离的寄生参量构成一般性寄生四端口网络的通用四端口在片高频去嵌入方法的一种实施方式
(1)设计并与有待去嵌入的被测器件DUT一同制备5个去嵌入陪测结构,即通用四端口在片高频去嵌入法现有技术一般采用的五个去嵌入二端口陪测结构,包括开路(O)、短路 (S)、左(L)、右(R)和带状直通线(T),但并不像图3中那样假设它们的等效电路形式,而是把它们当作通用的二端口网络来处理,它们的结构示意图分别见图4、图5、图6、图7 和图8,其中利用半导体集成电路多层金属工艺的其中三层金属分别形成带状直通线T的下层接地金属、中间信号线金属和上层接地金属,下层接地金属和上层接地金属之间填充了介质层并将所述信号线金属包围,带状直通线T结构中去掉信号线即得到开路结构O,开路结构O的输入输出端口分别通过通孔/金属叠层连接到下层接地金属和上层接地金属即得到短路结构S,开路结构O的输入端口通过通孔/金属叠层连接到下层接地金属和上层接地金属即得到左结构L,开路结构O的输出端口通过通孔/金属叠层连接到下层接地金属和上层接地金属即得到右结构R;
(2)利用在片高频测试仪器和技术测试得到所述DUT的整体Y参数导纳矩阵YM以及所述5个去嵌入陪测结构的整体Y参数导纳矩阵,分别记为YMo、YMS、YM、YMR和YMT
(3)在考虑所述去嵌入陪测结构高频特性分布本质的前提下,在无源电磁场仿真软件环境中分别根据图4、图5、图6、图7和图8所示的结构建立起所述开路(O)、短路(S)、左(L)、右(R)和带状直通线(T)的模型,并利用所述无源电磁场仿真软件基于所建模型分别进行电磁场仿真得到所述5个去嵌入陪测结构的本征Y参数导纳矩阵,分别记为 YAO(σ,εr)、YAS(σ,εr)、YAL(σ,εr)、YAR(σ,εr)和YAT(σ,εr)、其中作为所述仿真所基于的模型的模型参数σ和εr分别为所述高频去嵌入陪测结构中金属的电导率和金属之间填充的介质层材料的相对介电常数;
(4)将去嵌入所需要剥离的寄生四端口网络的相关导纳矩阵Yee、Yii、Yei和Yie的元素以及所述模型参数σ和εr作为未知数求解方程组YMj=Yee-Yei(YAj(σ,εr)+Yii)-1Yie(j=O,S, L,R,T),具体步骤如下:
(4-1)在模型参数σ,εr分别采用初始默认值基础上,通过无源电磁场仿真得到 YAj(σ,εr)(j=O,S,L,R,T)的数值;
(4-2)利用前四个去嵌入陪测结构的已知测试值YMj(j=O,S,L,R)和上述计算或者仿真值 YAj(σ,εr)(j=O,S,L,R)求解方程组YMj=Yee-Yei(YAj(σ,εr)+Yii)-1Yie(j=O,S,L,R),得到Yee、 Yii、Yei和Yie的数值后,将带状直通线T的已知测试值YMT和解得的上述Yee、Yii、Yei和Yie数值代入YDT=-Yii-Yie(YMT-Yee)-1Yei的右边,计算得到带状直通线T经过去嵌入后的Y参数导纳矩阵YDT
(4-3将上述计算得到的YDT与步骤(4-1)中已经得到的带状直通线T的仿真值YAT(σ,εr) 进行比较:它们之间的差值如果没有满足误差标准,则需要对模型参数σ,εr的数值进行适当修正,然后返回步骤(4-1),并利用修正后的模型参数通过无源电磁场仿真重新得到YAj(σ,εr)(j=O,S,L,R,T)的数值;
(4-4)一旦返回步骤(4-1)就将启动一个从步骤(4-1)到步骤(4-3)的循环迭代拟合过程,采用反演模拟(inverse modeling)等优化算法技术进行迭代优化拟合,用于去嵌入陪测结构本征Y参数导纳矩阵仿真的模型参数σ和εr的数值经过不断修正,直到带状直通线 T经过去嵌入后的Y参数导纳矩阵YDT与相应的仿真值YAT(σ,εr)之间的差值达到设定的误差标准,也就是说,通过上述YDT和YAT(σ,εr)之间的迭代拟合来确定去嵌入陪测结构仿真必需的待定模型参数σ和εr的最终取值;
(5)将上述求解得到的Yee、Yii、Yei和Yie以及测试得到的所述DUT的整体Y参数导纳矩阵YM代入YA=-Yii-Yie(YM-Yee)-1Yei的右边完成所述通用四端口在片高频去嵌入,即利用测试得到的所述DUT的整体Y参数导纳矩阵YM计算得到所述DUT的本征Y参数导纳矩阵YA
实施方式二:针对所需要剥离的寄生参量构成具备无源性、互易性和对称性的寄生四端口网络的通用四端口在片高频去嵌入方法的一种实施方式。
(1)设计并与有待去嵌入的被测器件DUT一同制备4个具备无源性、互易性和对称性的宽度不同的在片带状直通线去嵌入陪测结构,即带状直通线1、带状直通线2、带状直通线 3和带状直通线4,分别记为T1、T2、T3和T4,它们的结构示意图分别见图9、图10、图 11和图12,其中所述带状直通线信号线的宽度分别为W1、W2、W3和W4,长度都为L,厚度都为t,其余下、上层接地金属之间的介质层厚度都为b/2;
(2)利用在片高频测试仪器和技术测试得到所述DUT整体Y参数导纳矩阵YM以及所述4个传输线去嵌入陪测结构的整体Y参数导纳矩阵YMj(j=1,2,3,4);
(3)考虑所述去嵌入陪测结构高频特性分布本质的前提下,分别建立所述4个去嵌入陪测结构的解析模型,并利用所建模型计算得到所述4个带状直通线去嵌入陪测结构的本征 Y参数导纳矩阵
(j=1,2,3,4),其中σ和εr作为所述计算所基于的模型的模型参数分别为在片带状直通线去嵌入陪测结构中的金属电导率和介质材料的相对介电常数,μ0=4π×10-7H/m为真空磁导率,f为测试和仿真频率,c=3×108m/s;
(4)将去嵌入所需要剥离的寄生四端口网络的相关导纳矩阵Yee、Yii和Yei的元素以及所述模型参数σ和εr作为未知数求解方程组YMj=Yee-Yei(YAj(σ,εr)+Yii)-1Yei(j=1,2,3,4),具体步骤如下:
(4-1)在模型参数σ和εr分别采用初始默认值基础上,通过计算得到YAj(σ,εr)(j=1,2,3,4)的数值;
(4-2)利用T1、T2和T3这三个去嵌入陪测结构的已知测试值YMj(j=1,2,3)和上述计算值YAj(σ,εr)(j=1,2,3)求解方程组YMj=Yee-Yei(YAj(σ,εr)+Yii)-1Yei(j=1,2,3),得到Yee、 Yii和Yei的数值(Yei无需完全求解,只需要求得其元素的平方)后,将T4去嵌入陪测结构的已知测试值YM4和解得的上述Yee、Yii、和Yei数值(Yei无需完全求解,只需要求得其元素的平方)代入YD4=-Yii-Yei(YM4-Yee)-1Yei的右边,计算得到T4去嵌入陪测结构经过去嵌入后的Y参数导纳矩阵YD4,采用的具体步骤如下:
(4-2-1)计算得到矩阵Z2A=(YA2-YA1)-1、Z2M=(YM2-YM1)-1、Z3A=(YA3- YA1)-1和Z3M=(YM3-YM1)-1,其中指数-1表示对矩阵求逆;
(4-2-2)计算参量 xp=r2p(yp+yA111+yA112)(yp+yA211+yA212)
和xm=r2m(ym+yA111-yA112)(ym+yA211-yA212),其中z2A11和z2A12分别为Z2A的z11和z12、z2M11和z2M12分别为Z2M的z11和z12、z3A11和z3A12分别为Z3A的z11和z12、z3M11和z3M12分别为Z3M的z11和z12、yA111和yA112分别为YA1的y11和y12、yA211和yA212分别为YA2的y11和y12、 yA311和yA312分别为YA3的y11和y12
(4-2-3)计算参量得到矩阵
(4-2-4)计算得到矩阵Yei的元素y11y12的平方: 其中正负号的选取以保证低频极限下,yei 11 2趋于无穷大、同时yei 12 2趋于零,且yei 11 2和yei 12 2随频率连续变化为原则;
(4-2-5)计算得到矩阵ZAi=(YA1+Yii)-1
(4-2-6)计算参量 得到矩阵其中zAi 11和zAi 12分别为ZAi的z11和z12
(4-2-7)计算得到矩阵Yee=YM1+YAi
(4-2-8)计算得到矩阵ZMe4=(Yee-YM4)-1
(4-2-9)计算参量
得到矩阵其中zMe 411、zMe 412、zMe 421和zMe 422分别为ZMe4的z11、z12、z21和 z22
(4-2-10)计算得到去嵌入后的T4去嵌入陪测结构的Y参数导纳矩阵YD4=YMe4-Yii
(4-3)将上述计算得到的YD4与步骤(4-1)中已经得到的T4去嵌入陪测结构的计算值 YA4(σ,εr)进行比较:它们之间的差值如果没有满足误差标准,则需要对模型参数σ和εr的数值进行适当修正,然后返回步骤(4-1),并利用修正后的模型参数通过计算重新得到YAj(σ,εr)(j=1,2,3,4)的数值;
(4-4)一旦返回步骤(4-1)就将启动一个从步骤(4-1)到步骤(4-3)的循环迭代拟合过程,采用反复试验手动尝试法(trial and error)进行迭代优化拟合,用于去嵌入陪测结构本征Y参数导纳矩阵计算的模型参数σ和εr的数值经过不断修正,直到T4去嵌入陪测结构经过去嵌入后的Y参数导纳矩阵YD4与相应的计算值YA4(σ,εr)之间的差值达到设定的误差标准,也就是说,通过上述YD4和YA4(σ,εr)之间的迭代拟合来确定去嵌入陪测结构计算必需的待定模型参数σ和εr的最终取值;
(5)将步骤(4)中解得的Yee、Yii和Yei(实际上无需完全确定Yei中所有元素的具体取值,而只需要确定它们的平方的取值即可)以及步骤(2)中测试得到的所述DUT的整体 Y参数导纳矩阵YM代入YA=-Yii-Yei(YM-Yee)-1Yei的右边完成所述针对具有无源性、互易性和对称性的需要剥离的寄生四端口网络的通用四端口在片高频去嵌入,即利用测试得到的所述DUT的整体Y参数导纳矩阵YM计算得到所述DUT的本征Y参数导纳矩阵YA,采用的具体步骤如下:
(5-1)计算得到矩阵ZMe=(Yee-YM)-1
(5-2)计算参量
得到矩阵其中zMe 11、zMe 12、zMe 21和zMe 22分别为ZMe的z11、z12、z21和z22
(5-3)计算得到有待去嵌入的DUT的本征Y参数导纳矩阵YA=YMe-Yii
以上,仅为本发明的较佳实施例,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求所界定的保护范围为准。

Claims (5)

1.一种通用四端口在片高频去嵌入方法,其特征在于,所述方法包括下述步骤:
1.1与有待去嵌入的被测器件DUT一同制备N个在片去嵌入陪测结构;
1.2测试得到所述被测器件DUT的整体Y参数导纳矩阵YM以及每个所述去嵌入陪测结构的整体Y参数导纳矩阵YMj(j=1,2,…,N),
1.3针对每个去嵌入陪测结构建立考虑了各去嵌入陪测结构高频特性分布本质的模型;
1.4利用所述各模型通过计算或者仿真得到所述N个去嵌入陪测结构的本征Y参数导纳矩阵YAj(p1,p2,…pM)(j=1,2,…,N);
其中p1,p2,…,pM为M个所述计算或者仿真所基于的模型的模型参数,且保证4N-16≥M;
1.5将去嵌入所需要剥离的寄生参量四端口网络的导纳矩阵Y的四个子矩阵Yee、Yii、Yei和Yie的元素以及所述模型参数p1,p2,…,pM作为未知数求解方程组
YMj=Yee-Yei(YAj(p1,p2,…pM)+Yii)-1Yie(j=1,2,…,N);
其中如下式所示Yee、Yii、Yei和Yie作为四个子矩阵构成了所述寄生参量四端口网络的导纳矩阵Y;
1.6将步骤1.5中解得的Yee、Yii、Yei和Yie以及步骤1.2中测试得到的所述被测器件DUT的整体Y参数导纳矩阵YM代入YA=-Yii-Yie(YM-Yee)-1Yei式中,计算得到所述被测器件DUT的本征Y参数导纳矩阵YA
2.根据权利要求1所述的通用四端口在片高频去嵌入方法,其特征在于,步骤1.5中将去嵌入所需要剥离的寄生参量四端口网络的导纳矩阵Y的四个子矩阵Yee、Yii、Yei和Yie的元素以及所述模型参数p1,p2,…,pM作为未知数求解方程组YMj=Yee-Yei(YAj(p1,p2,…pM)+Yii)-1Yie(j=1,2,…,N)采用的是如下步骤:
2.1对所述模型参数p1,p2,…pM分别赋以初始值;
2.2利用经过赋值的模型参数p1,p2,…pM值通过计算或仿真得到YAj(p1,p2,…pM)(j=1,2,…,N)的数值;
2.3利用前四个去嵌入陪测结构的已知测试值YMj(j=1,2,3,4)和上述计算或者仿真值YAj(p1,p2,…pM)(j=1,2,3,4)求解方程组YMj=Yee-Yei(YAj(p1,p2,…pM)+Yii)-1Yie(j=1,2,3,4),得到Yee、Yii、Yei和Yie的数值后,将剩余的其它去嵌入陪测结构的已知测试值YMj(j=5,6,…,N)和解得的上述Yee、Yii、Yei和Yie数值代入YDj=-Yii-Yie(YMj-Yee)-1Yei(j=5,6,…,N),计算得到所述剩余其它去嵌入陪测结构经过去嵌入后的Y参数导纳矩阵YDj(j=5,6,…,N);
2.4将上述计算得到的YDj(j=5,6,…,N)与步骤2.1中已经得到的相应剩余其它去嵌入结构的计算或仿真值YAj(p1,p2,…pM)(j=5,6,…,N)进行比较:
若它们之间的差值满足设定的误差标准,则确定去嵌入陪测结构计算或者仿真必需的待定模型参数p1,p2,…pM的最终取值;
若它们之间的差值没有满足预定误差标准,则对模型参数p1,p2,…pM的数值进行修正后分别重新赋值,然后返回步骤2.1。
3.一种针对具备无源性、互易性和对称性的通用四端口在片高频去嵌入方法,其特征在于,所述方法包括下述步骤:
3.1与有待去嵌入的被测器件DUT一同制备N个具备无源性、互易性和对称性的去嵌入陪测结构;
3.2测试得到所述被测器件DUT整体Y参数导纳矩阵YM以及每个所述去嵌入陪测结构的整体Y参数导纳矩阵YMj(j=1,2,…,N);
3.3针对每个去嵌入陪测结构建立考虑了去嵌入陪测结构高频特性分布本质的模型;
3.4利用所述各模型通过计算或者仿真得到所述N个去嵌入陪测结构的本征Y参数导纳矩阵YAj(p1,p2,…pM)(j=1,2,…,N),
其中p1,p2,…,pM为M个所述计算或者仿真所基于的模型的模型参数,且保证2N-6≥M;
3.5将去嵌入所需要剥离的寄生参量四端口网络的导纳矩阵Y的三个子矩阵Yee、Yii和Yei的元素以及所述模型参数p1,p2,…,pM作为未知数求解方程组
YMj=Yee-Yei(YAj(p1,p2,…pM)+Yii)-1Yei(j=1,2,…,N);
其中如下式所示Yee、Yii和Yei作为三个子矩阵构成了所述寄生参量四端口网络的导纳矩阵Y;
3.6将步骤3.5中解得的Yee、Yii,和Yei以及步骤3.2中测试得到的所述被测器件DUT的整体Y参数导纳矩阵YM代入YA=-Yii-Yei(YM-Yee)-1Yei式中,计算得到所述被测器件DUT的本征Y参数导纳矩阵YA
4.根据权利要求3所述的通用四端口在片高频去嵌入方法,其特征在于,步骤3.5中将去嵌入所需要剥离的寄生参量四端口网络的导纳矩阵Y的三个子矩阵Yee、Yii、和Yei的元素以及所述模型参数p1,p2,…,pM作为未知数求解方程组YMj=Yee-Yei(YAj(p1,p2,…pM)+Yii)- 1Yei(j=1,2,…,N)采用的是如下步骤:
4.1对所述模型参数p1,p2,…pM分别赋以初始值;
4.2利用经过赋值的模型参数p1,p2,…pM分别采用初始默认值基础上,通过计算或仿真得到YAj(p1,p2,…pM)(j=1,2,…,N)的数值;
4.3利用前三个去嵌入陪测结构的已知测试值YMj(j=1,2,3)和上述计算或者仿真值YAj(p1,p2,…pM)(j=1,2,3)求解方程组YMj=Yee-Yei(YAj(p1,p2,…pM)+Yii)-1Yei(j=1,2,3),得到Yee、Yii和Yei的数值后,将剩余的其它去嵌入陪测结构的已知测试值YMj(j=4,5,…,N)和解得的上述Yee、Yii、和Yei数值代入YDj=-Yii-Yei(YMj-Yee)-1Yei(j=4,5,…,N),计算得到所述剩余其它去嵌入结构经过去嵌入后的Y参数导纳矩阵YDj(j=4,5,…,N);
4.4将上述计算得到的YDj(j=4,5,…,N)与步骤4.1中已经得到的相应剩余其它去嵌入陪测结构的计算或仿真值YAj(p1,p2,…pM)(j=4,5,…,N)进行比较:
若它们之间的差值满足设定的误差标准,则确定去嵌入陪测结构计算或者仿真必需的待定模型参数p1,p2,…pM的最终取值;
若它们之间的差值没有满足误差标准,则对模型参数p1,p2,…pM的数值进行修正后分别重新赋值,然后返回步骤4.1。
5.根据权利要求4所述的通用四端口在片高频去嵌入方法,其特征在于,步骤4.3中求解方程组YMj=Yee-Yei(YAj(p1,p2,…pM)+Yii)-1Yei(j=1,2,3)、进而计算得到所述剩余其它去嵌入结构经过去嵌入后的Y参数导纳矩阵YDj(j=4,5,…,N)采用的是如下步骤:
5.1计算得到矩阵Z2A=(YA2-YA1)-1、Z2M=(YM2-YM1)-1、Z3A=(YA3-YA1)-1和Z3M=(YM3-YM1)-1,其中指数-1表示对矩阵求逆;
5.2计算参量 xp=r2p(yp+yA111+yA112)(yp+yA211+yA212)和xm=r2m(ym+yA111-yA112)(ym+yA211-yA212),其中z2A11和z2A12分别为Z2A的z11和z12、z2M11和z2M12分别为Z2M的z11和z12、z3A11和z3A12分别为Z3A的z11和z12、z3M11和z3M12分别为Z3M的z11和z12、yA111和yA112分别为YA1的y11和y12、yA211和yA212分别为YA2的y11和y12、yA311和yA312分别为YA3的y11和y12
其中正负号的选取以保证低频极限下,yei11 2趋于无穷大、同时yei12 2趋于零,且yei11 2和yei12 2随频率连续变化为原则;
5.5计算得到矩阵ZAi=(YA1+Yii)-1
5.6计算参量得到矩阵其中zAi11和zAi12分别为ZAi的z11和z12
5.7计算得到矩阵Yee=YM1+YAi
5.8计算得到矩阵ZMej=(Yee-YMj)-1(j=4,5,…,N);
5.9计算参量 得到矩阵其中zMej11、zMej12、zMej21和zMej22分别为ZMej的z11、z12、z21和z22
5.10计算得到去嵌入后的剩余其它去嵌入结构的Y参数矩阵YDj=YMej-Yii(j=4,5,…,N)。
CN201610193008.3A 2016-03-30 2016-03-30 通用四端口在片高频去嵌入方法 Active CN105891628B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610193008.3A CN105891628B (zh) 2016-03-30 2016-03-30 通用四端口在片高频去嵌入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610193008.3A CN105891628B (zh) 2016-03-30 2016-03-30 通用四端口在片高频去嵌入方法

Publications (2)

Publication Number Publication Date
CN105891628A CN105891628A (zh) 2016-08-24
CN105891628B true CN105891628B (zh) 2018-05-29

Family

ID=57014348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610193008.3A Active CN105891628B (zh) 2016-03-30 2016-03-30 通用四端口在片高频去嵌入方法

Country Status (1)

Country Link
CN (1) CN105891628B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106771709A (zh) * 2016-11-15 2017-05-31 中国电子科技集团公司第四十研究所 一种多端口网络的s参数去嵌入方法
CN107247225A (zh) * 2017-06-12 2017-10-13 上海华岭集成电路技术股份有限公司 一种基于ate射频cp测试的校准方法
CN108664717B (zh) * 2018-04-27 2021-11-02 上海集成电路研发中心有限公司 一种毫米波器件在片测试结构的去嵌方法
CN110298086B (zh) * 2019-06-12 2023-04-07 深圳市一博科技股份有限公司 一种测试走线dut性能的仿真方法
CN111679171B (zh) * 2020-05-19 2022-09-06 东南大学 基于互连线单元的电路拓扑结构及互连线单元级联的去嵌方法
CN112098795B (zh) * 2020-08-14 2023-05-05 中国电子科技集团公司第十三研究所 两端口在片校准件模型及参数确定的方法
CN113590476B (zh) * 2021-07-15 2022-10-11 清华大学 片上传输线特性的测试方法、装置、电子设备和存储介质
CN113406485B (zh) * 2021-08-19 2021-12-03 深圳飞骧科技股份有限公司 芯片测试夹具及芯片测试夹具组合
CN113671273B (zh) * 2021-08-30 2023-04-11 中国计量科学研究院 一种片上天线测量用探针馈电去嵌入方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211541B1 (en) * 1999-02-01 2001-04-03 Lucent Technologies, Inc. Article for de-embedding parasitics in integrated circuits
CN1735815A (zh) * 2002-05-16 2006-02-15 皇家飞利浦电子股份有限公司 用于校准和去嵌入的方法、用于去嵌入的装置组和矢量网络分析仪
CN102136465A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 微电容mos变容管和变容二极管的开路去嵌测试结构
CN102313862A (zh) * 2010-07-08 2012-01-11 上海华虹Nec电子有限公司 片上型四端口射频器件射频测试的去嵌方法
CN102466773A (zh) * 2010-11-05 2012-05-23 上海华虹Nec电子有限公司 射频噪声去嵌入方法
CN103050479A (zh) * 2011-10-14 2013-04-17 台湾积体电路制造股份有限公司 用于去嵌入的方法和装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541993B2 (en) * 2000-12-26 2003-04-01 Ericsson, Inc. Transistor device testing employing virtual device fixturing
US7741857B2 (en) * 2008-03-06 2010-06-22 International Business Machines Corporation System and method for de-embedding a device under test employing a parametrized netlist
US9530705B2 (en) * 2013-03-14 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. 4 port L-2L de-embedding method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211541B1 (en) * 1999-02-01 2001-04-03 Lucent Technologies, Inc. Article for de-embedding parasitics in integrated circuits
CN1735815A (zh) * 2002-05-16 2006-02-15 皇家飞利浦电子股份有限公司 用于校准和去嵌入的方法、用于去嵌入的装置组和矢量网络分析仪
CN102136465A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 微电容mos变容管和变容二极管的开路去嵌测试结构
CN102313862A (zh) * 2010-07-08 2012-01-11 上海华虹Nec电子有限公司 片上型四端口射频器件射频测试的去嵌方法
CN102466773A (zh) * 2010-11-05 2012-05-23 上海华虹Nec电子有限公司 射频噪声去嵌入方法
CN103050479A (zh) * 2011-10-14 2013-04-17 台湾积体电路制造股份有限公司 用于去嵌入的方法和装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Characterization and Modeling of Multiple Coupled Inductors Based on On-Chip Four-Port Measurement;Kai Kang et.al;《IEEE TRANSACTIONS ON COMPONENTS, PACKAGING AND MANUFACTURING TECHNOLOGY》;20141031;第4卷(第10期);第1696-1704页 *
Two Multiport De-Embedding Methods for Accurate On-Wafer Characterization of 60-GHz Differential Amplifiers;Luuk F. Tiemeijer et.al;《IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES》;20110331;第59卷(第3期);第763-771页 *

Also Published As

Publication number Publication date
CN105891628A (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN105891628B (zh) 通用四端口在片高频去嵌入方法
US7157918B2 (en) Method and system for calibrating a measurement device path and for measuring a device under test in the calibrated measurement device path
US9922888B2 (en) General four-port on-wafer high frequency de-embedding method
CN104502878B (zh) 微波GaAs衬底在片S参数微带线TRL校准件
CN111142057B (zh) 太赫兹频段在片s参数的校准方法及终端设备
CN110470966B (zh) 散射参数测量方法及器件校准方法
CN104111435B (zh) 一种测试夹具误差剔除方法
JP4484914B2 (ja) シミュレーション装置、シミュレーションプログラム、およびシミュレーションプログラムが格納された記録媒体
Chen et al. A novel de-embedding method suitable for transmission-line measurement
CN108664717A (zh) 一种毫米波器件在片测试结构的去嵌方法
Yong et al. Dielectric loss tangent extraction using modal measurements and 2-D cross-sectional analysis for multilayer PCBs
CN106646193A (zh) 键合线寄生参数测试提取方法
CN106777483A (zh) 用于集成电路的片上电感等效电路模型及参数提取方法
CN105975687A (zh) 带通共面波导微带无通孔过渡结构的集总模型构建方法
CN111679171A (zh) 基于互连线单元的电路拓扑结构及互连线单元级联的去嵌方法
McGibney et al. An overview of electrical characterization techniques and theory for IC packages and interconnects
Galatro et al. Analysis of residual errors due to calibration transfer in on-wafer measurements at mm-wave frequencies
CN115308489B (zh) 一种基于仿真和去嵌入技术的贴片电子元件阻抗测量方法
Zhang et al. Enabling automatic model generation of RF components: a practical application of neural networks
CN104750922A (zh) Soi四端口网络及其模型拓扑结构
Zhu et al. A unified finite-element solution from zero frequency to microwave frequencies for full-wave modeling of large-scale three-dimensional on-chip interconnect structures
Shlepnev Sink or swim at 28 Gbps
Bae et al. Numerical verification of dielectric contactor as auxiliary loads for measuring the multi-port network parameter of vertical interconnection array
Bahena et al. Impact of neglecting the metal losses on the extraction of the relative permittivity from PCB transmission line measurements
Palczyńska et al. Crosstalk phenomena analysis using electromagnetic wave propagation by experimental an numerical simulation methods

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant