KR20060125781A - Gsg 테스트 구조체 및 gsg 테스트 패드의 구조물 - Google Patents

Gsg 테스트 구조체 및 gsg 테스트 패드의 구조물 Download PDF

Info

Publication number
KR20060125781A
KR20060125781A KR1020067010691A KR20067010691A KR20060125781A KR 20060125781 A KR20060125781 A KR 20060125781A KR 1020067010691 A KR1020067010691 A KR 1020067010691A KR 20067010691 A KR20067010691 A KR 20067010691A KR 20060125781 A KR20060125781 A KR 20060125781A
Authority
KR
South Korea
Prior art keywords
pads
ground
pad
gsg
signal
Prior art date
Application number
KR1020067010691A
Other languages
English (en)
Inventor
데이비드 엠 스미드
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060125781A publication Critical patent/KR20060125781A/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/045Sockets or component fixtures for RF or HF testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

집적 회로에서의 RF 디바이스 성능의 측정을 수행하기 위한 GSG(ground-signal-ground) 테스트 구조체는 한 쌍의 신호 패드(S1, S2) 및 두 쌍의 접지 패드(G1a, G1b; G2a, G2b)를 포함한다. 6개의 패드(G1a, G2a, S1, S2, G1b, G2b)가 모두 선형적으로 배열됨으로써, 구조체가 웨이퍼의 좁은 톱니형 레인(saw lane)에 위치되기에 충분한 만큼 구조체의 폭이 작아진다.

Description

GSG 테스트 구조체 및 GSG 테스트 패드의 구조물{A GROUND-SIGNAL-GROUND (GSG) TEST STRUCTURE}
본 발명은 반도체 디바이스의 측정 기법에 관한 것으로서, 특히, 집적 회로에서의 RF 디바이스 성능의 측정을 수행하기 위한 GSG(ground-signal-ground) 테스트 구조체에 관한 것이다.
RF에 대한 2포트 s-파라미터 측정치 및 반도체 디바이스의 마이크로파 특성화는, 전형적으로 도 1에 도시된 바와 같은, GSG 구성을 이용하여 가장 잘 만들어진다. 이것은 각각 3개의 패드가 2 행으로 배열된 매트릭스로 구성되는 6개의 패드를 필요로 한다. 도 1에 도시된 바와 같이, 신호 패드 S1은 2개의 접지 패드 G1a, G1b 사이에 위치되고, 이들 3개의 패드는 모두 RF 프로브(11)를 통해 포트에 접속된다. 마찬가지로, 신호 패드 S2는 2개의 접지 패드 G2a, G2b 사이에 위치되고, 이들 3개의 패드는 모두 RF 프로브(12)를 통해 다른 포트에 접속된다. 각각의 패드는 금속층(13)상에 형성된 정사각형 개구에 위치된다. DUT(device under test)(14)는 2개의 신호 패드 S1, S2 사이에 위치된다.
일반적으로, 도 1에 도시된 GSG 테스트 구조체가 생성 실리콘 웨이퍼상의 집적 회로 다이 필드들 사이의 특별히 확대된 톱니형 레인(saw lane) 사이에 위치되어, 반도체 제품의 RF 디바이스 성능을 측정한다. 그러나, 그러한 테스트 구조체의 최소 폭은 300-400um이다. 이것은 톱니형 레인이 좁은 경우에 그것을 부적합한 것으로 만들며, 때때로 톱니형 레인은 100um 미만이다. 따라서, 특별히 확대된 톱니형 레인이 전형적으로 이용되어야 한다. 이러한 문제에 대처하기 위해, 몇 가지의 대안들이 고려되어 왔다.
한 가지 해결책은, GSG 테스트 구조체가 생성 마스크 테스트상에 위치되지 않는 것이다. 그러나, 이것은 제품에 대해 RF 디바이스 성능이 모니터링될 수 없다고 하는 커다란 단점을 갖는다. 또한, RF 사양은 웨이퍼-레벨 수용/스크랩 기준(wafer-level acceptance/scrap criteria)의 일부로서 부과될 수 없다. 그것은 RF 성능에 대한 경향 데이터(trend data)를 얻기 위해, GSG 구조체를 갖는 특수한 비제품 실리콘의 처리를 또한 필요로 한다. 그러한 실리콘은 제조 설비의 용량 및 유용성을 직접적으로 저하시킨다. 더욱이, 그것은 단지 경향 데이터를 제공할 뿐이며, 제품 실리콘의 개별적인 웨이퍼가 우수한지 또는 불량한지의 여부를 나타낼 수는 없다.
다른 해결책은 마스크 레티클(mask reticle)에서의 하나 이상의 제품 다이 필드를 GSG 테스트 구조체로 대체하는 것이다. 이것은 생성 웨이퍼에 대한 거절을 위한 RF 모니터링 및 스크리닝(screening)을 허용한다. 그러나, 테스트 구조체에 의해 대체된 제품 다이의 수만큼 생산성이 직접적으로 감소된다. 또한, 그 것은 웨이퍼당 GSG 테스트 구조체가, 필요 이상으로 제공되도록 한다.
다른 대안은 드롭인(drop-in) 테스트 구조체를 이용하는 것이다. 이러한 방안에서, GSG 구조체를 포함하는 테스트 구조체는 레티클상에서 제품과는 분리되어 그룹화된다. 통상적으로, 제품 다이를 포함하는 그룹만이 포토리소그래피 단계 동안 노출된다. 웨이퍼상의 소정의 사전결정된 위치에서, 테스트 구조체의 그룹이 대신 노출되거나, 또는 제품 다이를 대신하여 "드롭인"된다. 그러나, 제품 및 테스트 그룹은 동일한 레티클상의 공간을 공유하므로, 노출되지 않는 것을 통한 광 통과는 차단되어야 한다. 또한, 제품 필드는 그것이 더 이상 전체 레니클 필드를 점유하지 않도록 작다. 이것은 마스크 생성 및 포토리소그래피 단계를 복잡하게 만들어, 공장에서의 처리량을 감소시킨다. 또한, 그것은 테스트를 더욱 복잡하게 만든다.
발명의 개요
따라서, 덜 복잡한 방식으로, 웨이퍼의 톱니형 레인에서의 s-파라미터 GSG 측정을 구현하기 위한 보다 우수한 해결책이 필요하다.
이것을 실현하기 위해, 본 발명은 한 쌍의 신호 패드 및 두 쌍의 접지 패드를 포함하는 GSG 테스트 구조체의 새로운 구성을 제공한다. 특히, 6개의 패드는 모두 선형적으로 배열된다. 따라서, 구조체의 폭은 100um 미만일 수 있으며, 구조체는 생성 처리에서 통상적으로 이용된 폭의 좁은 톱니형 레인에 위치되기에 적합하다.
본 발명의 상기 및 다른 특징 및 이점들은, 첨부된 도면을 참조한, 본 발명의 바람직한 실시예에 대한 이하의 상세한 설명으로부터 명백할 것이다.
도 1은 종래 기술의 GSG 테스트 구조체의 구성을 도시한다.
도 2는 본 발명에 따른 GSG 테스트 구조체의 구성을 도시한다.
도 2에 도시된 바와 같이, 본 발명에 따르면, 도 1에 도시된 종래 기술에서와 같은 2x3 매트릭스 구성 대신에, 2포트 s-파라미터 GSG 테스트 구조체의 6개의 패드가 모두 선형적으로 배열된다.
특히, 도 2에 도시된 바와 같이, 신호 패드 S1, S2의 쌍이 두 쌍의 접지 패드 G1a, G2a 및 G1b, G2b 사이에 위치되고, 6개의 패드 G1a, G2a, S1, S2, G1b, G2b는 모두 선형적으로 배열된다. 구조체의 폭은 종래 기술에서의 300um 이상과 비교하여, 100um 미만일 수 있으므로, 제품상의 반도체 디바이스의 성능을 테스트하기 위해, 구조체는 좁은 톱니형 레인에 위치되기에 적합하게 된다.
도 2에 도시된 바와 같이, 접지 패드 G1a, G1b 및 신호 패드 S1는 RF 프로브(11)를 통해 하나의 포트에 접속되고, 접지 패드 G2a, G2b 및 신호 패드 S2는 RF 프로브(12)를 통해 다른 포트에 접속된다.
신호 패드 S1, S2의 쌍은 상부 금속층(13)상에 위치되고, DUT(14)는 2개의 신호 패드 S1, S2 사이에 위치된다.
접지 패드들 G1a, G2a, G1b, G2b의 쌍은 상부 금속층(13) 아래에서 교차하는 하부 금속층(15)상에 위치되므로, 접지 경로를 하부층(15)에 의해 디바이스(14) 다음에 직접 가져올 수 있다. 이것은 신호 패드 아래에 저저항 접지 차폐를 공급하여, 잡음이 더 없는 측정을 제공한다는 이점을 갖는다.
일실시예에서, 패드들 사이의 피치는 약 100um이며, 프로브들 사이의 피치는 약 200um이다.
위에서는 본 발명의 바람직한 실시예를 기술하였지만, 당업자라면, 본 발명의 사상을 벗어나지 않고서도 다른 수정, 변형 및 변경이 가능함을 이해할 것이다. 예를 들어, 접지 패드 G1a, G2a는, 도 1에 도시된 정사각형 개구에 반대되는 것으로서, 공통의 단일 직사각형 패드 개구를 가질 수 있다. 또한, 이것은 접지 패드 G1b, G2b에도 적용된다. 따라서, 본 발명의 보호 영역은 단지 첨부된 특허 청구 범위에 정의되는 것으로 의도된다.

Claims (15)

  1. 집적 회로에서의 RF 디바이스 성능의 측정을 수행하기 위한 GSG(ground-signal-ground) 테스트 구조체에 있어서,
    한 쌍의 신호 패드(S1, S2) 및 두 쌍의 접지 패드(G1a, G2a; G1b, G2b)를 포함하되, 상기 6개의 패드(G1a, G2a, S1, S2, G1b, G2b)는 모두 선형적으로 배열되는
    GSG 테스트 구조체.
  2. 제 1 항에 있어서,
    각각의 상기 쌍(G1a, G2a; S1, S2; G1b, G2b)은 제 1 RF 프로브(11)에 접속된 제 1 패드(G1a, S1, G1b) 및 제 2 RF 프로브(12)에 접속된 제 2 패드(G2a, S2, G2b)를 포함하는 GSG 테스트 구조체.
  3. 제 2 항에 있어서,
    상기 제 1 RF 프로브(11)는 모두 제 1 포트에 접속되고, 상기 제 2 RF 프로브(12)는 모두 제 2 포트에 접속되는 GSG 테스트 구조체.
  4. 제 3 항에 있어서,
    상기 한 쌍의 신호 패드(S1, S2)는 상기 두 쌍의 접지 패드(G1a, G1b; G2a, G2b) 사이에 위치되는 GSG 테스트 구조체.
  5. 제 4 항에 있어서,
    상기 제 1 패드(G1a, S1, G1b) 및 상기 제 2 패드(G2a, S2, G2b)는 교번적으로 위치되는 GSG 테스트 구조체.
  6. 제 5 항에 있어서,
    상기 한 쌍의 신호 패드(S1, S2) 사이에 DUT(device under test)(14)가 위치되는 GSG 테스트 구조체.
  7. 제 6 항에 있어서,
    상기 한 쌍의 신호 패드(S1, S2)는 상부 금속층(13)상에 위치되고, 상기 두 쌍의 접지 패드(G1a, G1b; G2a, G2b)는 하부 금속층(15)상에 위치되는 GSG 테스트 구조체.
  8. 제 7 항에 있어서,
    각각의 상기 두 쌍의 접지 패드(G1a, G2a; G1b, G2b)는 공통의 단일 패드 개구를 갖는 GSG 테스트 구조체.
  9. 제 8 항에 있어서,
    패드 피치는 100um이고, 프로브 피치는 200um인 GSG 테스트 구조체.
  10. 한 쌍의 신호 패드(S1, S2) 및 두 쌍의 접지 패드(G1a, G1b; G2a, G2b)를 포함하는 GSG 테스트 패드의 구조물에 있어서,
    상기 패드(G1a, G2a, S1, S2, G1b, G2b)는 모두 선형적으로 배열되는
    GSG 테스트 패드의 구조물.
  11. 제 10 항에 있어서,
    상기 패드(G1a, G2a, S1, S2, G1b, G2b)는 모두 웨이퍼의 톱니형 레인에 위치되는 GSG 테스트 패드의 구조물.
  12. 제 11 항에 있어서,
    상기 한 쌍의 신호 패드(S1, S2)는 상기 두 쌍의 접지 패드(G1a, G1b; G2a, G2b) 사이에 위치되는 GSG 테스트 패드의 구조물.
  13. 제 12 항에 있어서,
    각각의 상기 쌍(G1a, G2a; S1, S2; G1b, G2b)은 제 1 RF 프로브(11)에 접속된 제 1 패드(G1a, S1, G1b) 및 제 2 RF 프로브(12)에 접속된 제 2 패드(G2a, S2, G2b)를 포함하는 GSG 테스트 패드의 구조물.
  14. 제 13 항에 있어서,
    상기 제 1 RF 프로브(11)는 모두 제 1 포트에 접속되고, 상기 제 2 RF 프로브(12)는 모두 제 2 포트에 접속되는 GSG 테스트 패드의 구조물.
  15. 제 14 항에 있어서,
    상기 제 1 패드(G1a, S1, G1b) 및 상기 제 2 패드(G2a, S2, G2b)는 교번적으로 위치되는 GSG 테스트 패드의 구조물.
KR1020067010691A 2003-12-01 2004-11-29 Gsg 테스트 구조체 및 gsg 테스트 패드의 구조물 KR20060125781A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US52601103P 2003-12-01 2003-12-01
US60/526,011 2003-12-01

Publications (1)

Publication Number Publication Date
KR20060125781A true KR20060125781A (ko) 2006-12-06

Family

ID=34652407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067010691A KR20060125781A (ko) 2003-12-01 2004-11-29 Gsg 테스트 구조체 및 gsg 테스트 패드의 구조물

Country Status (6)

Country Link
US (1) US20070126446A1 (ko)
EP (1) EP1692525A1 (ko)
JP (1) JP2007512544A (ko)
KR (1) KR20060125781A (ko)
CN (1) CN1886665A (ko)
WO (1) WO2005054878A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102313862B (zh) * 2010-07-08 2013-09-11 上海华虹Nec电子有限公司 片上型四端口射频器件射频测试的去嵌方法
US8917083B2 (en) 2010-11-24 2014-12-23 International Business Machines Corporation Structures and methods for RF de-embedding
CN102013930A (zh) * 2010-12-13 2011-04-13 上海市共进通信技术有限公司 射频信号测试连接结构及射频信号测试优化方法
US20130093451A1 (en) 2011-10-14 2013-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for de-embedding
CN102543960A (zh) * 2012-02-10 2012-07-04 上海宏力半导体制造有限公司 一种测试用集成电路
US9054793B2 (en) * 2013-07-19 2015-06-09 International Business Machines Corporation Structure, system and method for device radio frequency (RF) reliability
US9404960B2 (en) * 2013-09-30 2016-08-02 Globalfoundries Inc. On chip bias temperature instability characterization of a semiconductor device
CN106449598A (zh) * 2016-09-19 2017-02-22 上海华虹宏力半导体制造有限公司 测试器件
CN108470728B (zh) * 2018-03-13 2020-03-31 西安交通大学 同时兼容电学测试和光学互联的焊盘结构及其测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3022819B2 (ja) * 1997-08-27 2000-03-21 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
US6194739B1 (en) * 1999-11-23 2001-02-27 Lucent Technologies Inc. Inline ground-signal-ground (GSG) RF tester

Also Published As

Publication number Publication date
US20070126446A1 (en) 2007-06-07
CN1886665A (zh) 2006-12-27
WO2005054878A1 (en) 2005-06-16
EP1692525A1 (en) 2006-08-23
JP2007512544A (ja) 2007-05-17

Similar Documents

Publication Publication Date Title
US8754412B2 (en) Intra die variation monitor using through-silicon via
US7126359B2 (en) Device monitor for RF and DC measurement
JP2005277337A (ja) 半導体装置及びその製造方法
KR20060125781A (ko) Gsg 테스트 구조체 및 gsg 테스트 패드의 구조물
JPH0342503B2 (ko)
KR20020080277A (ko) Teg 소자들을 가지는 반도체 장치
US6939727B1 (en) Method for performing statistical post processing in semiconductor manufacturing using ID cells
Tuinhout Design of matching test structures [IC components]
JPH09115972A (ja) 半導体素子の試験用アレー及び試験方法
CN111863648B (zh) 一种集成后偏移量的测量方法
US6700399B1 (en) High density parasitic measurement structure
JP2933331B2 (ja) 半導体装置の検査装置
JP3900340B2 (ja) 半導体集積回路の製造工程管理用テスト回路および半導体集積回路の製造工程の管理方法
JP7370182B2 (ja) 半導体装置およびその検査方法
JP2924047B2 (ja) マスタースライス方式半導体集積回路装置の評価方法
KR100641471B1 (ko) 반도체 소자의 입력 ic 구조
JPH02307266A (ja) 半導体集積回路装置
Hess et al. Drop in process control checkerboard test structure for efficient online process characterization and defect problem debugging
WO2021255842A1 (ja) 半導体ウエハ
JP2012023278A (ja) 半導体装置および半導体装置の製造方法
JP3712496B2 (ja) 半導体装置の接続孔の抵抗値モニタパターン
KR970003746A (ko) 디펙트 모니터링용 레티클
Xing et al. Addressable WAT Test of Domestic Semitronix Tester
JPS62163336A (ja) 半導体装置
JP2000236005A (ja) Lcdコントローラic

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid