KR101717690B1 - 디임베딩을 위한 테스트 픽스처 추출 방법 - Google Patents

디임베딩을 위한 테스트 픽스처 추출 방법 Download PDF

Info

Publication number
KR101717690B1
KR101717690B1 KR1020160006071A KR20160006071A KR101717690B1 KR 101717690 B1 KR101717690 B1 KR 101717690B1 KR 1020160006071 A KR1020160006071 A KR 1020160006071A KR 20160006071 A KR20160006071 A KR 20160006071A KR 101717690 B1 KR101717690 B1 KR 101717690B1
Authority
KR
South Korea
Prior art keywords
test fixture
comparison
transmission line
test
fixture
Prior art date
Application number
KR1020160006071A
Other languages
English (en)
Inventor
조재용
정성일
Original Assignee
주식회사 휴윈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 휴윈 filed Critical 주식회사 휴윈
Priority to KR1020160006071A priority Critical patent/KR101717690B1/ko
Priority to PCT/KR2016/000771 priority patent/WO2017126729A1/ko
Application granted granted Critical
Publication of KR101717690B1 publication Critical patent/KR101717690B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2803—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B9/00—Accessories or details specially adapted for children's carriages or perambulators
    • B62B9/10—Perambulator bodies; Equipment therefor
    • B62B9/12—Perambulator bodies; Equipment therefor involving parts that are adjustable, attachable or detachable
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B9/00—Accessories or details specially adapted for children's carriages or perambulators
    • B62B9/02—Accessories or details specially adapted for children's carriages or perambulators providing for travelling up or down a flight of stairs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31711—Evaluation methods, e.g. shmoo plots
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2200/00—Type of vehicle
    • B60Y2200/80—Other vehicles not covered by groups B60Y2200/10 - B60Y2200/60
    • B60Y2200/83—Perambulators; Buggies; Strollers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Public Health (AREA)
  • Health & Medical Sciences (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 디임베딩을 위한 테스트 픽스처 추출 방법에 관한 것이다. 이러한 테스트 픽스처의 디임베딩 방법은 (a) 송신라인과 불연속성 구간을 포함하는 테스트 픽스처의 불연속성 구간에 제1 비교용 송신라인을 추가하여 제1 비교용 테스트 픽스처를 생성하는 단계, (b) 테스트 픽스처의 불연속성 구간에 제2 비교용 송신라인을 추가하여 제2 비교용 테스트 픽스처를 생성하는 단계, (c) 제1 비교용 테스트 픽스처의 역(inverse)의 값과 제2 비교용 테스트 픽스처를 곱셈 연산하여 제1 비교용 송신라인을 얻는 단계, 그리고 (d) (c) 단계에서 얻은 제1 비교용 송신라인의 역의 값과 제1 비교용 테스트 픽스처를 곱셈 연산하여 테스트 픽스처를 얻는 단계를 포함한다. 이로 인해, 제1 비교용 테스트 픽스처와, 제2 비교용 테스트 픽스처를 생성 및 이를 이용하여 테스트 픽스처의 특성을 정확히 추출할 수 있어, 테스트 픽스처의 정확한 특성 값을 이용하여 장치(DUT)의 특성 값을 측정하는 디임베딩을 정확히 수행할 수 있다.

Description

디임베딩을 위한 테스트 픽스처 추출 방법{EXTRACTION METHOD OF TEST FIXTURE FOR DE-EMBEDDING}
본 발명은 디임베딩을 위한 테스트 픽스처 추출 방법에 관한 것으로, 좀더 자세하게는 계측기가 측정대상 장치(DUT, device under test)의 특성을 측정(디임베딩, de-embedding)할 때 함께 측정되는 테스트 픽스처(test fixture)의 특성을 정확히 제거하기 위해 테스트 픽스처의 특성을 추출하기 위한 것이다.
인쇄회로기판(PCB, printed circuit board) 상에 실장되는 소자와 신호선의 밀도가 증가하고 디지털 인터페이스 규격의 속도가 증가함에 따라, PCB 내에 신호의 반사 및 간섭에 의한 신호의 왜곡 및 잡음이 발생하고 있으며, 회로의 저전력화로 인하여 잡음에의 취약성 역시 증가하고 있다. 따라서 신호 정합성(SI, Signal Integrity) 및 전원 정합성(PI, Power Integrity) 분석이 필요한 실정이다.
이러한 SI 및 PI에는 측정 기반 분석과 시뮬레이션 기반 분석이 있는데, 측정 기반 분석 없이 시뮬레이션 기반 분석만으로도 설계 단계에서 SI 및 PI 문제의 예측이 가능하므로 시뮬레이션 기반 분석을 통해 개발 및 제조 시간을 단축하고 비용을 절감할 수 있다.
그러나 시뮬레이션 기반의 SI 및 PI 분석에 있어서, 측정하려는 장치(DUT)의 측정을 수행하기 위해 테스트 픽스처를 이용하는데, 테스트 픽스처는 측정하려는 장치(DUT)를 측정하기 위한 계측기와의 인터페이스이고, 계측기의 측정결과는 측정하려는 장치(DUT)의 특성과 테스트 픽스처의 특성을 포함하므로, 계측기의 측정결과로부터 측정하려는 장치(DUT)의 특성을 추출하기 위해서는 테스트 픽스처의 특성을 정확히 파악해야 하는 실정이다.
대한민국 공개특허공보 10-2014-0096350
본 발명이 이루고자 하는 기술적 과제는 계측기가 측정하려는 장치를 측정함에 있어서, 계측기의 측정결과에 포함된 측정하려는 장치의 특성 및 테스트 픽스처의 특성 중 테스트 픽스처의 특성을 정확히 파악함으로써 측정하려는 장치의 특성을 정확하게 추출하기 한 것이다.
본 발명의 한 실시예에 따른 디임베딩을 위한 테스트 픽스처 추출 방법은 (a) 송신라인과 불연속성 구간을 포함하는 테스트 픽스처의 상기 불연속성 구간에 제1 비교용 송신라인을 추가하여 제1 비교용 테스트 픽스처를 생성하는 단계, (a-1) 상기 제1 비교용 테스트 픽스처를 두 개 연결하여 스루 구조의 제1 비교용 테스트 픽스처를 형성하는 단계, (b) 상기 테스트 픽스처의 상기 불연속성 구간에 제2 비교용 송신라인을 추가하여 제2 비교용 테스트 픽스처를 생성하는 단계, (b-1) 상기 제2 비교용 테스트 픽스처를 두 개 연결하여 스루 구조의 제2 비교용 테스트 픽스처를 형성하는 단계, (b-2) 상기 스루 구조의 제1 비교용 테스트 픽스처와 상기 스루 구조의 제2 비교용 테스트 픽스처를 TCC 연산하여 상기 제1 비교용 테스트 픽스처와 상기 제2 비교용 테스트 픽스처를 얻는 단계, (c) 상기 (b-2) 단계에서 얻은 상기 제1 비교용 테스트 픽스처의 역(inverse)의 값과 상기 제2 비교용 테스트 픽스처를 곱셈 연산하여 상기 제1 비교용 송신라인을 얻는 단계, 그리고 (d) 상기 (c) 단계에서 얻은 상기 제1 비교용 송신라인의 역의 값과 상기 제1 비교용 테스트 픽스처를 곱셈 연산하여 테스트 픽스처를 얻는 단계를 포함하는 것을 특징으로 한다.
상기 제1 비교용 송신라인은 제1 길이로 형성되고, 상기 제2 비교용 송신라인은 상기 제1 길이의 두 배에 해당하는 제2 길이로 형성되는 것을 특징으로 한다.
상기 불연속성 구간은 임피던스 불연속 부분으로서, 비아(via)인 것을 특징으로 한다.
상기 (c) 단계에서, 상기 제1 비교용 테스트 픽스처의 역의 값과 상기 제2 비교용 테스트 픽스처의 곱셈 연산으로부터, 상기 제1 비교용 테스트 픽스처와 상기 제2 비교용 테스트 픽스처의 공통 부분인 상기 송신라인과 상기 불연속성 구간이 상쇄되고, 상기 제2 비교용 송신라인에서 상기 제1 비교용 송신라인에 해당하는 부분이 상쇄되어 제1 길이를 갖는 상기 제1 비교용 송신라인을 얻는 것을 특징으로 한다.
상기 (a-1) 단계 및 상기 (b-1) 단계에서, 두 개의 비교용 테스트 픽스처를 연속으로 구비하는 스루 구조의 비교용 테스트 픽스처는, 하나의 비교용 테스트 픽스처와 다른 하나의 비교용 테스트 픽스처가 연결됨에 있어서, 비교용 송신라인이 연속하도록 연결되는 것을 특징으로 한다.
상기 (a) 단계 및 상기 (b) 단계에서, 상기 제1 비교용 테스트 픽스처 및 상기 제2 비교용 테스트 픽스처는 4-포트 형태의 테스트 픽스처로서, 4-포트 형태의 제1 비교용 테스트 픽스처는 두 개의 상기 테스트 픽스처를 연속하여 형성한 테스트 픽스처 스루에 상기 제1 비교용 송신라인을 포함한 형태를 한 쌍으로 구비하고, 4-포트 형태의 제2 비교용 테스트 픽스처는 두 개의 상기 테스트 픽스처를 연속하여 형성한 테스트 픽스처 스루에 상기 제2 비교용 송신라인을 포함한 형태를 한 쌍으로 구비하는 것을 특징으로 한다.
상기 4-포트 형태의 제1 비교용 테스트 픽스처는 상기 테스트 픽스처 스루에 포함된 상기 두 개의 테스트 픽스처 사이에 제1 비교용 송신라인을 추가한 형태를 한 쌍으로 구비하고, 상기 4-포트 형태의 제2 비교용 테스트 픽스처는 상기 테스트 픽스처 스루에 포함된 상기 두 개의 테스트 픽스처 사이에 제2 비교용 송신라인을 추가한 형태를 한 쌍으로 구비하며, 두 개의 테스트 픽스처 사이에 추가되는 상기 제1 비교용 송신라인 또는 상기 비교용 제2 송신라인은 두 개의 테스트 픽스처에 각각 형성된 불연속성 구간에 연결되도록 추가되는 것을 특징으로 한다.
이러한 특징에 따르면, 본원 발명의 한 실시예에 따른 디임베딩을 위한 테스트 픽스처 추출 방법은 테스트 픽스처에 임의의 제1 전송라인을 추가하여 생성한 제1 비교용 테스트 픽스처와, 테스트 픽스처에 임의의 제2 전송라인을 추가하여 생성한 제2 비교용 테스트 픽스처를 이용하여 테스트 픽스처를 정확히 분리하여 그 특성을 추출할 수 있다.
이에 따라, 계측기의 측정결과에서 특성이 추출된 해당 불연속 임피던스를 포함하는 테스트 픽스처의 특성을 제거하여 측정하려는 장치(DUT)의 특성을 정확히 추출(디임베딩, de-embedding)할 수 있는 효과가 있다.
도 1은 본 발명의 한 실시예에 따른 디임베딩을 위한 테스트 픽스처 추출 방법에 따른 테스트 픽스처의 변화를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 한 실시예에 따른 디임베딩을 위한 테스트 픽스처 추출 방법에 의해 생성된 비교용 테스트 픽스처들을 개략적으로 나타낸 회로도이다.
도 3은 본 발명의 한 실시예에 따른 디임베딩을 위한 테스트 픽스처 추출 방법에 의해 추출된 테스트 픽스처의 특성을 실제 테스트 픽스처의 특성과 비교한 그래프이다.
도 4는 본 발명의 한 실시예에 따른 디임베딩을 위한 테스트 픽스처 추출 방법에 의해 생성된 비교용 테스트 픽스처를 개략적으로 나타낸 회로도이다.
도 5는 본 발명의 한 실시예에 따른 디임베딩을 위한 테스트 픽스처 추출 방법에 의해 추출된 테스트 픽스처의 특성을 실제 테스트 픽스처의 특성과 비교한 그래프이다.
도 6은 본 발명의 한 실시예에 따른 디임베딩을 위한 테스트 픽스처 추출 방법을 나타낸 흐름도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 디임베딩을 위한 테스트 픽스처 추출 방법에 대해 자세히 설명한다.
먼저, 도 1을 참고로 하여, 본 발명의 한 실시예에 따른 디임베딩을 위한 테스트 픽스처 추출 방법이 적용되는 테스트 픽스처와 해당 테스트 픽스처에 본 발명이 적용됨에 따른 변화를 설명하면, 먼저, 테스트 픽스처(test fixture)는 도 1의 (a)에 도시한 것처럼 송신라인(transmission line)(11)과 불연속성 구간(discontinuity)(12)을 포함하는데, 불연속성 구간(12)은 테스트 픽스처(10)의 끝부분에 형성된 임피던스 불연속 부분으로서, 한 예에서, 비아(via)일 수 있다.
이러한 불연속성 구간(12)이 테스트 픽스처(10)에 형성되는 경우, 해당 테스트 픽스처(10)의 특성 연산을 위해 생성한 TDR(time domain reflectometer) 파형에 링잉(ringing)이 발생하여, 테스트 픽스처(10)의 특성 추출의 정확도가 감소하며, 본원 발명의 한 실시예에서는 이처럼 불연속성 구간(12)이 형성된 테스트 픽스처(10)를 도 1의 (a) 및 도 1의 (b) 및 (c)에 도시한 것처럼 각각 변형시켜 제1 비교용 테스트 픽스처(20)와 제2 비교용 테스트 픽스처(30)를 생성한다.
그리고 이때, 테스트 픽스처(10)에 형성되는 불연속성 구간(12)은 비아 외에 다른 임피던스 불연속 구간일 수 있으며, 이를 한정하지는 않으며, 테스트 픽스처(10)에 형성될 수 있는 비아 또는 기타 임피던스 불연속 구간, TDR 파형 및 ringing은 테스트 픽스처(10)의 특성을 연산하는 통상의 기술에서 해석되므로 이를 본 명세서 상에서 자세히 기재하지 않도록 한다.
그리고, 도 1의 (b)를 참고로 하여 제1 비교용 테스트 픽스처(20)의 구조를자세히 설명하면, 제1 비교용 테스트 픽스처(20)는 송신라인(11a)과 불연속성 구간(12a) 및 제1 비교용 송신라인(21)을 포함한다.
이때, 제1 비교용 송신라인(21)은 테스트 픽스처(10)에 제1 비교용 송신라인(21)을 덧붙여지는 형태로 형성되며, 불연속성 구간(12)에 연결되도록 덧붙여진다.
제1 비교용 송신라인(21)은 테스트 픽스처(10)에 포함된 송신라인(11)과 동일한 송신라인으로 형성될 수 있으며, 제1 비교용 송신라인(21)은 테스트 픽스처(10)를 변형하여 생성되는 제1 비교용 테스트 픽스처(20)와 다른 테스트 픽스처를 서로 비교하기 위해 테스트 픽스처(10)에 덧붙여지는 부분이다.
한 예에서, 제1 비교용 송신라인(21)의 길이는 제1 길이로 형성될 수 있고, 제1 길이는 제1 비교용 송신라인(21)의 길이와 같거나 또는 다를 수 있으며 이를 한정하지는 않는다.
바람직하게는, 제1 비교용 송신라인(21)은 테스트 픽스처(10)의 송신라인(11), 즉, 제1 비교용 송신라인(21)에 포함된 기존의 송신라인(11a)보다는 짧은 길이를 갖는 것이 좋고, 그 길이는 L1mm일 수 있다.
이처럼, 제1 비교용 테스트 픽스처(20)는 도 1의 (b)를 참고로 하여 설명한 것처럼, 테스트 픽스처(10)를 이용하여 생성되되, 테스트 픽스처(10)의 구조를 동일하게 송신라인(11a) 및 불연속성 구간(12a)으로서 포함하며 불연속성 구간(12a)에 덧붙여진 제1 비교용 송신라인(21)을 포함하는 구조를 갖는다.
계속해서 도 1의 (c)를 참고로 하여 테스트 픽스처(10)를 변형하여 형성된 제2 비교용 테스트 픽스처(30)의 구조를 설명하면, 제2 비교용 테스트 픽스처(30)는 테스트 픽스처(10)를 변형하여 생성되는 것으로서, 테스트 픽스처(10)에 제2 비교용 송신라인(31)을 덧붙여 생성된다.
이때, 제2 비교용 테스트 픽스처(30)의 송신라인(11b), 불연속성 구간(12b)은 테스트 픽스처(10)의 송신라인(11) 및 불연속성 구간(12)이며 제2 비교용 송신라인(31)은 제1 비교용 송신라인(21)과 마찬가지로 불연속성 구간(12b)에 덧붙여진다.
그리고 이때, 제2 비교용 송신라인(31)은 위에서 제1 비교용 송신라인(21)을 참고로 하여 설명한 것처럼, 송신라인(11b)보다 짧은 것이 좋고, 바람직하게는, 제1 비교용 송신라인(21)의 두 배의 길이인 L2mm(L2=L1*2)일 수 있다.
이처럼, 제2 비교용 테스트 픽스처(30)는 도 1의 (c)를 참고로 하여 설명한 것처럼, 테스트 픽스처(10)를 이용하여 생성되며, 테스트 픽스처(10)의 요소를 모두 포함하되 제2 비교용 송신라인(31)을 더 포함하는 구조를 갖는다.
도 1의 (b) 및 (c)를 참고로 하여 설명한 것처럼, 제1 비교용 테스트 픽스처(20)와 제2 비교용 테스트 픽스처(30)는 테스트 픽스처(10)를 이용하여 생성되며, 제1 비교용 송신라인(21)과 제2 비교용 송신라인(31)을 각각 덧붙여 생성되는 구조를 갖는다.
이때, 제1 및 제2 비교용 테스트 픽스처(20, 30)는 도 1의 (d) 및 (e)와 같이 스루(thru) 구조로 각각 변형될 수 있는데, 스루 구조의 제1 비교용 테스트 픽스처(200)는 도 1의 (d)에 도시한 것처럼 두 개의 연속하는 제1 비교용 테스트 픽스처(20)를 포함하고, 스루 구조의 제2 비교용 테스트 픽스처(300)는 도 1의 (e)에 도시한 것처럼 두 개의 연속하는 제2 비교용 테스트 픽스처(30)를 포함한다.
좀더 자세하게는, 스루 구조의 제1 비교용 테스트 픽스처(200)는 제1 비교용 테스트 픽스처(20)를 서로 반대방향으로 덧붙여 연속하고, 스루 구조의 제2 비교용 테스트 픽스처(300) 역시 제2 비교용 테스트 픽스처(30)를 서로 반대방향으로 덧붙여 연속하는 구조를 갖는다.
이처럼, 제1 및 제2 비교용 테스트 픽스처(20, 30)를 연속하여 스루 형태로 포함하는 스루 구조의 제1 및 제2 비교용 테스트 픽스처(200, 300)의 실제 회로도를 도 2를 참고로 하여 자세히 설명하면, 스루 구조의 제1 비교용 테스트 픽스처(200)는 도 2의 (a)에 도시한 것처럼 두 개의 제1 비교용 테스트 픽스처(20)가 연속하는 픽스처 스루(Fixture Thru) 형태를 가지며, 이때, 각각의 제1 비교용 테스트 픽스처(20)는 제1 비교용 송신라인(21)을 각각 포함하므로, 스루 구조의 제1 비교용 테스트 픽스처(200)의 가운데에는 두 개의 제1 비교용 송신라인(21)이 연속하는 부분을 포함하게 된다.
이때, 스루 구조의 제1 비교용 테스트 픽스처(200)의 가운데 부분에 형성된 연속하는 두 개의 제1 비교용 송신라인(TL3)(21)의 좌측에 위치한 송신라인(TL1)은 하나의 제1 비교용 테스트 픽스처(20)에 포함되는 제1 송신라인(11a)이고, 연속하는 두 개의 제1 비교용 송신라인(TL3)(21)의 우측에 위치한 송신라인(TL2)은 다른 하나의 제1 비교용 테스트 픽스처(20)에 포함되는 제1 송신라인(11b)일 수 있다.
그리고, 도 2의 (b)를 참고로 하여 두 개의 제2 비교용 테스트 픽스처(30)가 연속하는 형태를 갖는 스루 구조를 갖는 제2 비교용 테스트 픽스처(300)의 회로를 설명하면, 스루 구조를 갖는 제2 비교용 테스트 픽스처(300)는 연속하는 두 개의 제2 비교용 송신라인(TL3)(31)을 기준으로 양 옆에 제2 비교용 테스트 픽스처(30)와 각각 연결된다.
이때, 연속하는 두 개의 제2 비교용 송신라인(TL3)(31)의 좌측에 위치한 송신라인(TL1)은 하나의 제2 비교용 테스트 픽스처(30)에 포함되는 제1 송신라인(11b)이고, 연속하는 두 개의 제2 비교용 송신라인(TL3)(31)의 우측에 위치한 송신라인(TL2)은 다른 하나의 제2 비교용 테스트 픽스처(30)에 포함되는 제1 송신라인(11b)일 수 있다.
그리고 이때, 연속하는 두 개의 제2 비교용 송신라인(TL3)(31)은 연속하는 두 개의 제1 비교용 송신라인(TL3)(21)의 두 배에 해당하는 길이로 형성되는 비교용 송신라인이다.
도 2를 참고로 하여 설명한 것처럼, 제1 및 제2 비교용 테스트 픽스처(20, 30)는 L1 또는 L2 길이의 비교용 송신라인(21, 31)을 각각 추가하여 형성되고, 형성된 제1 비교용 테스트 픽스처(20)를 연속하여 형성하여 스루 구조로 형성하거나 제2 비교용 테스트 픽스처(30)를 연속하여 형성하여 스루 구조로 형성함으로써, 스루 구조에서 비교용 송신라인(21, 31)은 불연속 구간(12)과 비교용 송신라인(21, 31) 사이에 위치하도록 형성되고, 이로 인해, TCC 연산(time domain channel characterization method)를 통해 테스트 픽스처를 용이하게 추출할 수 있는 구조를 형성하게 된다.
도 1 및 도 2를 참고로 하여 설명한 것과 같이, 본 발명의 한 실시예에 따른 디임베디을 위한 테스트 픽스처 추출 방법은 단일 테스트 픽스처로부터 제1 비교용 테스트 픽스처(20), 제2 비교용 테스트 픽스처(30)를 형성하고, 제1 및 제2 비교용 테스트 픽스처(20, 30)로부터 스루 구조를 갖는 제1 비교용 테스트 픽스처(200) 및 스루 구조를 갖는 제2 비교용 테스트 픽스처(300)를 형성하며, 스루 구조를 갖는 제1 비교용 테스트 픽스처(200)와 스루 구조를 갖는 제2 비교용 테스트 픽스처(300)를 이용하여 테스트 픽스처를 추출하는 동작을 설명하도록 한다.
도 1의 (d) 및 (e)와 같이 스루 구조로 형성된 스루 구조를 갖는 제1 및 제2 비교용 테스트 픽스처(200, 300)는 TCC 연산을 수행하여 도 1의 (b) 및 (c)에 도시한 형태의 제1 및 제2 비교용 테스트 픽스처(20, 30) 형태를 다시 얻는다.
그런 다음, 도 1의 (b) 및 (c)에 도시한 제1 및 제2 비교용 테스트 픽스처(20, 30)를 연산하여 제1 비교용 테스트 픽스처(20)에 포함된 제1 비교용 송신라인(21)을 추출한다.
좀더 자세하게는, 제1 비교용 테스트 픽스처(F1)(20)의 역(inverse)의 값과([F1(20)]-1) 제2 비교용 테스트 픽스처(F2)(30)를 곱셈 연산하면, 제1 비교용 테스트 픽스처(20)와 제2 비교용 테스트 픽스처(30)의 공통 부분이 상쇄되어 제2 비교용 테스트 픽스처(30)의 일부가 남게 되는데, 이는, 제2 비교용 송신라인(31)의 일부로서, 제1 비교용 송신라인(21)과 동일하다.
위의 연산에서, 제1 비교용 테스트 픽스처(20)를 F1이라 간주하고, 제2 비교용 테스트 픽스처(30)를 F2로 간주하여 곱셈 연산을 수행한다.
이때, 제1 및 제2 비교용 테스트 픽스처(20, 30)는 하나의 테스트 픽스처(10)로부터 파생되어 생성되되 추가된 비교용 송신라인(21, 31)만 상이하므로, 제1 및 제2 비교용 테스트 픽스처(20, 30)를 연산함에 따라 제1 비교용 송신라인(21)만이 남게 되는 연산 결과가 도출되게 된다.
그리고 이때, 제1 및 제2 비교용 테스트 픽스처(20, 30)의 연산으로부터 생성된 제1 비교용 송신라인(21)의 역의 값을 제1 비교용 테스트 픽스처(20)에 곱셈 연산함으로써 제1 비교용 테스트 픽스처(20)에서 제1 비교용 송신라인(21)을 제거함으로써 테스트 픽스처(10)의 특성만을 추출할 수 있게 된다.
도 1 및 도 2를 참고로 하여 설명한 방법으로부터 추출되는 테스트 픽스처(10)는 도 3의 (a)에 도시한 디임베딩된 테스트 픽스처(10)의 삽입손실 특성 그래프와 도 3의 (b)에 도시한 디임베딩된 테스트 픽스처(10)의 반환손실 특성 그래프에 나타낸 것처럼, 본 발명의 디임베딩을 위한 테스트 픽스처 추출 방법으로부터 추출된 테스트 픽스처(10)의 삽입손실 특성 및 반환손실 특성은 종래기술에 따른 디임베딩 방법으로부터 추출된 테스트 픽스처의 삽입손실 특성 및 반환손실 특성보다 실제 테스트 픽스처의 특성에 가까운 것을 알 수 있다.
다음으로, 도 4를 참고로 하여 본 발명의 한 실시예에 따른 디임베딩을 위한 테스트 픽스처 추출 방법을 단일 테스트 픽스처 형태가 아닌 4-포트 형태의 테스트 픽스처인 경우를 예로 들어 설명하면, 도 4에 도시한 것처럼, 4-포트 형태의 테스트 픽스처는 두 개의 테스트 픽스처를 연속하여 구비하고 그 사이에 비교용 송신라인을 포함하는 구조를 한 쌍으로 포함하여 각 구조의 양단에 포트가 형성되어 총 네 개의 포트를 포함하는 구조를 갖는다.
이때, 양단에 포트를 형성하는 구조에 있어서, 두 개의 테스트 픽스처를 연속으로 구비하는 것은 테스트 픽스처 스루 구조를 형성함에 의한 것이고, 비교용 송신라인은 테스트 픽스처 스루 구조를 갖는 두 개의 테스트 픽스처의 불연속성 구간에 각각 연결되도록 위치한다.
그리고 이때, 테스트 픽스처 스루에 비교용 송신라인을 포함하는 비교용 테스트 픽스처를 도 4의 (a)와 같이 한 쌍으로 포함함에 있어서, 각각의 비교용 테스트 픽스처는 동일한 비교용 송신라인을 포함하며, 비교용 송신라인은 제1 길이(L1mm)를 갖는 제1 비교용 송신라인(TL5, TL6)(21)을 포함한다.
또한, 제1 비교용 송신라인(TL5, TL6)(21)은 위에서 이미 설명한 바와 같이, 테스트 픽스처에 이미 포함된 송신라인의 길이보다 짧은 길이로 형성되는 것이 좋다.
이처럼, 네 개의 포트를 갖는 테스트 픽스처에 대해 제1 비교용 송신라인(TL5, TL6)(21)을 부가하여 생성되는 제1 비교용 테스트 픽스처(20)는 도 4의 (a)에 도시한 것과 같은 구조를 갖고, 네 개의 포트를 갖는 테스트 픽스처에 대해 제2 비교용 송신라인(31)을 부가하여 제2 비교용 테스트 픽스처(30)를 생성한다.
이때, 제2 비교용 송신라인(31)은 제1 비교용 송신라인(21)의 길이의 두 배의 길이인 제2 길이(L2mm=L1mm*2)로 형성되고, 테스트 픽스처 스루에 부가되어, 제2 비교용 테스트 픽스처(30)는 도 4의 (b)에 도시한 것과 같은 4-포트 형태의 테스트 픽스처 구조로 형성된다.
네 개의 포트를 갖는 테스트 픽스처는 한 쌍의 비교용 테스트 픽스처를 형성할 때 동일한 제1 또는 제2 비교용 송신라인(21, 31)을 각각 부가한다는 점 외에는, 기존의 테스트 픽스처 구조에 비교용 송신라인을 덧붙여 형성하는 점에서 도 1 및 도 2를 참고로 하여 위에서 설명한 것과 동일하다. 따라서, 도 4에 도시한 4-포트 형태의 테스트 픽스처 구조에서도 위에서 도 1 및 도 2를 참고로 하여 설명한 방법을 통해 테스트 픽스처를 디임베딩할 수 있다.
그러나 이때, 도 4와 같이 네 개의 포트를 갖는 테스트 픽스처의 생성을 위한 기존의 테스트 픽스처는 네 개의 포트를 갖고 연속하는 두 개의 테스트 픽스처가 스루 형태로 연결된 한 쌍의 테스트 픽스처이므로, 테스트 픽스처 추출 방법을 적용함에 있어서, 한 쌍의 테스트 픽스처 스루에 대해 각각 제1 비교용 송신라인을 부가하고 다른 한 쌍의 테스트 픽스처 스루에 대해서도 각각 제2 비교용 송신라인을 부가하여 연산을 수행하는 점에서 다소 상이하다.
좀더 자세하게 설명하면, 도 4의 (a)에 도시한 제1 비교용 송신라인(21)을 각각 포함하는 한 쌍의 비교용 테스트 픽스처(20)인 제1 픽스처(F1)(20)의 역의 값과 도 4의 (b)에 도시한 제2 비교용 송신라인(31)을 각각 포함하는 한 쌍의 비교용 테스트 픽스처(30)인 제2 픽스처(F2)(30)의 연산(곱)으로부터 제1 비교용 송신라인(21)인 L1(21)을 얻고, 얻은 제1 비교용 송신라인(L1)(21)의 역의 값과 도 4의 (a)에 도시한 한 쌍의 비교용 테스트 픽스처(F1)(20)를 연산(곱)하여 한 쌍의 테스트 픽스처(미도시)를 추출한다.
이때, 네 개의 포트를 갖는 한 쌍의 테스트 픽스처를 도 4에 도시한 것과 같이 비교용 테스트 픽스처를 형성하여 테스트 픽스처를 디임베딩하는 경우, 네 개의 포트를 갖는 한 쌍의 테스트 픽스처에 불연속성 구간이 포함되어 있더라도 그의 영향을 받지 않고 한 쌍의 테스트 픽스처를 정확히 추출하는 효과가 있다.
그리고 이때, 본 발명의 한 실시예에 따른 4-포트 형태의 테스트 픽스처 추출 방법을 통해 추출한 테스트 픽스처의 특성 정확도는 5에 도시한 것처럼, 종래기술에 따른 디임베딩 방법으로부터 추출된 테스트 픽스처의 삽입손실 특성 및 반환손실 특성보다 실제 테스트 픽스처의 특성에 가까운 것을 알 수 있다.
도 1 내지 도 5를 참고로 하여 설명한 것처럼, 테스트 픽스처의 특성을 추출하기 위해 임의의 송신라인을 추가하여 두 개의 서로 다른 비교용 테스트 픽스처를 생성하고 이들을 연산하여 테스트 픽스처를 추출하는 테스트 픽스처 추출 방법을 통해, 테스트 픽스처의 특성을 정확히 추출할 수 있게 되어 측정대상 장치(DUT)의 성분 측정의 정확성을 향상할 수 있다.
이러한 본 발명의 한 실시예에 따른 테스트 픽스처의 디임베딩 방법을 도 6의 흐름도를 참고로 하여 순차적으로 설명하면, 먼저, 테스트 픽스처(10)에 제1 송신라인(21)을 추가하여 제1 비교용 테스트 픽스처(20)를 생성한다(S100).
이때, 테스트 픽스처(10)는 송신라인(11)과 불연속성 구간(12)을 포함하고, 추가되는 제1 송신라인(21)은 불연속성 구간(12)에 연결되도록 추가된다.
그리고 이때, 제1 송신라인(21)은 제1 길이(L1mm)로서 테스트 픽스처(10)의 송신라인(12) 길이보다 짧은 길이를 갖는 임의의 길이일 수 있다.
다음으로, 위의 단계(S100)에서 생성된 제1 비교용 테스트 픽스처(20)를 두 개 연결하여 스루 구조의 제1 비교용 테스트 픽스처(200)를 형성한다(S200).
그리고, 테스트 픽스처(10)에 제2 송신라인(31)을 추가하여 제2 비교용 테스트 픽스처(30)를 생성하고(S200), 생성된 제2 비교용 테스트 픽스처(30)를 두 개 연결하여 스루 구조의 제2 비교용 테스트 픽스처(300)를 형성한다(S400).
이때, 제2 비교용 테스트 픽스처(30) 생성에 사용되는 테스트 픽스처는 제1 비교용 테스트 픽스처(20)를 생성하는 단계(S100)에서 사용하는 테스트 픽스처와 동일한 것이며, 제2 송신라인(31)은 제2 길이(L2mm=L1mm*2)로서 테스트 픽스처의 송신라인 길이보다 짧은 길이를 갖는다.
다음으로, 위의 단계(S200, S400)로부터 형성된 스루 구조의 제1 비교용 테스트 픽스처(200)와 스루 구조의 제2 비교용 테스트 픽스처(300)를 각각 TCC 연산을 수행(S500)하여 제1 비교용 테스트 픽스처(20)와 제2 비교용 테스트 픽스처(30)를 얻는다.
그런 다음, 제1 비교용 테스트 픽스처(20)의 역의 값과 제2 비교용 테스트 픽스처(30)를 곱셈 연산하여 제1 송신라인(21)을 얻는다(S600).
이때, 제1 비교용 테스트 픽스처(20)는 첫 번째 단계(S100)에서 생성된 것으로서 제1 픽스처(F1)로 간주되고, 제2 비교용 테스트 픽스처(300)는 세 번째 단계(S300)에서 생성된 것으로서 제2 픽스처(F2)로 간주되며, 제1 픽스처(F1)의 역의 값과 제2 픽스처(F2)를 곱셈 연산하는 경우 제1 픽스처(F1)와 제2 픽스처(F2)가 공통으로 포함하는 부분, 즉, 테스트 픽스처(10)의 구성요소인 송신라인(11)과 불연속성 구간(12)이 상쇄되어 제1 비교용 송신라인(21)만이 남게 된다.
그리고 이때, 제1 픽스처(F1)의 역의 값과 제2 픽스처(F2)를 곱셈 연산함에 있어서, 제1 비교용 송신라인(21)은 제2 비교용 송신라인(31)의 일부에 해당하고, 좀더 자세하게는, 제2 비교용 송신라인(31)의 1/2에 해당하므로, 제1 픽스처(F1)의 역의 값과 제2 픽스처(F2)를 곱셈 연산함으로부터 제2 비교용 송신라인(31)에서 제1 비교용 송신라인(21) 일부가 상쇄되어 제1 비교용 송신라인(21)만 남게 된다.
마지막으로, 상기 단계(S600)로부터 얻은 제1 비교용 송신라인(21)의 역의 값을 제1 비교용 테스트 픽스처(20)인 제1 픽스처(F1)와 곱셈 연산하여 테스트 픽스처(10)를 얻는다(S700).
이때, 제1 비교용 테스트 픽스처(20)인 제1 픽스처(F1)는 본 발명에서 추출 하고자 하는 테스트 픽스처(10)의 구조인 송신라인(11)과 불연속성 구간(12)에 제1 비교용 송신라인(21)을 포함하는 구조를 가지므로, 해당 제1 픽스처(F1)에 위의 세 번째 단계(S600)에서 얻은 제1 송신라인의 역의 값을 연산하면 제1 비교용 테스트 픽스처(20)에서 제1 비교용 송신라인(21) 부분이 상쇄되어 테스트 픽스처(10)를 정확하게 추출하게 된다.
이처럼, 일련의 단계(S100, S200, S300, S400, S500, S600, S700)를 수행함으로부터 테스트 픽스처에 불연속성 구간이 포함된 경우에도 테스트 픽스처를 정확히 추출할 수 있어, 테스트 픽스처의 정확한 특성을 파악함에 따라 측정대상 장치(DUT)의 특성도 정확히 파악할 수 있는 효과가 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10 : 테스트 픽스처 11 : 송신라인
12 : 불연속성 구간 20 : 제1 비교용 테스트 픽스처
21 : 제1 송신라인 30 : 제2 비교용 테스트 픽스처
31 : 제2 송신라인

Claims (7)

  1. (a) 송신라인과 불연속성 구간을 포함하는 테스트 픽스처의 상기 불연속성 구간에 제1 비교용 송신라인을 추가하여 제1 비교용 테스트 픽스처를 생성하는 단계,
    (a-1) 상기 제1 비교용 테스트 픽스처를 두 개 연결하여 스루 구조의 제1 비교용 테스트 픽스처를 형성하는 단계,
    (b) 상기 테스트 픽스처의 상기 불연속성 구간에 제2 비교용 송신라인을 추가하여 제2 비교용 테스트 픽스처를 생성하는 단계,
    (b-1) 상기 제2 비교용 테스트 픽스처를 두 개 연결하여 스루 구조의 제2 비교용 테스트 픽스처를 형성하는 단계,
    (b-2) 상기 스루 구조의 제1 비교용 테스트 픽스처와 상기 스루 구조의 제2 비교용 테스트 픽스처를 TCC 연산하여 상기 제1 비교용 테스트 픽스처와 상기 제2 비교용 테스트 픽스처를 얻는 단계,
    (c) 상기 (b-2) 단계에서 얻은 상기 제1 비교용 테스트 픽스처의 역(inverse)의 값과 상기 제2 비교용 테스트 픽스처를 곱셈 연산하여 상기 제1 비교용 송신라인을 얻는 단계, 그리고
    (d) 상기 (c) 단계에서 얻은 상기 제1 비교용 송신라인의 역의 값과 상기 제1 비교용 테스트 픽스처를 곱셈 연산하여 테스트 픽스처를 얻는 단계
    를 포함하는 것을 특징으로 하는 디임베딩을 위한 테스트 픽스처 추출 방법.
  2. 제1항에 있어서,
    상기 제1 비교용 송신라인은 제1 길이로 형성되고, 상기 제2 비교용 송신라인은 상기 제1 길이의 두 배에 해당하는 제2 길이로 형성되는 것을 특징으로 하는 디임베딩을 위한 테스트 픽스처 추출 방법.
  3. 제1항에 있어서,
    상기 불연속성 구간은 임피던스 불연속 부분으로서, 비아(via)인 것을 특징으로 하는 디임베딩을 위한 테스트 픽스처 추출 방법.
  4. 제1항에 있어서,
    상기 (c) 단계에서, 상기 제1 비교용 테스트 픽스처의 역의 값과 상기 제2 비교용 테스트 픽스처의 곱셈 연산으로부터, 상기 제1 비교용 테스트 픽스처와 상기 제2 비교용 테스트 픽스처의 공통 부분인 상기 송신라인과 상기 불연속성 구간이 상쇄되고, 상기 제2 비교용 송신라인에서 상기 제1 비교용 송신라인에 해당하는 부분이 상쇄되어 제1 길이를 갖는 상기 제1 비교용 송신라인을 얻는 것을 특징으로 하는 디임베딩을 위한 테스트 픽스처 추출 방법.
  5. 제1항에 있어서,
    상기 (a-1) 단계 및 상기 (b-1) 단계에서,
    두 개의 비교용 테스트 픽스처를 연속으로 구비하는 스루 구조의 비교용 테스트 픽스처는, 하나의 비교용 테스트 픽스처와 다른 하나의 비교용 테스트 픽스처가 연결됨에 있어서, 비교용 송신라인이 연속하도록 연결되는 것을 특징으로 하는 디임베딩을 위한 테스트 픽스처 추출 방법.
  6. 제1항에 있어서,
    상기 (a) 단계 및 상기 (b) 단계에서,
    상기 제1 비교용 테스트 픽스처 및 상기 제2 비교용 테스트 픽스처는 4-포트 형태의 테스트 픽스처로서,
    4-포트 형태의 제1 비교용 테스트 픽스처는 두 개의 상기 테스트 픽스처를 연속하여 형성한 테스트 픽스처 스루에 상기 제1 비교용 송신라인을 포함한 형태를 한 쌍으로 구비하고,
    4-포트 형태의 제2 비교용 테스트 픽스처는 두 개의 상기 테스트 픽스처를 연속하여 형성한 테스트 픽스처 스루에 상기 제2 비교용 송신라인을 포함한 형태를 한 쌍으로 구비하는 것을 특징으로 하는 디임베딩을 위한 테스트 픽스처 추출 방법.
  7. 제6항에 있어서,
    상기 4-포트 형태의 제1 비교용 테스트 픽스처는 상기 테스트 픽스처 스루에 포함된 상기 두 개의 테스트 픽스처 사이에 제1 비교용 송신라인을 추가한 형태를 한 쌍으로 구비하고,
    상기 4-포트 형태의 제2 비교용 테스트 픽스처는 상기 테스트 픽스처 스루에 포함된 상기 두 개의 테스트 픽스처 사이에 제2 비교용 송신라인을 추가한 형태를 한 쌍으로 구비하며,
    두 개의 테스트 픽스처 사이에 추가되는 상기 제1 비교용 송신라인 또는 상기 제2 비교용 송신라인은 두 개의 테스트 픽스처에 각각 형성된 불연속성 구간에 연결되도록 추가되는 것을 특징으로 하는 디임베딩을 위한 테스트 픽스처 추출 방법.

KR1020160006071A 2016-01-18 2016-01-18 디임베딩을 위한 테스트 픽스처 추출 방법 KR101717690B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160006071A KR101717690B1 (ko) 2016-01-18 2016-01-18 디임베딩을 위한 테스트 픽스처 추출 방법
PCT/KR2016/000771 WO2017126729A1 (ko) 2016-01-18 2016-01-25 디임베딩을 위한 테스트 픽스처 추출 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160006071A KR101717690B1 (ko) 2016-01-18 2016-01-18 디임베딩을 위한 테스트 픽스처 추출 방법

Publications (1)

Publication Number Publication Date
KR101717690B1 true KR101717690B1 (ko) 2017-03-28

Family

ID=58495618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160006071A KR101717690B1 (ko) 2016-01-18 2016-01-18 디임베딩을 위한 테스트 픽스처 추출 방법

Country Status (2)

Country Link
KR (1) KR101717690B1 (ko)
WO (1) WO2017126729A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11311652A (ja) * 1998-02-26 1999-11-09 Buren Child Kk 基板検査装置
KR20130040689A (ko) * 2011-10-14 2013-04-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 디-임베딩을 위한 방법 및 장치
KR20140096350A (ko) 2011-11-09 2014-08-05 어드밴테스트 (싱가포르) 피티이. 엘티디. 테스트 대상 디바이스와 자동 테스트 장비 사이에서 교환되고 있는 신호를 추출하는 개념

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838885B2 (en) * 2003-03-05 2005-01-04 Murata Manufacturing Co., Ltd. Method of correcting measurement error and electronic component characteristic measurement apparatus
JP2007519892A (ja) * 2003-06-11 2007-07-19 アジレント・テクノロジーズ・インク 複数のテストフィクスチャを使用するときのテストシステム校正の補正および装置測定値の変換
US7865319B1 (en) * 2006-11-30 2011-01-04 Lecroy Corporation Fixture de-embedding method and system for removing test fixture characteristics when calibrating measurement systems
US7545151B2 (en) * 2007-04-20 2009-06-09 Anritsu Company Characterizing test fixtures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11311652A (ja) * 1998-02-26 1999-11-09 Buren Child Kk 基板検査装置
KR20130040689A (ko) * 2011-10-14 2013-04-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 디-임베딩을 위한 방법 및 장치
KR20140096350A (ko) 2011-11-09 2014-08-05 어드밴테스트 (싱가포르) 피티이. 엘티디. 테스트 대상 디바이스와 자동 테스트 장비 사이에서 교환되고 있는 신호를 추출하는 개념

Also Published As

Publication number Publication date
WO2017126729A1 (ko) 2017-07-27

Similar Documents

Publication Publication Date Title
TWI628444B (zh) 測量設備之校正方法
US6838885B2 (en) Method of correcting measurement error and electronic component characteristic measurement apparatus
NL2002664C2 (en) Time-domain reflectometry.
KR101099858B1 (ko) 시간-도메인-반사 응답-정보를 획득하는 장치, 시간-도메인-반사 응답-정보 획득 방법 및 컴퓨터 판독 가능한 기록 매체
US8339141B2 (en) Method and apparatus for locating a fault in an electrical conductor, with interference compensation
JP2007519892A (ja) 複数のテストフィクスチャを使用するときのテストシステム校正の補正および装置測定値の変換
Chen et al. Analytical and numerical sensitivity analyses of fixtures de-embedding
KR102090014B1 (ko) 주파수 영역에서의 교정을 이용한 시간 영역 측정 방법
Chen et al. Differential S-parameter de-embedding for 8-port network
Ye De-embedding errors due to inaccurate test fixture characterization
WO2023226329A1 (zh) 复合探头校准方法、装置、计算机设备和存储介质
US8659315B2 (en) Method for printed circuit board trace characterization
CN107076822B (zh) 利用引入器件判断射频器件去嵌入精度的测试结构及方法
KR101717690B1 (ko) 디임베딩을 위한 테스트 픽스처 추출 방법
US7525319B1 (en) Method and apparatus to electrically qualify high speed PCB connectors
Ferrero et al. Uncertainty in multiport S-parameters measurements
JP4141961B2 (ja) システム校正されたベクトル・ネットワークアナライザの実効指向性および／または実効ソースポート整合性の測定方法、校正標準セットの作成方法
JP6910791B2 (ja) 信号測定方法
KR101226330B1 (ko) 신호 경로의 임피던스 변화로 유도된 타이밍 에러를 측정하는 방법 및 컴퓨터 판독가능한 저장 매체
Ning et al. Characterization of PCB s-parameters with a new calibration method
KR102036790B1 (ko) 계단-주파수 반사파 계측법을 이용하는 케이블 결함 평가 시스템 및 방법
RU2653569C1 (ru) Способ измерения S-параметров четырехполюсников СВЧ, предназначенных для включения в микрополосковую линию
Sarson Test time efficient group delay filter characterization technique using a discrete chirped excitation signal
JP4743208B2 (ja) 電子部品の電気特性測定方法
JP2011181785A (ja) 特性インピーダンス測定用テストクーポンおよびそれを有するプリント基板

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant