CN111159964B - 一种建立mosfet中可伸缩电阻模型的方法 - Google Patents

一种建立mosfet中可伸缩电阻模型的方法 Download PDF

Info

Publication number
CN111159964B
CN111159964B CN201911306564.7A CN201911306564A CN111159964B CN 111159964 B CN111159964 B CN 111159964B CN 201911306564 A CN201911306564 A CN 201911306564A CN 111159964 B CN111159964 B CN 111159964B
Authority
CN
China
Prior art keywords
sti
resistance
source
drain
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911306564.7A
Other languages
English (en)
Other versions
CN111159964A (zh
Inventor
季祥海
刘林林
郭奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN201911306564.7A priority Critical patent/CN111159964B/zh
Publication of CN111159964A publication Critical patent/CN111159964A/zh
Application granted granted Critical
Publication of CN111159964B publication Critical patent/CN111159964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种建立MOSFET中可伸缩电阻模型的方法，包括：S01：选取MOSFET，得出端头电阻模型；S02：建立源漏电阻辅助测试结构，将所有源区和所有漏区分别短接，并分别测量源区漏区和衬底引出端之间的电阻Rtot1和Rtot2；S03：将源漏电阻辅助测试结构中含沟道的区域换为等效STI，形成STI辅助测试结构，将源漏短接，测量衬底引出端和源漏引出端之间的等效电阻Rtot3，分别计算源区漏区至STI边界的等效电阻；S04：选取不同尺寸的MOSFET，计算不同尺寸下的源区漏区至STI边界的等效电阻，分别建立源区漏区至STI边界的等效电阻模型。本发明提供的一种建立MOSFET中可伸缩电阻模型的方法，适用于各种版图布局方式，可以方便快捷地计算出版图尺寸对应的源漏区至STI边界的等效电阻。

Description

一种建立MOSFET中可伸缩电阻模型的方法
技术领域
本发明涉及集成电路测试及建模领域，具体涉及一种建立MOSFET中可伸缩电阻模型的方法。
背景技术
在射频(RF)集成电路设计中，随着工作频率的升高，MOSFET的衬底电阻对器件性能的影响将越来越显著，因此对MOSFET器件衬底电阻的精确提取显得越发重要。
根据MOSFET器件有源区的边界，可将其衬底电阻分为源漏区至STI(有源区)边界和STI边界至衬底引出端两部分电阻。对于源漏区至STI边界的电阻，由于MOS器件源漏区与衬底间存在PN结隔离，难以对其阻值进行直接表征。另外，由于在实际的应用中涉及的器件种类较多，难以对所有尺寸与结构的器件进行全部表征，因此建立其基于版图因子的可伸缩(Scalable)模型显得非常重要。
发明内容
本发明的目的是提供一种建立MOSFET中可伸缩电阻模型的方法，可以得出基于版图因子的可伸缩模型，本发明方法适用于各种版图布局方式，可以方便快捷地计算出版图尺寸对应的源漏区至STI边界的等效电阻。
为了实现上述目的，本发明采用如下技术方案：一种建立MOSFET中可伸缩电阻模型的方法，所述MOSFET包含源区、漏区、位于源区和漏区之间的沟道和栅极，以及位于源区和漏区外侧的STI；包括如下步骤：
S01：选取MOSFET，建立该MOSFET对应的端头电阻辅助测试结构，所述端头电阻辅助测试结构包括辅助STI和位于辅助STI两侧的相同的衬底接触孔；通过变换辅助STI的宽度和长度，并测量两个衬底接触孔之间对应的电阻值，得出端头电阻模型；
S02：建立源漏电阻辅助测试结构，所述源漏电阻辅助测试结构的版图结构和尺寸均与所述MOSFET相同，将源漏电阻辅助测试结构中的所有源区和所有漏区分别短接，并测量源区和衬底引出端之间的电阻Rtot1，测量漏区与衬底引出端之间的电阻Rtot2；其中，Rtot1＝Rend+Rsti+Rsb-eq，Rtot2＝Rend+Rsti+Rdb-eq，Rend表示衬底引出端的端头电阻，Rsti表示STI的寄生电阻，Rsb-eq表示源区至STI边界的等效电阻，Rdb-eq表示漏区至STI边界的等效电阻；
S03：将所述源漏电阻辅助测试结构中含沟道的区域换为等效STI，形成STI辅助测试结构，将STI辅助测试结构中的源漏短接，测量衬底引出端和源漏引出端之间的等效电阻Rtot3，Rtot3＝Rend+Rsti+R1，所述MOSFET中源区至STI边界的等效电阻Rsb-eq＝Rtot1–Rtot3+R1，漏区至STI边界的等效电阻Rdb-eq＝Rtot2–Rtot3+R1；其中，R1为STI辅助测试结构中源漏引出端至STI边界的等效电阻，其阻值可依据端头电阻模型计算得到；
S04：选取不同尺寸的MOSFET，重复上述步骤S01-S03，计算不同尺寸下的源区至STI边界的等效电阻和漏区至STI边界的等效电阻，分别建立源区至STI边界的等效电阻模型，漏区至STI边界的等效电阻模型。
进一步地，所述步骤S01中端头电阻模型的建立方法，具体包括：
S011：对同一辅助STI宽度wsti，设计不同长度，并测试不同长度下两个衬底接触孔之间的电阻，绘制出电阻随长度变化的曲线，该曲线在纵坐标上截距的一半即为辅助STI在该宽度下对应的端头电阻Rend；
S012：变化辅助STI的宽度wsti，重复步骤S011M次，即可得出M个宽度下，辅助STI对应的端头电阻Rend；M为大于1的正整数；
S013：根据M个宽度及对应的端头电阻，建立端头电阻模型Rend＝f(wsti)。
进一步地，所述步骤S03中R1＝f(wsti1)，其中，Wsti1为所述MOSFET中STI的宽度。
进一步地，所述MOSFET中STI为环状STI时，所述wsti1为环状STI的周长。
进一步地，所述端头电阻辅助测试结构中辅助STI为长方体，且高度等于MOSFET中STI的高度。
进一步地，所述步骤S02中将源漏电阻辅助测试结构中的源区和漏区设置为同类型掺杂。
进一步地，所述步骤S02中，当MOSFET为PMOS时，所述源漏电阻辅助测试结构中的源区和漏区为N型掺杂；当MOSFET为NMOS时，所述源漏电阻辅助测试结构中的源区和漏区为P型掺杂。
进一步地，所述步骤S04中依据不同尺寸MOSFET的版图因子与其对应的源区至STI边界的等效电阻建立源区至STI边界的等效电阻模型；
所述步骤S04中依据不同尺寸MOSFET的版图因子与其对应的漏区至STI边界的等效电阻建立漏区至STI边界的等效电阻模型；
进一步地，所述版图因子包括源漏区长度、源漏区宽度、沟道长度、栅极个数。
本发明的有益效果为：本发明提供的建立MOSFET中可伸缩电阻模型的方法，可以得出基于版图因子的可伸缩模型，本发明方法适用于各种版图布局方式，可以方便快捷地计算出版图尺寸对应的源漏区至STI边界的等效电阻。
附图说明
附图1为本发明一种建立MOSFET中可伸缩电阻模型的方法流程图；
附图2为实施例1中步骤S01中选取的MOSFET结构示意图；
附图3为实施例1中端头电阻辅助测试的示意图；
附图4为实施例1中端头电阻辅助测试的俯视图；
附图5为实施例1中源漏电阻辅助测试结构示意图；
附图6为实施例1中STI辅助测试结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
一种建立MOSFET中可伸缩电阻模型的方法，MOSFET包含源区、漏区、位于源区和漏区之间的沟道和栅极，以及位于源区和漏区外侧的STI，其中，栅极和沟道的数量可以为多个，STI为环绕所有源区漏区的环状结构；包括如下步骤：
S01：选取MOSFET，建立该MOSFET对应的端头电阻辅助测试结构，端头电阻辅助测试结构包括辅助STI和位于辅助STI两侧的相同的衬底接触孔；通过变换辅助STI的宽度和长度，并测量两个衬底接触孔之间对应的电阻值，得出端头电阻模型。
其中，如附图3和4所示，端头电阻辅助测试结构中辅助STI优选为长方体，还可以为圆柱状等形状，且辅助STI高度等于MOSFET中STI的高度，本发明中定义：在端头电阻辅助测试结构俯视图中，两个衬底接触孔之间的距离为辅助STI的长度l，垂直于长度方向的STI的距离为辅助STI的宽度w，长方体辅助STI中除了长和宽以外，另外一个维度上的距离为辅助STI的高度，即为附图3中的竖直方向上的高度。端头电阻模型的建立方法，具体包括：
S011：对同一辅助STI宽度wsti，设计不同长度，并测试不同长度下两个衬底接触孔之间的电阻，绘制出电阻随长度变化的曲线，该曲线在纵坐标上截距的一半即为辅助STI在该宽度下对应的端头电阻Rend；
S012：变化辅助STI的宽度wsti，重复步骤S011M次，即可得出M个宽度下，辅助STI对应的端头电阻Rend；M为大于1的正整数；
S013：根据M个宽度及对应的端头电阻，建立端头电阻模型Rend＝f(wsti)。本步骤中选用的衬底接触孔均与MOSFET中衬底接触孔的材质相同，得出的端头电阻模型即为MOSFET中衬底引出端的端头电阻模型。
S02：建立源漏电阻辅助测试结构，源漏电阻辅助测试结构的版图结构和尺寸均与步骤S01中选取的MOSFET相同，将源漏电阻辅助测试结构中的所有源区和所有漏区分别短接，并测量源区和衬底引出端之间的电阻Rtot1，测量漏区与衬底引出端之间的电阻Rtot2；其中，Rtot1＝Rend+Rsti+Rsb-eq，Rtot2＝Rend+Rsti+Rdb-eq，Rend表示衬底引出端的端头电阻，Rsti表示STI的寄生电阻，Rsb-eq表示源区至STI边界的等效电阻，Rdb-eq表示漏区至STI边界的等效电阻；
具体的，为了避免源漏与衬底间PN结隔离的影响，将源漏电阻辅助测试结构中的源区和漏区设置为同类型掺杂。当MOSFET为PMOS时，源漏电阻辅助测试结构中的源区和漏区为N型掺杂；当MOSFET为NMOS时，源漏电阻辅助测试结构中的源区和漏区为P型掺杂，即源漏区掺杂类型和衬底掺杂类型相同。
S03：将源漏电阻辅助测试结构中含沟道的区域换为等效STI，形成STI辅助测试结构，将STI辅助测试结构中的源漏短接，测量衬底引出端和源漏引出端之间的等效电阻Rtot3，Rtot3＝Rend+Rsti+R1，MOSFET中源区至STI边界的等效电阻Rsb-eq＝Rtot1–Rtot3+R1，漏区至STI边界的等效电阻Rdb-eq＝Rtot2–Rtot3+R1；其中，R1为STI辅助测试结构中源漏引出端至STI边界的等效电阻，其阻值可依据端头电阻模型计算得到。
其中，本步骤中R1的阻值需要通过MOSFET中STI对应宽度来计算，结合附图4可知，R1＝f(wsti1)，其中，wsti1为MOSFET中STI的宽度，且该宽度为靠近R1所在方向上，STI与源漏引出端相接触的宽度，即附图4中l。在实际应用中，STI为环状结构，因此，STI与衬底接触孔相接触的宽度和STI与源漏引出端相接触的宽度并不相同，而R1＝f(wsti1)，其中，wsti1为MOSFET中STI与源漏引出端相接触的宽度，该宽度近似等于环状STI的周长，具体可以通过MOSFET的版图尺寸获知。
经过上述步骤S01-S03，即可计算出选定的MOSFET中源区至STI边界的等效电阻Rsb-eq，以及漏区至STI边界的等效电阻。
S04：选取不同尺寸的MOSFET，重复上述步骤S01-S03，计算不同尺寸下的源区至STI边界的等效电阻和漏区至STI边界的等效电阻，通过数据拟合的方式分别建立源区至STI边界的等效电阻模型，漏区至STI边界的等效电阻模型。
具体的，以源漏区长度lsd、沟道长度l、源漏区宽度k、栅个数nr为变量，以上述计算的源区至STI边界的等效电阻为变量，建立源区至STI边界的等效电阻模型Rsb-eq＝g(k,l,lsd,nr)；
以源漏区长度lsd、沟道长度l、源漏区宽度k、栅个数nr为变量，以上述计算的漏区至STI边界的等效电阻为变量，建立漏区至STI边界的等效电阻模型Rdb-eq＝g(k,l,lsd,nr)；
以下结合附图以及实施例1对本发明进行进一步解释：
实施例1
一种建立MOSFET中可伸缩电阻模型的方法，包括如下步骤：
S01：选取其中一个特定尺寸的MOSFET，MOSFET具体为NMOS，具体结构如附图2所示，MOSFET包含源区S、漏区D、位于源区和漏区之间的沟道和栅极，以及位于源区和漏区外侧的STI，其中，栅极和沟道的数量可以为多个，STI为环绕所有源区漏区的环状结构。建立该MOSFET对应的端头电阻辅助测试结构，如附图3所示，端头电阻辅助测试结构包括长方体辅助STI和位于辅助STI两侧的相同的衬底接触孔，其中，如附图4所示，端头电阻辅助测试结构的版图因子包括辅助STI的宽w和长l；建立端头电阻模型，具体方法为：
S011：对同一辅助STI宽度w，设计不同长度，并测试不同长度下两个衬底接触孔之间的电阻，绘制出电阻随长度变化的曲线，该曲线在纵坐标上截距的一半即为辅助STI在该宽度下对应的端头电阻Rend；
S012：变化辅助STI的宽度w，重复步骤S011M次，即可得出M个宽度下，辅助STI对应的端头电阻Rend；M为大于1的正整数；
S013：根据M个宽度及对应的端头电阻，建立端头电阻模型Rend＝f(w)。本步骤中选用的衬底接触孔均与MOSFET中衬底接触孔的材质相同，得出的端头电阻模型即为MOSFET中衬底引出端的端头电阻模型。
S02：如附图5所示，建立源漏电阻辅助测试结构，源漏电阻辅助测试结构的版图结构和尺寸均与步骤S01中选取的MOSFET相同，同时，为了避免源漏与衬底间PN结隔离的影响，将源漏电阻辅助测试结构中的源区和漏区设置为P型掺杂。将源漏电阻辅助测试结构中的所有源区和所有漏区分别短接，并测量源区和衬底引出端之间的电阻Rtot1，测量漏区与衬底引出端之间的电阻Rtot2；其中，Rtot1＝Rend+Rsti+Rsb-eq，Rtot2＝Rend+Rsti+Rdb-eq，Rend表示衬底引出端的端头电阻，Rsti表示STI的寄生电阻，Rsb-eq表示源区至STI边界的等效电阻，Rdb-eq表示漏区至STI边界的等效电阻。
S03：如附图6所示，将源漏电阻辅助测试结构中含沟道的区域换为长方体的等效STI，形成STI辅助测试结构，将STI辅助测试结构中的源漏短接，测量衬底引出端和源漏引出端之间的等效电阻Rtot3，Rtot3＝Rend+Rsti+R1，步骤S01中选取的MOSFET中源区至STI边界的等效电阻Rsb-eq＝Rtot1–Rtot3+R1，漏区至STI边界的等效电阻Rdb-eq＝Rtot2–Rtot3+R1；其中R1为STI辅助测试结构中源漏引出端至STI边界的等效电阻，其阻值可依据端头电阻模型计算得到，具体的，R1＝f(wsti1)，其中，wsti1为MOSFET中STI与源漏引出端相接触的宽度，在附图6中的剖面图中并未显示出来，可以理解为垂直于附图6中纸面方向上STI与源漏引出端(P型掺杂)相接触的距离；等效于附图4中l的距离。该宽度可以通过MOSFET的版图尺寸获知。指的说明的是，附图4端头电阻辅助测试结构为长方体，因此，辅助STI的宽度处处相同，而在附图6中，对应于R1的宽度应该为MOSFET中STI靠近源漏引出端一侧的宽度。
S04：选取不同尺寸的MOSFET，重复上述步骤S01-S03，计算不同尺寸下的源区至STI边界的等效电阻和漏区至STI边界的等效电阻，通过数据拟合的方式分别建立源区至STI边界的等效电阻模型，漏区至STI边界的等效电阻模型。
具体的，以源漏区长度lsd、沟道长度l、源漏区宽度k、栅个数nr为变量，以上述计算的源区至STI边界的等效电阻为变量，建立源区至STI边界的等效电阻模型Rsb-eq＝g(k,l,lsd,nr)；
以源漏区长度lsd、沟道长度l、源漏区宽度k、栅个数nr为变量，以上述计算的漏区至STI边界的等效电阻为变量，建立漏区至STI边界的等效电阻模型Rdb-eq＝g(k,l,lsd,nr)；
本发明提供的建立MOSFET中可伸缩电阻模型的方法，可以得出基于版图因子的可伸缩模型，本发明方法适用于各种版图布局方式，可以方便快捷地计算出版图尺寸对应的源漏区至STI边界的等效电阻。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (8)

1.一种建立MOSFET中可伸缩电阻模型的方法，所述MOSFET包含源区、漏区、位于源区和漏区之间的沟道和栅极，以及位于源区和漏区外侧的STI；其特征在于，包括如下步骤：
S01：选取MOSFET，建立该MOSFET对应的端头电阻辅助测试结构，所述端头电阻辅助测试结构包括辅助STI和位于辅助STI两侧的相同的衬底接触孔；通过变换辅助STI的宽度和长度，并测量两个衬底接触孔之间对应的电阻值，得出端头电阻模型；其中,端头电阻模型的建立方法，具体包括：
S011：对同一辅助STI宽度wsti，设计不同长度，并测试不同长度下两个衬底接触孔之间的电阻，绘制出电阻随长度变化的曲线，该曲线在纵坐标上截距的一半即为辅助STI在该宽度下对应的端头电阻Rend；
S012：变化辅助STI的宽度wsti，重复步骤S011M次，即可得出M个宽度下，辅助STI对应的端头电阻Rend；M为大于1的正整数；
S013：根据M个宽度及对应的端头电阻，建立端头电阻模型Rend＝f(wsti)；
S02：建立源漏电阻辅助测试结构，所述源漏电阻辅助测试结构的版图结构和尺寸均与所述MOSFET相同，将源漏电阻辅助测试结构中的所有源区和所有漏区分别短接，并测量源区和衬底引出端之间的电阻Rtot1，测量漏区与衬底引出端之间的电阻Rtot2；其中，Rtot1＝Rend+Rsti+Rsb-eq，Rtot2＝Rend+Rsti+Rdb-eq，Rend表示衬底引出端的端头电阻，Rsti表示STI的寄生电阻，Rsb-eq表示源区至STI边界的等效电阻，Rdb-eq表示漏区至STI边界的等效电阻；
S03：将所述源漏电阻辅助测试结构中含沟道的区域换为等效STI，形成STI辅助测试结构，将STI辅助测试结构中的源漏短接，测量衬底引出端和源漏引出端之间的等效电阻Rtot3，Rtot3＝Rend+Rsti+R1，所述MOSFET中源区至STI边界的等效电阻Rsb-eq＝Rtot1–Rtot3+R1，漏区至STI边界的等效电阻Rdb-eq＝Rtot2–Rtot3+R1；其中，R1为STI辅助测试结构中源漏引出端至STI边界的等效电阻，其阻值可依据端头电阻模型计算得到；
S04：选取不同尺寸的MOSFET，重复上述步骤S01-S03，计算不同尺寸下的源区至STI边界的等效电阻和漏区至STI边界的等效电阻，分别建立源区至STI边界的等效电阻模型，漏区至STI边界的等效电阻模型。
2.根据权利要求1所述的一种建立MOSFET中可伸缩电阻模型的方法，其特征在于，所述步骤S03中R1＝f(wsti1)，其中，wsti1为所述MOSFET中STI的宽度。
3.根据权利要求2所述的一种建立MOSFET中可伸缩电阻模型的方法，其特征在于，所述MOSFET中STI为环状STI时，所述wsti1为环状STI的周长。
4.根据权利要求1所述的一种建立MOSFET中可伸缩电阻模型的方法，其特征在于，所述端头电阻辅助测试结构中辅助STI为长方体，且高度等于MOSFET中STI的高度。
5.根据权利要求1所述的一种建立MOSFET中可伸缩电阻模型的方法，其特征在于，所述步骤S02中将源漏电阻辅助测试结构中的源区和漏区设置为同类型掺杂。
6.根据权利要求5所述的一种建立MOSFET中可伸缩电阻模型的方法，其特征在于，所述步骤S02中，当MOSFET为PMOS时，所述源漏电阻辅助测试结构中的源区和漏区为N型掺杂；当MOSFET为NMOS时，所述源漏电阻辅助测试结构中的源区和漏区为P型掺杂。
7.根据权利要求1所述的一种建立MOSFET中可伸缩电阻模型的方法，其特征在于，所述步骤S04中依据不同尺寸MOSFET的版图因子与其对应的源区至STI边界的等效电阻建立源区至STI边界的等效电阻模型；
所述步骤S04中依据不同尺寸MOSFET的版图因子与其对应的漏区至STI边界的等效电阻建立漏区至STI边界的等效电阻模型。
8.根据权利要求7所述的一种建立MOSFET中可伸缩电阻模型的方法，其特征在于，所述版图因子包括源漏区长度、源漏区宽度、沟道长度、栅极个数。
CN201911306564.7A 2019-12-18 2019-12-18 一种建立mosfet中可伸缩电阻模型的方法 Active CN111159964B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911306564.7A CN111159964B (zh) 2019-12-18 2019-12-18 一种建立mosfet中可伸缩电阻模型的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911306564.7A CN111159964B (zh) 2019-12-18 2019-12-18 一种建立mosfet中可伸缩电阻模型的方法

Publications (2)

Publication Number Publication Date
CN111159964A CN111159964A (zh) 2020-05-15
CN111159964B true CN111159964B (zh) 2023-09-05

Family

ID=70557602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911306564.7A Active CN111159964B (zh) 2019-12-18 2019-12-18 一种建立mosfet中可伸缩电阻模型的方法

Country Status (1)

Country Link
CN (1) CN111159964B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189235A (ja) * 1993-07-26 2007-07-26 Seiko Epson Corp 薄膜半導体装置及び表示システム
CN101183403A (zh) * 2007-12-13 2008-05-21 上海集成电路研发中心有限公司 四端晶体管衬底电阻网络模型
CN105428271A (zh) * 2015-12-22 2016-03-23 上海集成电路研发中心有限公司 射频mos器件的建模方法及测试结构
CN107679261A (zh) * 2017-08-11 2018-02-09 上海集成电路研发中心有限公司 一种mos器件源漏与衬底间寄生电阻的建模方法
CN107679262A (zh) * 2017-08-11 2018-02-09 上海集成电路研发中心有限公司 一种mos器件衬底外围寄生电阻的建模方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189235A (ja) * 1993-07-26 2007-07-26 Seiko Epson Corp 薄膜半導体装置及び表示システム
CN101183403A (zh) * 2007-12-13 2008-05-21 上海集成电路研发中心有限公司 四端晶体管衬底电阻网络模型
CN105428271A (zh) * 2015-12-22 2016-03-23 上海集成电路研发中心有限公司 射频mos器件的建模方法及测试结构
CN107679261A (zh) * 2017-08-11 2018-02-09 上海集成电路研发中心有限公司 一种mos器件源漏与衬底间寄生电阻的建模方法
CN107679262A (zh) * 2017-08-11 2018-02-09 上海集成电路研发中心有限公司 一种mos器件衬底外围寄生电阻的建模方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
常红 ; 王亚洲 ; 柯导明 ; .短沟道MOSFET源漏寄生电阻的二维半解析模型.固体电子学研究与进展.2018,(04),全文. *

Also Published As

Publication number Publication date
CN111159964A (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
CN107679261B (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
Pekarik et al. A 90nm SiGe BiCMOS technology for mm-wave and high-performance analog applications
US8667440B2 (en) TCAD emulation calibration method of SOI field effect transistor
US9780003B2 (en) Bipolar junction transistor formed on fin structures
TW201426905A (zh) 基極－集極接面電容減量的雙極接面電晶體
CN104377143B (zh) 一种测试mos器件阱电阻的方法
US10790206B2 (en) Testing structure, and fabrication and testing methods thereof
CN113257790A (zh) 漏电测试结构及漏电测试方法
US7071044B1 (en) Method of making a test structure for gate-body current and direct extraction of physical gate length using conventional CMOS
CN104753523B (zh) 带寄生效应的圆形高压场效应管等效电路及仿真方法
CN109449098B (zh) 半导体结构、测试系统、测试方法及半导体结构的制造方法
CN116364714A (zh) 具有集成电流传感器的功率mos器件及其制造方法
CN111159964B (zh) 一种建立mosfet中可伸缩电阻模型的方法
CN102646147A (zh) Mos器件的建模方法
US7132683B1 (en) Dual purpose test structure for gate-body current measurement in PD/SOI and for direct extraction of physical gate length in scaled CMOS technologies
US11437478B2 (en) Semiconductor device, manufacture thereof, and a radiation measurement method
CN107679262B (zh) 一种mos器件衬底外围寄生电阻的建模方法
CN106960802B (zh) 一种半导体静态电流的测试器件及测试方法
CN209434179U (zh) 半导体结构及测试系统
CN103887194A (zh) 并行测试器件
US9812444B2 (en) Fin-type resistor
Lehmann et al. Scalable compact modeling for SiGe HBTs suitable for microwave radar applications
CN209434149U (zh) 半导体结构及测试系统
TWI673619B (zh) 利用具有模擬電路的系統產生動態空乏電晶體的模型
CN108417536B (zh) 半导体结构及其形成方法、工作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant