FR2815415A1 - Verrou sur microplaquette declenche par effet optique pour mesures de temps de circuits integres - Google Patents

Abstract

L'invention concerne un procédé de test de circuit intégré (10). Ses étapes consistent à : agencer un élément photosensible (12) sur une surface principale du circuit intégré (10); coupler cet élément à un élément d'enregistrement (16) sur le circuit intégré; coupler un noeud (18A, 18B,..., 181,.., 18N) de circuit du circuit intégré (10) à l'élément d'enregistrement; diriger un faisceau de lumière pulsée vers l'élément photosensible (12); et enregistrer un état électrique du noeud de circuit dans l'élément d'enregistrement (16) en réponse au faisceau de lumière pulsé. Le procédé peut comprendre en outre les étapes consistant à : agencer de même un deuxième élément photosensible et un deuxième élément d'enregistrement sur le circuit intégré (10); traiter un deuxième noeud de circuit comme le premier grâce à ceux-ci; et déterminer une relation temporelle fixe entre les faisceaux lumineux et l'état électrique des noeuds du circuit. L'invention concerne aussi un circuit de détection d'un état électrique d'un noeud et un appareil de mesure d'états électriques d'un circuit intégré, incluant des relations temporelles entre les états électriques.

Description

<Desc/Clms Page number 1>

La présente invention concerne des tests de circuits intégrés, en particulier des mesures de transitions de tension sur des noeuds internes de circuits intégrés.

Des mesures de transitions sur des noeuds de circuits intégrés sont nécessaires pendant le développement et le test de circuits intégrés, ou CI, complexes. Dans certains cas, des sondes mécaniques et des sondes à faisceaux, c'est-à-dire à faisceaux électroniques, peuvent fournir l'information requise. Mais tout accès de sondes mécaniques ou de faisceaux au côté frontal, c'est-à-dire au côté des connexions métalliques du circuit intégré, est bloqué dans le cas de la technologie de conditionnement à pastilles à protubérances, souvent appelée aussi flip-chip selon le bref terme anglo-saxon.

Il est connu d'utiliser un faisceau lumineux pour mesurer une tension à un noeud de circuit interne dans un circuit intégré classique à conditionnement flipchip. Un exemple de noeud de circuit est une borne de sortie ou d'entrée d'une porte logique, mais ce peut être un point quelconque sur une connexion électrique dans le circuit sur le circuit intégré. Un exemple d'un système classique de mesure d'une tension de circuit à un noeud interne de circuit sur un circuit intégré en utilisant un effet lumineux est le système IDS2000 fabriqué par Schlumberger Limited et décrit dans le brevet des Etats Unis 5 905 577. Ce faisceau lumineux est focalisé sur un élément de circuit comme une diode, c'est-à-dire une jonction PN, du circuit intégré, où les mesures sont souhaitées. La diode est connectée électriquement au noeud du circuit. En même temps, le circuit intégré est excité classiquement en appliquant, à ses bornes d'entrée, des signaux électriques sous forme d'instructions qui définissent des configurations de test. En réponse aux

<Desc/Clms Page number 2>

configurations de test, ou vecteurs, appliqués, des transitions de tension s'effectuent au noeud du circuit qui n'est qu'un point d'une connexion électrique à l'élément de circuit. La lumière réfléchie par l'élément de circuit est modulée par des modifications de l'état électrique du noeud de circuit, en réponse aux configurations de test. La lumière réfléchie fournit donc une mesure de transitions de tension, c'est-à-dire de signaux, au noeud de circuit.

Ce procédé souffre de certains inconvénients. En premier lieu, la modulation du faisceau réfléchi est très faible et il faut utiliser des techniques de calcul de moyenne pour obtenir des formes d'ondes de mesures à bruit faible. En deuxième lieu, on s'attend que cette modulation deviendra de plus en plus faible au fur et à mesure que les dimensions des particularités, c'est-à-dire des transistors, des dispositifs semi-conducteurs diminueront sur les circuits intégrés. En troisième lieu, de nombreux problèmes de circuits sont intermittents, par exemple dans des circuits logiques, de sorte qu'un calcul de moyenne pour un test produit des résultats faux à moins que l'activité du circuit intégré ne soit exactement répétée pour chaque cycle de configuration de test.

Un accès électrique à de tels noeuds internes de circuits est possible en réalisant un circuit sur microplaquette appelé une chaîne d'exploration. Ce procédé de test modifie les bascules, classiques par ailleurs, utilisées dans le circuit intégré en réalisant un sélecteur de données à deux entrées à la borne d'entrée D de chaque bascule. Le signal de commande du sélecteur d'entrée pour toutes les bascules est un signal commun appelé signal Validation d'Exploration, ou Scan Enable selon le terme anglosaxon. Lorsque le signal Validation d'Exploration est

<Desc/Clms Page number 3>

dans l'état logique bas, le sélecteur de données est réglé pour un fonctionnement normal de circuit intégré. Mais la borne de sortie Q de chaque bascule est couplée à l'entrée normalement inutilisée du sélecteur de données d'une autre bascule. Lorsque le signal Validation d'Exploration est dans l'état logique haut, ce trajet est validé, en formant une structure de registre à décalage continu à partir de toutes les bascules modifiées et connectées. Par conséquent, des données sérielles qui représentent un état logique arbitraire peuvent être chargées dans le registre à décalage à partir de l'une des broches d'entrée du circuit intégré lorsque Validation d'Exploration est haut et le fonctionnement normal du circuit intégré peut être lancé à partir de cet état interne arbitraire en commutant Validation d'Exploration à bas. De plus, à un instant quelconque du fonctionnement normal du circuit intégré, Validation d'Exploration peut être passé à un état logique haut, ce qui entre en verrou dans le registre à décalage l'état logique de tous les noeuds internes.

Le contenu du registre à décalage peut ensuite être sorti par signal d'horloge vers une borne de sortie pour analyse. Pour une description détaillée de procédés de tests d'exploration, il y a lieu de se référer à l'ouvrage"Design For Test For Digital IC's And Embedded Core Systems", de Alfred L. Crouch, c'est-à-dire Structure de test pour circuits intégrés numériques et systèmes à noyau incorporé, Prentice Hall, 1999.

Mais les chaînes d'exploration ne peuvent pas fonctionner à pleine vitesse de fonctionnement du dispositif. Par conséquent, tous les défauts peuvent être localisés à toutes les vitesses basses, mais il peut être impossible d'isoler, en temps et en position, des défauts qui n'apparaissent qu'à haute

<Desc/Clms Page number 4>

vitesse. Entrer en verrou la chaîne d'exploration peut être effectué lorsque le dispositif en cours de test (DUT selon les initiales du terme anglo-saxon device under test qui désigne le circuit intégré en cours de test) fonctionne à pleine vitesse d'horloge, en obtenant ainsi un"instantané"des noeuds internes du circuit intégré à un instant donné. Mais il est difficile de répartir simultanément à la chaîne d'exploration l'impulsion d'horloge de verrouillage, ou au moins de répartir l'impulsion de signal d'horloge de verrouillage, à l'intérieur d'une petite fraction de la période de signal d'horloge du dispositif. Pour cette raison, les données obtenues de cette manière sont suspectes. La relation temporelle sur microplaquette entre des transitions de tension sur deux noeuds n'est pas représentée exactement dans les données obtenues de cette manière. Ce problème de répartition décalée de l'impulsion de verrouillage empire au fur et à mesure que le nombre de circuits actifs obtenus dans un dispositif en cours de test ou DUT augmente.

C'est donc un premier but de la présente invention que d'atteindre, à l'intérieur d'un dispositif en cours de test, une capacité de mise en verrou de diagnostic de haute exactitude de synchronisation afin d'obtenir des mesures fiables de défauts qui se produisent à haute vitesse et aussi de défauts intermittents.

C'est un deuxième but de la présente invention que de réaliser un verrouillage selon une haute exactitude de synchronisation à tout emplacement d'un dispositif en cours de test et de réaliser simultanément à deux noeuds ou davantage un verrouillage selon une haute exactitude de synchronisation.

<Desc/Clms Page number 5>

C'est un troisième but de la présente invention que de réaliser un verrouillage selon une haute exactitude de synchronisation selon un retard prédéterminé et réglé.

Ces buts sont atteints par un procédé et un appareil qui remédient donc aux insuffisances de l'art antérieur et qui ne sont ni invasifs ni destructifs du circuit intégré en cours de test et qui n'affectent pas le fonctionnement normal du circuit intégré.

On va d'abord décrire l'invention en termes généraux, avant d'exposer de façon détaillée ses aspects et certaines de ses modalités particulièrement avantageuses.

La présente invention concerne le plus directement les tests, par exemple de circuits intégrés conditionnés sous forme de microplaquettes à protubérances ou flip-chip et aussi des circuits intégrés conditionnés de façon classique avec accès au côté arrière de la microplaquette de circuit intégré, la microplaquette étant définie comme le substrat de semi-conducteur sans ces conducteurs, sans puits thermiques et sans conditionnement. Chaque circuit intégré à tester en utilisant le procédé et l'appareil de la présente invention inclut de fabrication, sur la microplaquette, des dispositifs sensibles à la lumière, comme des diodes. Les dispositifs sensibles à la lumière sont couplés chacun à une ou plusieurs bascules de type D, formées sur la microplaquette elle-même, appelées simplement bascules dans ce qui suit, ou à des éléments d'enregistrement similaires.

Chaque noeud de circuit dont l'état électrique doit être connu est aussi couplé à l'une des bascules. Le dispositif en cours de test est préparé pour les tests en ouvrant le conditionnement, ce qui expose le côté arrière de la microplaquette, sans perturber son fonctionnement électrique. Le côté arrière est le côté

<Desc/Clms Page number 6>

opposé à la surface principale sur laquelle les transistors sont formés. Dans le cas d'un conditionnement du type flip-chip, le côté arrière est le côté opposé à la surface sur laquelle l'attache entre la microplaquette et le substrat est formée. La surface de microplaquette exposée peut être amincie, polie et pourvue d'un revêtement anti-réflexion pour améliorer la transmission optique. Selon un mode de réalisation, des dispositifs sensibles à la lumière, par exemple des photodiodes, sont espacés du reste du circuit intégré et sont espacées aussi l'une de l'autre, de sorte qu'un éclairage laser qui y est incident peut y être focalisé sans exiger une extrême exactitude en termes d'emplacement.

Une microplaquette conditionnée pour permettre un accès optique à la surface frontale pourrait aussi être testée par le procédé décrit, si le trajet optique de l'élément sensible à la lumière est libre d'obstructions opaques comme des lignes métalliques et des plans d'alimentation. Une description détaillée de technologies pertinentes de montage de microplaquettes est exposée dans l'ouvrage"Low Cost Flip Chip Technologies"de John H. Lau, c'est-à-dire "Technologies flip-chip économiques"McGraw Hill 2000.

Le dispositif en cours de test préparé de la manière décrite ci-dessus est excité, c'est-à-dire testé classiquement par un programme de test engendré par informatique, ou en d'autres termes engendré par ordinateur, mis en oeuvre sur un appareil de test de circuits intégrés en appliquant une configuration de test aux bornes, ou broches, d'entrées de signaux du dispositif en cours de test. Tandis que la configuration de test est mise en oeuvre, une impulsion lumineuse est dirigée vers l'optique classique de guidage et de focalisation de faisceau dans l'appareil de test à travers la surface exposée

<Desc/Clms Page number 7>

du côté arrière de la microplaquette du dispositif en cours de test vers un ou plusieurs dispositifs sensibles à la lumière formés sur la microplaquette.

En réponse, chacun de ces dispositifs sensibles à la lumière engendre une impulsion électrique. Cette impulsion électrique est utilisée comme impulsion de signal d'horloge pour verrouiller dans la bascule associée formée sur la microplaquette l'état logique du noeud de circuit associé à l'instant de l'impulsion de signal d'horloge. L'état logique du noeud de circuit à l'instant de l'impulsion de signal d'horloge est ainsi enregistré dans la bascule, et peut être lu ultérieurement. La lecture peut être effectuée en établissant une connexion directe entre chaque borne de sortie de bascule et l'une des broches du dispositif en cours de test. Un autre procédé de lecture consiste à utiliser une chaîne classique d'exploration. Dans ce cas, les bornes de sortie des bascules sont traitées comme des noeuds additionnels dont l'état peut être lu en série en utilisant des additions à la chaîne d'exploration du dispositif en cours de test. Le compte de broches du dispositif en cours de test n'est pas accru.

Lorsque les données de chacune de ces bascules ont été lues et ont été enregistrées dans un équipement classique d'analyse de données associé à l'appareil de test, le cycle est répété. Le cycle de mise en oeuvre de la configuration de test, d'échantillonnage et d'enregistrement peut être répété de nombreuses fois en attribuant des valeurs différentes au temps d'échantillonnage à chaque répétition. Les résultats enregistrés représentent la modification de l'état logique du noeud testé pendant ces périodes. L'impulsion lumineuse peut être dirigée vers des dispositifs sensibles à la lumière à des emplacements séparés du dispositif en cours de test,

<Desc/Clms Page number 8>

sans modification appréciable de son instant d'arrivée à ces divers emplacements. Il est donc possible d'obtenir des données logiques de noeuds de circuit largement séparés tout en garantissant que les relations temporelles enregistrées sont une représentation très exacte de l'activité électrique réelle sur la microplaquette.

On va maintenant décrire de façon plus spécifique les aspects de l'invention et certaines modalités préférée correspondantes.

Selon un premier aspect, l'invention fournit un procédé de test de circuit intégré caractérisé en ce qu'il comprend les étapes consistant à : agencer un élément photosensible sur une surface principale du circuit intégré ; coupler l'élément photosensible à un élément d'enregistrement sur le circuit intégré ; coupler un noeud de circuit du circuit intégré à l'élément d'enregistrement ; diriger un faisceau de lumière pulsée vers l'élément photosensible ; et enregistrer un état électrique du noeud de circuit dans l'élément d'enregistrement en réponse au faisceau de lumière pulsé.

Le procédé peut comprendre en outre les étapes consistant à : agencer un deuxième élément photosensible sur une surface principale du circuit intégré ; coupler le deuxième élément photosensible à un deuxième élément d'enregistrement sur le circuit intégré ; coupler un deuxième noeud de circuit du circuit intégré au deuxième élément d'enregistrement ; diriger un deuxième faisceau de lumière pulsée vers le deuxième élément photosensible ;

<Desc/Clms Page number 9>

enregistrer un état électrique du deuxième noeud de circuit dans le deuxième élément d'enregistrement en réponse au faisceau de lumière pulsée ; et déterminer une relation temporelle fixe entre les faisceaux de lumière pulsée et l'état électrique des noeuds du circuit.

On peut alors prévoir que les deux éléments d'enregistrement soient rythmés par les éléments photosensibles respectifs à peu près en même temps, et/ou que l'élément d'enregistrement soit une bascule, et/ou que le procédé comprenne en outre l'étape consistant à : transférer vers l'extérieur du circuit intégré l'état électrique enregistré du noeud de circuit.

L'élément photosensible peut être couplé à une borne de signal d'horloge à l'élément d'enregistrement et, dans ce cas, le procédé peut en particulier comprendre l'étape consistant à configurer un signal transmis par l'élément photosensible à l'élément d'enregistrement, une hystérésis pouvant notamment être introduite pendant l'étape de configuration.

Le procédé peut comprendre en outre l'étape consistant à transférer à une chaîne d'exploration l'état électrique mémorisé du noeud de circuit.

Le procédé peut comprendre en outre les étapes consistant à : agencer un sélecteur de données ; coupler au sélecteur de données une série de noeuds de circuits du circuit intégré ; coupler le sélecteur de données à l'élément d'enregistrement ;

<Desc/Clms Page number 10>

enregistrer dans l'élément d'enregistrement l'état électrique du noeud de circuit sélectionné.

Le procédé peut comprendre en outre les étapes consistant à : agencer un seuil haut et un seuil bas pour détecter l'état électrique du noeud de circuit ; sélectionner en alternance le seuil haut et le seuil bas pour détecter l'état électrique du noeud de circuit ; et enregistrer l'état électrique détecté dans l'élément d'enregistrement.

Le procédé peut comprendre en outre l'étape consistant à : déterminer une relation temporelle entre le faisceau de lumière pulsée et l'état électrique enregistré.

L'élément photosensible peut être une jonction PN dans le substrat de circuit intégré.

Selon un deuxième aspect, l'invention réalise un circuit de détection d'un état électrique d'un noeud de circuit d'un circuit intégré, le circuit intégré étant formé sur une surface principale du substrat, le circuit étant sur le substrat, caractérisé en ce qu'il comprend : un élément d'enregistrement ; un élément photosensible, une borne de sortie de l'élément photosensible étant couplée à l'élément d'enregistrement ; et au moins un noeud de circuit du circuit intégré, le noeud de circuit étant couplé à l'élément d'enregistrement.

On peut prévoir que la surface du substrat opposée à la surface principale transmette la lumière qui y est incidente et que la lumière incidente passe de la surface opposée à travers le substrat vers l'élément photosensible.

<Desc/Clms Page number 11>

Le circuit peut comprendre en outre : un élément déclencheur couplé à l'élément d'enregistrement et à l'élément photosensible, et/ou. un sélecteur de données couplé à au moins un noeud de circuit et à l'élément d'enregistrement.

L'élément photosensible peut être une jonction PN dans le substrat.

Selon un troisième aspect, l'invention réalise un appareil de mesure d'états électriques d'un circuit intégré, incluant des relations temporelles entre les états électriques, caractérisé en ce qu'il comprend : un générateur de séquence de test couplé électriquement au circuit intégré, le générateur de séquence de test engendrant une configuration de test et un signal déclencheur à un instant sélectionné de la configuration de test ; un générateur de retard couplé au générateur de séquence de test et recevant le signal déclencheur et produisant une impulsion lumineuse dirigée vers le circuit intégré en réponse au signal déclencheur ; un circuit de mesure de retard couplé au générateur de retard ; et un microscope qui inclut un diviseur de faisceaux, le diviseur étant couplé optiquement pour recevoir l'impulsion lumineuse d'une façon telle qu'une partie de l'impulsion lumineuse sortant du diviseur est couplée au circuit de mesure de retard, ce qui établit une relation temporelle précise entre le déclencheur et l'impulsion lumineuse.

Les buts, particularités et avantages de la présente invention exposés ci-dessus, ainsi que d'autres, ressortiront davantage à la lecture de la description qui suit de modes de réalisation préférés de l'invention, en conjonction avec les dessins annexés dans lesquels :

<Desc/Clms Page number 12>

la Fig. 1 est un schéma fonctionnel de circuit d'un dispositif en cours de test conforme à la présente invention ; la Fig. 2 est un tableau de synchronisation qui représente les relations temporelles entre les divers signaux de la Fig. 1 ; la Fig. 3 est un schéma fonctionnel d'une partie du dispositif en cours de test qui représente des connexions entre les éléments représentés à la Fig. 1 et une chaîne d'exploration ; la Fig. 4 est un schéma fonctionnel d'une partie du dispositif en cours de test qui illustre des éléments représentés à la Fig. 1 et une chaîne d'exploration ; la Fig. 5A est un graphe d'un signal logique sans instabilité ; la Fig. SB est un graphe d'un signal logique qui présente une instabilité ; la Fig. 5C est un graphe d'un signal logique qui représente un défaut intermittent ; la Fig. 5D est un schéma fonctionnel d'un circuit de détection d'un niveau logique entre un seuil haut et un seuil bas ; la Fig. 5E est un tableau de synchronisation qui illustre le fonctionnement du circuit de la Fig. 5D ; la Fig. 5F est un schéma fonctionnel d'un circuit qui permet un échantillonnage à haute vitesse ; la Fig. 6 est un graphe qui représente comment l'absorption de la lumière dans le silicium varie en fonction de la longueur d'onde de la lumière ; la Fig. 7 est un graphe qui représente comment une charge lumineuse varie dans une région

d'absorption d'une épaisseur de 1 pm sous un substrat de silicium d'une épaisseur de 100 m pour une longueur d'onde voisine de 1 m ;

<Desc/Clms Page number 13>

la Fig. 8A représente un circuit de commutation de lumière ; la Fig. 8B est un graphe de caractéristique de courant continu de l'inverseur représenté à la Fig.

8A ; la Fig. 8C représente un circuit de commutation de lumière à hystérésis ; la Fig. 8p représente un circuit entièrement CMOS de commutation de lumière à hystérésis ; la Fig. 8E est un graphe qui représente la caractéristique en courant continu de l'inverseur représenté aux Fig. 8C et 8D ; la Fig. 9 illustre un appareil de test autonome pour les éléments de la Fig. 1 ; et la Fig. 10 illustre un appareil de test pour tester le dispositif en cours de test.

La présente invention est connexe à une demande de brevet des Etats Unis également en attente cédée en commun, intitulée "Optical Coupling for Testing Integrated Circuits", c'est-à-dire Couplage optique pour tests de circuits intégrés, inventée par Kenneth R. Wilsher, numéro de série :, déposée le sous la référence de bordereau de mandataire nO M-8666 qui est incorporée ici par référence dans sa totalité.

La présente description concerne un procédé et un appareil de circuits intégrés. La Fig. 1 illustre sous forme de schéma fonctionnel les éléments d'une, petite partie d'un circuit pertinent du dispositif en cours de test qui consiste en un circuit intégré. Plusieurs dispositifs, ou éléments, sensibles à la lumière 12, dont un seul est représenté ici sont présents sur la surface principale du dispositif en cours de test 10. Il faut comprendre que le dispositif en cours de test 10 est typiquement un circuit intégré conditionné sous forme de flip-chip ou un circuit intégré à

<Desc/Clms Page number 14>

conditionnement classique permettant un accès optique aux éléments sensibles à la lumière comme décrit précédemment ; il s'agit par exemple d'un microprocesseur, d'une microplaquette de mémoire d'une microplaquette logique, etc., et le circuit classique qui y est présent n'est pas illustré. De plus, le circuit de la Fig. 1 est couplé électriquement à un noeud de circuit, appelé simplement"noeud"dans ce qui suit, de ce circuit classique et est répliqué de nombreuses fois sur un dispositif en cours de test unique 10. Selon la présente invention, chaque élément 12 sensible à la lumière est couplé électriquement à la borne d'entrée d'un déclencheur de Schmitt 14. Le déclencheur 14 présente de façon inhérente une hystérésis pour éviter des transitions multiples de son signal de sortie dues à un temps de descente éventuellement très lent du signal d'entrée : la Fig.

8C illustre entre autres un exemple de mode de réalisation du déclencheur 14 qui inclut un inverseur 819 et une résistance 817, d'où résulte l'hystérésis.

La borne de sortie du déclencheur 14 de la Fig. 1 est couplée à la borne d'entrée de signal d'horloge de la bascule 16. La bascule 16 reçoit aussi à sa borne d'entrée D un signal d'entrée provenant d'un circuit logique 18 du circuit classique du circuit intégré, qui est ici représenté à titre d'exemple sous forme de porte ET. La borne de sortie Q de la bascule 16 est couplée à la ligne 35 à un dispositif de sortie.

Lorsque plusieurs circuits logiques 18 d'un dispositif en cours de test 10 doivent être testés, des circuits semblables à la Fig. 1, en nombre égal, sont répliqués sur le DUT 10.

Un test typique est décrit ci-dessous en référence à un noeud de circuit logique ; il faut comprendre que le même processus peut être utilisé pour chaque noeud lorsque plusieurs noeuds de circuits

<Desc/Clms Page number 15>

doivent être testés. Une source lumineuse 22 qui fait partie de l'appareil de test engendre une impulsion lumineuse 24 et la focalise sur l'élément 12 sensible à la lumière à travers le côté arrière du DUT 10 qui a été préparé de la manière décrite ci-dessus. Rappelons qu'un élément 12 sensible à la lumière est fabriqué en tant que partie du circuit du DUT 10. En réponse à l'impulsion lumineuse incidente 24, l'élément 12 sensible à la lumière engendre une impulsion électrique sur la ligne 26. La ligne 26 est couplée à la borne d'entrée du déclencheur 14. Le déclencheur 14 intervient aussi comme amplificateur et comme circuit de configuration et envoie un signal de sortie logique comme impulsion de signal d'horloge sur sa ligne 28 de borne de sortie qui est couplée à la bascule 16. La borne d'entrée D de la bascule 16 est couplée à la borne de sortie du circuit logique 18 par l'intermédiaire de la ligne 32. Le circuit logique 18 envoie un signal sur la ligne 32 en réponse à une configuration de test appliquée aux bornes d'entrée du DUT 10. La bascule 10 consiste en un étage maître, ou bascule maître, et un étage asservi ou bascule asservie. La bascule 16 règle l'état de sa bascule maître interne lorsque l'impulsion de signal d'horloge est basse et transfère, lors du bord montant du signal d'horloge, l'état de la bascule maître interne à la bascule asservie interne. Par conséquent, le signal sur la ligne de sortie 32 du circuit logique, 18 est échantillonné à un instant Tl, l'instant où l'impulsion lumineuse 24 frappe l'élément 12 sensible à la lumière, et ce signal est enregistré dans la bascule asservie. Le signal de sortie du circuit logique 18 est échantillonné à l'instant Tl et est enregistré indéfiniment dans la bascule asservie. La relation temporelle entre l'impulsion lumineuse et l'état du circuit logique 18 est exposée de façon plus

<Desc/Clms Page number 16>

détaillée ci-dessus. L'état de la bascule asservie est disponible sur la ligne 35 pour transmission à une broche de sortie du DUT 10 pour traitement ultérieur, par l'intermédiaire d'un arbre de multiplexeur, ou par l'intermédiaire d'une chaîne d'exploration non représentée.

La performance de la bascule 16 est affectée par l'intervalle de temps entre la modification d'entrée de données à la bascule asservie et le bord montant de l'impulsion de signal d'horloge. Pour une performance normale de bascule 16, un temps d'établissement de données et un temps de maintien de données sont spécifiés. Le temps d'établissement et le temps de maintien sont violés lorsque l'impulsion lumineuse engendrée 28 est balayée sur les transitions logiques de la forme d'onde de sortie de la ligne 32 appliquée à la borne d'entrée D de la bascule 16, en provoquant un temps excessivement long de stabilisation de bascule. Cette"métastabilité"a été étudiée : voir le document Accuracy Requirements in At-Speed Testing, c'est-à-dire Exigences d'exactitude dans des tests de vitesse At, de West, B., International Test Conference Proceedings 780 (1999) (IEEE catalogue numéro 99CH37034), incorporé ici dans sa totalité, qui indique qu'une valeur stable de sortie de bascule est atteinte en quelques nanosecondes. West a également trouvé qu'explorer le temps d'impulsion de signal d'horloge pendant le temps de transition de données permet, pour une logique CL, de déterminer la position temporelle de la modification de données à la borne de sortie D selon une résolution très élevée, d'un ordre inférieur à la picoseconde, et selon une reproductivité très élevée, en utilisant comme indicateur l'état de sortie final de la bascule. Pour mettre en pratique le présent procédé, les positions temporelles de modifications de données sont

<Desc/Clms Page number 17>

déterminées, selon un mode de réalisation, à une résolution de moins d'une nanoseconde selon une très haute reproductibilité en utilisant une bascule.

La Fig. 2 est un tableau de synchronisation pour certains noeuds spécifiés du circuit de la Fig. 1. La forme d'onde A de la Fig. 2 représente une impulsion 24 (échelle verticale pour l'amplitude de signaux, échelle horizontale pour le temps). La forme d'onde B représente l'impulsion lumineuse de la sortie sur la ligne 26, envoyée par l'élément 12 sensible à la lumière en réponse à l'impulsion lumineuse 24. Le signal C de forme d'onde représente le signal de sortie du déclencheur 14 sur la ligne 28 en réponse à l'impulsion électrique 26. La forme d'onde D représente la sortie du signal du circuit logique 18 sur la ligne 32 en réponse à la configuration de test appliquée au DUT 10. La forme d'onde E représente le signal de sortie sur la ligne 35 de la bascule 16, c'est-à-dire l'état de la bascule asservie dans le domaine des temps. La forme d'onde B représente le bord montant de l'impulsion électrique en cours de génération par le bord montant du signal lumineux, mais le bord arrière de l'impulsion lumineuse peut également être utilisé s'il peut être défini de façon suffisamment nette. On notera que le niveau logique de E avant l'instant Tl est en fait indéterminé, mais est représenté ici comme étant nul.

La Fig. 3 est un schéma fonctionnel d'une partie du DUT 10 qui représente un exemple de connexion entre les éléments représentés à la Fig. 1 et une chaîne d'exploration. La logique 40 inclut plusieurs circuits logiques 18 à échantillonner. Chaque circuit logique, 18A,.... 18B,..., 181,..., 18N est couplé par une bascule associée 16A,..., 161,..., 16N. L'élément 12 sensible à la lumière est couplé au déclencheur 14, et le signal de sortie logique sur la ligne 28 du

<Desc/Clms Page number 18>

déclencheur 14 est couplé aux bornes d'entrée de signal d'horloge des bascules 16A,..., 161,..., 16N. Par conséquent, une impulsion lumineuse incidente unique 24 pourrait engendrer sur la ligne 28 un signal de sortie logique qui est utilisé comme impulsion de verrouillage pour un verrou à bits multiples, ce qui permet un enregistrement simultané de l'état de bascules 16A,..., 16N d'un bus d'adresses ou d'un bus de données. Les signaux de sortie des bascules 16A, ..., 161,..., 16N sont entrés en sans dans la chaîne d'exploration du type décrit ci-dessus qui inclut des registres multiplexés ou bascules 42A,..., 421,..., 42N. Plusieurs bascules 16A,..., 161,..., 16N peuvent être situées dans tout le DUT 10 comme représenté à la Fig. 4.

La Fig. 4 représente schématiquement un autre mode de réalisation dans lequel le DUT 10 inclut une chaîne d'exploration qui comprend des éléments 41A,

..., 411,..., 41N, et plusieurs éléments 12A,..., 121,..., 12N sensibles à la lumière couplés respectivement à des bascules 16A,..., 161,..., 16N. Les éléments 12A,..., 121,..., 12N sensibles à la lumière peuvent être physiquement séparés sur le DUT 10. L'impulsion lumineuse 24 de la Fig. 1 est focalisée sur les éléments sensibles à lumière, ce qui provoque un enregistrement du signal de sortie de chaque circuit logique, comme décrit précédemment. Ces données provenant de différents circuits logiques 18A, ..., 181,.., 18N présentent des relations temporelles exactes par rapport à l'impulsion lumineuse 24. En utilisant plusieurs impulsions lumineuses et en les dirigeant simultanément ou selon un délai réglé vers des éléments 12A,..., 121,..., 12N respectivement sensibles à la lumière, des signaux de sortie des circuits logiques 18A,..., 181,..., 18N peuvent être enregistrés simultanément ou en étant séparés par un

<Desc/Clms Page number 19>

temps réglé, et une corrélation entre eux peut être exécutée.

En échantillonnant la sortie du circuit logique 181 du DUT 10 dans la plage de temps concernée, des instabilités d'état logique peuvent être mesurées. La Fig. SA représente un tracé de l'état logique du circuit logique 181 qui ne présente aucune instabilité. La Fig. SB représente un tracé de l'état logique du circuit logique 181 qui présente une instabilité pendant un laps de temps. La Fig. SC représente un tracé de l'état logique du circuit logique 181 dans lequel chaque point de données enregistré pour le noeud sondé est étiqueté selon un indicateur succès/échec et les données sont affichées de façon à distinguer la condition d'échec sur le noeud en marquant les échantillons logiques affichés. La Fig. SC représente des données obtenues au cours de nombreux cycles de test où le résultat de test du DUT était en échec par intermittence.

La Fig. SD représente un mode de réalisation de circuit de détection d'un niveau logique incorrect, qui est incorporé sur le DUT 10 en plus du circuit représenté à la Fig. 1. Un signal engendré par l'impulsion lumineuse incidente 24 est utilisée pour rythmer des bascules 161 et 171. La bascule 161 fonctionne de la manière décrite située en référence à la Fig. 1 et échantillonne l'état logique du signal de sortie du sélecteur 21 de données à l'instant de l'impulsion lumineuse 24. Le noeud logique 181 est couplé aux bornes d'entrée de portes logiques 19A et 19B, parmi lesquelles la porte 19A comporte un seuil logique haut et la porte 19B un seuil logique bas. Les bornes de sortie des portes 19A et 19B sont couplées au sélecteur 21 de données. Le sélecteur 21 de données sélectionne le niveau haut ou le niveau bas en fonction du signal de sélection de la bascule 171. Le

<Desc/Clms Page number 20>

signal de sélection de la bascule 171 modifie son état de haut à bas ou de bas à haut à chaque impulsion lumineuse 24. Par conséquent, le seuil haut et le seuil bas sont utilisés en alternance par le sélecteur 21 de données pour détecter l'état du noeud logique 181. Le signal de sortie Q de la bascule 171 est transmis à l'appareil d'analyse en tant que drapeau de seuil en fournissant ainsi une information quant au seuil qui a été utilisé lorsqu'un état particulier du noeud logique 181 a été enregistré.

Des formes d'ondes représentées à la Fig. 5E indiquent comment un état logique de niveau haut incorrect au noeud 181 est détecté. La transition logique est un succès pour le seuil de la porte 19B mais un échec pour le seuil de la porte 19A. Les temps de montée ou de descente de transitions logiques complètes de tension sur le noeud 181 peuvent aussi être estimés en soustrayant les temps enregistrés lorsque l'état logique du noeud 181 est passé par les points de seuils haut et bas.

Lorsque la configuration de test du DUT est longue, il serait avantageux de pouvoir échantillonner une logique concernée plusieurs fois pendant un cycle de la configuration, puisque ceci réduit le temps total nécessaire pour établir une forme d'onde logique du noeud. Il serait par exemple avantageux de détecter de nombreux échantillons d'un noeud logique dans un laps de temps, par exemple, de 100 ns ou. moins, pendant un cycle d'une configuration de test dont la durée est supérieure à quelques microsecondes. Le temps de récupération de l'élément sensible à la lumière, qui convertit les impulsions lumineuses incidentes en impulsions d'échantillonnage logique, est généralement long, de nombreuses nanosecondes pendant lesquelles il ne peut pas répondre à une autre impulsion lumineuse.

<Desc/Clms Page number 21>

La Fig. 5F représente un circuit qui remédie à cette limitation, de sorte que les échantillons peuvent être pris aussi rapidement que la vitesse de la logique du circuit intégré le permet. La source lumineuse 22 engendre une impulsion lumineuse 24 et la focalise sur l'élément 12 sensible à la lumière dont la borne de sortie est connectée à un déclencheur de Schmitt 14 comme décrit précédemment. L'impulsion de sortie du déclencheur 14 est connectée à la borne d'entrée du signal d'horloge de la bascule 100, de sorte que l'impulsion lumineuse 24 amène le signal de sortie Q de la bascule 100 à passer à un état logique haut, ce qui lance l'oscillateur annulaire 110 commandé par portes. Le temps de retard de l'oscillateur annulaire 110 est choisi, par le nombre d'étages de l'anneau, de façon que la période d'oscillation soit élevée mais nettement à l'intérieur de la spécification de fréquence de signal d'horloge du DUT. Dans un DUT qui peut fonctionner à une cadence de signal d'horloge de 1 GHz, la fréquence d'oscillation serait par exemple choisie égale à 500 MHz ou moins. Lorsque l'oscillateur 110 commandé par portes est lancé, les impulsions de signal d'horloge qu'il engendre sont transmises par l'intermédiaire du tampon 120 aux entrées de signal d'horloge d'un circuit diviseur 125, représenté ici sous forme de diviseur par 16, et d'au moins un registre à décalage 130. De plus, lorsque la bascule 100 : lance l'oscillateur 110, une restauration est enlevée du diviseur 125. Le diviseur 125 compte, dans cet exemple, 16 impulsions de signal d'horloge avant d'engendrer un compte 132 de borne, ce nombre d'impulsions n'étant exposé qu'à titre d'illustration et le nombre réel pouvant être plus grand ou plus petit. Le compte 132 de borne est appliqué à la borne de restauration de la bascule 100 en restaurant donc

<Desc/Clms Page number 22>

la bascule 100 et en arrêtant l'oscillateur 110 lorsqu'il a engendré 16 impulsions de signal d'horloge. L'oscillateur commandé par portes n'est pas relancé avant réception d'une autre impulsion lumineuse. Le registre à décalage 130 reçoit 16 impulsions de signal d'horloge sur sa borne d'entrée de signal d'horloge pour toute apparition de l'impulsion lumineuse 24. La borne d'entrée de données du registre à décalage 130 est connectée à un noeud logique 181 à échantillonner de sorte que 16 échantillons d'état logique 135 du noeud 181 sont enregistrés dans le registre à décalage 130. Les signaux de sortie de chacun des 16 étages du registre à décalage 130 sont transmis de façon à être connectés dans la chaîne d'exploration du DUT. L'avantage de cet agencement est qu'une seule impulsion lumineuse 24 provoque la prise de nombreux échantillons en quelques nanosecondes. Un deuxième noeud 18J qui est représenté comme envoyant un signal 140, Données2 peut également être échantillonné simultanément, par exemple, par un registre à décalage 150 et le procédé peut en principe être étendu à de nombreux noeuds logiques. On comprend que la fréquence exacte de l'oscillateur annulaire 110 commandé par portes ne peut pas être connue très précisément en raison de variations inévitables dans le retard de propagation des portes dans l'anneau 110.

Ceci signifie que les positions temporelles des transitions logiques ne sont pas connues très exactement. Cette situation peut être améliorée en utilisant le signal d'horloge de DUT comme l'un des noeuds échantillonnés. L'appareil d'analyse de données qui reçoit les données de sortie de la chaîne d'exploration dispose alors d'une référence de temps définie, qui est constituée par les données de signal d'horloge échantillonnées, et qui peut être utilisée afin de déterminer plus exactement le temps de

<Desc/Clms Page number 23>

transitions logiques sur d'autres noeuds échantillonnés.

Pour tester des dispositifs montés en flip-chip, l'impulsion lumineuse 24 se propage à travers la microplaquette de DUT pour pouvoir interagir avec les éléments sensibles à la lumière du DUT. La plupart des circuits intégrés actuels sont formés sur un substrat formé d'une microplaquette de silicium cristallin dopé. La Fig. 6 représente comment l'atténuation de la lumière qui se propage à travers le silicium varie en fonction de la longueur d'onde. Cette absorption de la lumière engendre aussi un courant dans l'élément 12 sensible à la lumière, qui est par exemple une diode semi-conductrice à polarisation inverse, donc une jonction PN. L'effet photoélectrique de la lumière augmente au fur et à mesure que la longueur d'onde de la lumière est réduite. Pour une diode sur une microplaquette d'une épaisseur de 100 m, la combinaison de ces deux effets montre que la pointe de l'effet photoélectrique est voisine d'une longueur d'onde de 1,05 m, comme représenté à la Fig. 7.

Une source lumineuse appropriée 22 d'impulsion 24 est un laser Nd : YAG classique, qui émet une lumière à une longueur d'onde de 1,064 m. Un laser Nd : YAG à commutation active Q est particulièrement adapté. Ce laser produit une sortie d'impulsion lumineuse de durée brève, par exemple 0,5 nanoseconde, lorsqu'un signal déclencheur électrique lui est appliqué. Un laser de ce type est décrit dans le document Coupledcavity electro-optically Q-switched Nd : YVO, microchip lasers, de J. J. Zayhowski et C. Dill III, c'est-à- dire Lasers à microplaquette Nd : YVO, à commutation électro-optique Q à cavités couplées, Opt. Lett. 20, pages 716 à 718, 1er avril 1995 et dans le document Diode-pumped microchip lasers electro-optically Q switched at high pulse répétition rates, de J. J.

<Desc/Clms Page number 24>

Zayhowski et C. Dill III, c'est-à-dire Lasers à microplaquette à pompage par diode, à commutation électro-optique Q, à cadences élevées de répétition d'impulsions, Opt. Lett. 17, pages 1201 à 1203 ler septembre 1992, qui sont tous deux incorporés ici par référence dans leurs totalités.

D'autres techniques peuvent être utilisées pour produire une impulsion laser unique à partir d'un laser en fonctionnement continu. Par exemple, une impulsion unique peut être sélectionnée par un déclencheur électrique dans le train d'impulsions d'un laser Nd : YAG de 100 MHz comme décrit par exemple dans le brevet des Etats Unis 5 905 577 incorporé ici par référence dans sa totalité. De plus, une brève impulsion de haute énergie déclenchée électriquement peut être obtenue à partir d'un laser verrouillé en mode par"vidage de cavité", ou cavity dumping selon le terme anglo-saxon. Time-Bandwidth Products commercialise un système laser à vidage de cavité, appelé le Tiger-CD. Le vidage de cavité est décrit dans le document'High peak power output, high PRF by cavity dumping a Nd : YAG laser", de H. A. Kruegle et L.

Klein, c'est-à-dire Sortie de puissance à pointes élevées à hautes fréquences de répétitions d'impulsions par vidage de cavité d'un laser Nd : YAG, Appl. Optics 15, pages 466 à 471, février 1976 et l'ouvrage"Lasers", de Anthony E. Siegman, pages 975 à 979, University Science Books, 1986, qui sont tous deux incorporés par référence dans leurs totalités.

En variante, si des impulsions lasers très brèves, de 200 fs ou moins, d'une longueur d'onde de 1,3 m et d'énergie totale modérée sont utilisées, la densité de photons au foyer du faisceau est apte à produire un fort effet à deux photons qui crée efficacement des paires électron-trou, comme exposé dans le document 4Two-photon optical beam induced

<Desc/Clms Page number 25>

current imaging through the backside of integrated circuits", de Chris Xu et Winfried Denk, c'est-à-dire Imagerie à courant induit par faisceau optique à deux photons à travers le côté arrière de circuits intégrés, Appl. Phys. Lett 71, page 18,3 novembre 1997, incorporé ici par référence dans sa totalité. Un fort courant photoélectrique pourrait ainsi être induit dans l'élément sensible à la lumière tout en évitant des pertes excessives de transmission dans le substrat de silicium.

Des éléments sensibles à la lumière comme 121 exigent une énergie minimale d'impulsion lumineuse pour engendrer une sortie d'impulsion logique. Pour que le fonctionnement soit fiable, l'énergie d'impulsion lumineuse doit être nettement supérieure à cette valeur minimale d'énergie. Il existe aussi un niveau d'énergie d'impulsion lumineuse qui chauffe de façon indésirable chaque élément 121 suffisamment pour provoquer une modification de ses profils de diffusion ou des structures de contact métallique qui lui sont associées. Pour empêcher de tels dommages, l'énergie d'impulsion lumineuse doit être nettement inférieure à cette valeur.

La Fig. 8A représente un mode de mise en application d'un circuit commutateur par effet lumineux de base décrit de façon plus détaillée cidessous. En utilisant, pour le circuit représenté schématiquement à la Fig. 8A, des paramètres de processus de fabrication de semi-conducteurs typiques pour un processus CMOS à 0,6 m, la limite inférieure d'énergie pour un fonctionnement correct est calculée égale à 3,3 x 10-11 Joules et la limite supérieure d'énergie qui évite des dommages est calculée égale à 0,54 x 10-6 Joules. Le calcul complet est représenté plus loin.

<Desc/Clms Page number 26>

Dans ce mode de réalisation, l'élément 121 sensible à la lumière est une diode, donc une photodiode, formée classiquement par une diffusion dopée N dans un substrat de silicium cristallin dopé P, ou vice versa, pour réaliser, dans un processus classique pour semi-conducteurs CMOS, la région de drain d'un transistor à effet de champ, ou FET, à canal N. Bien qu'une telle diode possède des propriétés photoélectriques adéquates, il a été déterminé que d'autres jonctions appropriées P-N peuvent aussi servir de photodiode. Des photons de l'impulsion lumineuse, d'une énergie égale ou supérieure à la largeur de bande interdite du silicium, créent des paires électron-trou par effet d'absorption de bande à bande en se propageant à travers la diode. Ces porteurs engendrés par les protons incidents engendrent un courant constitué de deux composants. L'un des composant est dû à la dérive des porteurs, électrons et trous, engendrés à l'intérieur ou autour d'un petit volume qui inclut la région de déplétion. L'autre composant résulte de la diffusion de porteurs de minorité dans la région de déplétion :
J = Jdr + Jdlffusion (1)
Où J est la densité totale de courant, Jdr est la densité de courant de dérive, dr étant l'abrégé de drift, c'est-à-dire dérive, et Jd,. est la densité de courant de diffusion. Le courant de dérive. passe rapidement et le courant de diffusion passe lentement.

Une expression approximative pour le composant rapide Jdr de la densité de courant photoélectrique est, selon le document Physics of Semiconductor Devices, c'est-à-dire Physique des dispositifs semiconducteurs, de S. M. Sze, 1991) : J = q x ( (1-exp (-a (L)) = q x ( (a x L) pour a x L < < 1. (2)

<Desc/Clms Page number 27>

où q est la charge de l'électron, o est le flux photonique incident à la jonction par unité de superficie, c'est-à-dire le nombre de photons par seconde par unité de superficie, a est le coefficient d'absorption pour la longueur d'onde particulière de la lumière incidente, et L est l'épaisseur de la région d'absorption autour de la région de déplétion. Dans ce calcul, L est choisie arbitrairement de façon à être suffisamment faible pour que, essentiellement tous les photo-porteurs engendrés dans cette région s'écoulent rapidement à travers la région de déplétion et créent un courant photoélectrique à croissance rapide et donc une tension à variation rapide sur le noeud. Des porteurs qui diffusent lentement dans la jonction provoquée par absorption plus loin peuvent être ignorés puisqu'ils arrivent après la modification d'état logique du noeud.

Le coefficient a pour une absorption de bande à bande à une longueur d'onde de 1,06 est, par exemple, d'environ 10 cm-1 et n'est pas affecté significativement par le niveau de dopage, comme indiqué dans Physics of Semiconductor Devices, S. M.

Sze, 1991 déjà cité.

Pour L égale à environ 1 m, le processus de dérive et de diffusion est très rapide, c'est-à-dire environ 100 ps : a L = 1 X 10-3 (3) En remplaçant l'Equation 3 dans l'Equation 2, on obtient : J = q x &commat; X 10-3 (4) et I = J x A = q x A x , x 10' (5)
Où A est la superficie de diode en m2, et I est le courant total. Si la dimension de point du faisceau laser est la même que la superficie de diode, A x #0 = flux photonique total, c'est-à-dire le nombre de

<Desc/Clms Page number 28>

photons par seconde. La diode et la coupe en section transversale de l'impulsion de faisceau focalisée peuvent être, par exemple d'une superficie de 3 Mm x 3 m. La charge totale engendrée par effet photoélectrique est :
Q = It x T (6)
Où t est la durée de l'impulsion It de courant.

Par conséquent, la charge totale Q est :
Q = q x A x x t X 10-3 (7)
Mais A x , x T = nombre total de photons dans l'impulsion lumineuse et l'énergie de chaque photon d'une longueur d'onde de 1,064 m est 1, 17eV.

Par conséquent, l'énergie totale Ep, de l'impulsion lumineuse en Joules est :
Ep = 1,17 x q x A x x t joules (8)
De sorte que
Q = (Ep X 10-3)/1, 17 coulombs (9)
Par conséquent, la charge totale Q engendrée par effet photoélectrique à travers la diode, provoquée par une impulsion lumineuse d'énergie totale Ep, est approximativement :
Q = Ep x 10-3 coulombs (10)
Cette charge provoque une variation de tension de AV aux bornes de la capacité Cn de noeud de circuit représentée par le condensateur 807 à la Fig. 8A de sorte que :
AV = Q/Cn = Ep 10-3/con (12)
Cette variation de tension doit être au moins égale ou supérieure à la moitié de la tension d'alimentation Vcc du circuit intégré pour produire un signal de commutation logique. Par conséquent,
AV > Vcc/2
Par conséquent
Ep x 10-3/Cn > Vcc/2 Ep > (Vcc x Cn) /2 x 10-3

<Desc/Clms Page number 29>

Par exemple, si Vcc est égal à 3, 3 V et si la capacité du noeud est de 30 fF, l'énergie d'impulsion lumineuse minimale nécessaire qui traverse la jonction de diode est : Ep = (3,3 x 30 x 10-15)/2 X 10-3 = 4,95 x 10-11 Joule (13)
Pour le circuit fabriqué par processus CMOS de 0,6 gm représenté à la Fig. 8A, on suppose une largeur de canal de 1, 2 Mm pour le transistor NMOS 811 et une

largeur de canal de 2 m pour le transistor PMOS 809 et une capacité d'oxyde de grille Cox = 3,7 fF/ m2. La longueur du canal de chacun des transistors est supposée égale à 0,6 m. Le niveau de dopage du substrat est-5 x 1016/cm3. Selon l'ouvrage Physics of Semiconductor Devices, de S. M. Sze, 1991, déjà cité, le coefficient d'absorption totale, c'est-à-dire pour l'absorption de bande à bande et de porteurs

libres, est approximativement de 30 cm-'pour un niveau de dopage de 5 x 1018/cm3 et est inférieur pour le niveau de dopage de 5 x 1016/cm3 supposé pour le processus CMOS à 0,6 m.

La capacité totale d'entrée de grille pour le circuit représenté à la Fig. 8A est alors définie par Centrée = Cox (largeur totale du canal en m) x 0,6 = 3 x 7 x (1,2 + 2) x 0,6 = 7,1 fF.

La capacité de la diode 803 peut être calculée de la manière suivante : Capacité de déplétion de la diode 803 = e/épaisseur de jonction,

où si est la permissivité de silicium du silicium qui forme la diode 803.

L'épaisseur typique de région de déplétion pour la diode est de 0,10 m, De sorte que la capacité de déplétion de la diode 803 = 1,2 x 10-12/0,1 x 10-4 = 1, 20 fF/m2 (14)

<Desc/Clms Page number 30>

Par conséquent, pour une diode de 3 Jlm x 3 gm, c'est-à-dire 9 jim', la capacité de la diode est de 10,81 fF.

La capacité de la capacité d'interconnexion métallique et de la résistance 801 peuvent être supposées inférieures à 10 fF, ce qui donne une capacité totale de noeud à la photodiode 803 inférieure à 30 fF.

Une énergie excessive d'impulsion laser peut endommager le circuit intégré. Le dommage est provoqué par échauffement d'un volume de microplaquette au-delà de 200 C. Pour le silicium, la chaleur spécifique = 0,7 J/g. OC = 1,61 J/cm\ C selon l'ouvrage Physics of Semiconductor Devices, S. M. Sze, 1991 déjà cité. On suppose ici que l'impulsion lumineuse est complètement

focalisée à travers une"ceinture", c'est-à-dire une section minimale en coupe transversale, de 9 jum et, arbitrairement, une épaisseur de 2 lim, c'est-à-dire un volume d'absorption de 20 Jlm2 environ, et une température ambiante du silicium est de 100OC : Modification de température AT = énergie absorbée/ (chaleur spécifique x volume d'absorption).

L'énergie absorbée nécessaire pour modifier de 1000C la température =
1,61 x 20 x 10-12 x 100 = 3,22 x 10-9 J.

Energie absorbée = énergie dans une impulsion x coefficient absorption x longueur absorption..

Par conséquent, le niveau d'énergie de l'impulsion lumineuse incidente nécessaire pour provoquer un dommage est supérieure à =
3,22 x 10-9/ (30 x 2 x 10-4) = 0,54 x 10-6 Joule.

Il est recommandé de travailler bien au-dessous de l'énergie minimale requise d'impulsion lumineuse afin que les performances ne soient pas affectées par

<Desc/Clms Page number 31>

de faibles variations de l'énergie des impulsions. Il serait possible d'utiliser une énergie d'impulsion égale à vingt fois l'énergie minimale d'impulsion, soit 1 x 10-10 Joule dans l'exemple. Il faut noter que ceci est encore environ 500 fois moins que l'énergie nécessaire pour endommager l'élément photosensible 803.

Un test autonome du circuit associé aux tests du DUT 10 peut être effectué pour vérifier que les performances du circuit sont celles qui sont attendues. La Fig. 9 représente schématiquement comment une fonction de test autonome est exécutée. En fonctionnement normal, un sélecteur 50 de données permet à l'un des circuits logiques internes 181 d'exciter l'entrée de signal à la borne D de la bascule 161. Dans le mode de test, le signal de sortie

Q inversé de la bascule 161 sur la ligne 37 est couplé en retour à la borne d'entrée D de la bascule 161 par l'intermédiaire du sélecteur 50 de données. Ceci amène la bascule 161 à changer d'état après chaque impulsion de signal d'horloge si le circuit fonctionne correctement.

La Fig. 10 représente, sous forme de schéma fonctionnel, la manière dont l'appareil de test est agencé dans une installation de test. Un testeur classique 101 de circuit intégré, par exemple le modèle Schlumberger numéro ITS9000KX, transmet une configuration de test numérique au DUT 10 monté en flip chip par l'intermédiaire de multiples câbles de connexion 167, de la carte de circuit intégré 115, et du conditionnement 110 du dispositif en cours de test. Le DUT 10 répond à ces signaux entrants et transmet en retour des signaux au testeur 101 par le même trajet.

Le testeur 101 est sous commande de la station de travail informatique 105 par l'intermédiaire de la liaison de communications 171 de sorte que la

<Desc/Clms Page number 32>

configuration de test peut être répétée un nombre quelconque de fois. La station de travail 105 peut également envoyer au testeur 101 des instructions de lecture de la chaîne d'exploration 42 non représentée, sur la connexion 142, ou un autre dispositif de verrouillage, ou un circuit interne du DUT 10. Une variante consiste à permettre un accès plus direct de la station de travail 105 à la chaîne d'exploration 42 par l'intermédiaire d'un circuit d'interface 111.

Le testeur 101 engendre une impulsion de déclenchement à un point fixe de la séquence de configuration de test, la position particulière étant choisie par l'opérateur du test. Cette impulsion de déclenchement est transportée par la ligne 169 au générateur 143 de retard. Le générateur 143 de retard est sous commande d'une deuxième station de travail 145. La deuxième station de travail 145 programme le générateur 50 de retard pour produire sur la ligne 151 une impulsion électrique de sortie retardée par rapport au déclencheur sur la ligne 169.

L'impulsion retardée sur la ligne 151 est acheminée vers un laser pulsé 139, situé sur une plate-forme laser 138. Le laser 139 produit une brève impulsion de lumière polarisée en réponse à l'impulsion électrique de sortie sur la ligne 151.

L'impulsion lumineuse traverse le combinateur 161 de faisceau, entre dans la fibre optique 163, et de là dans le microscope à balayage laser ou LSM selon les initiales du terme anglo-saxon laser scanning microscope 121, d'un type semblable à ceux qui sont fabriqués par Checkpoint Technologies. Le brevet des Etats Unis us 5 905 577 décrit en détails le fonctionnement de ce microscope à balayage laser 121, pour produire une image balayée et pour positionner et focaliser exactement un faisceau stationnaire. Au LSM 121, l'impulsion lumineuse polarisée sort de la fibre

<Desc/Clms Page number 33>

optique 163 et passe vers le diviseur 133 de faisceau qui défléchit une faible partie du faisceau vers la fibre optique 157 et transmet le reste au diviseur 131 de faisceau polarisé. La polarisation du diviseur 131 de faisceau est agencée de façon que l'impulsion lumineuse le traverse sans être atténuée vers les miroirs de déflétion XY. Les positions des miroirs sont réglées par la station de travail 145 par l'intermédiaire d'un générateur 137 de balayage. La lumière défléchie traverse ensuite la lame quart d'onde 166 et la lentille d'objectif de focalisation 125. L'impulsion lumineuse sort du LSM 121 et vient se focaliser sur un élément sélectionné, sensible à la lumière, du DUT 10. La position verticale de focalisation est ajustée pour amener le faisceau à être focalisé après avoir presque complètement traversé le substrat du DUT, de façon que la "ceinture"soit dans la région de la structure qui forme l'élément ciblé 12 sensible à la lumière, non représenté ici.

Le champ de vision maximal permis par le LSM 121 à une haute puissance, par exemple une lentille d'objectif de puissance de 100, n'est que d'environ 200 m x 200 m. En modifiant la lentille d'objectif pour réduire la puissance, par exemple une puissance de 10, un champ de vision plus large peut être obtenu.

De plus, l'ensemble du LSM 121 est monté sur un étage mécanique XY 127 qui peut être déplacé, par exemple, de I 25 mm par rapport au DUT 10. Le LSM 121 peut donc être positionné de façon à permettre d'utiliser la lentille de haute puissance 125 pour guider le faisceau lumineux 165 vers une partie quelconque du DUT 10 qui est plus petite que, par exemple, 50 m x 50 m.

La station de travail 105 envoie au testeur 101 une instruction d'envoyer une configuration de test au

<Desc/Clms Page number 34>

DUT 10. Le testeur 101 envoie au DUT 10 une configuration de test et envoie aussi un signal déclencheur au générateur 143 de retard. Le signal déclencheur correspond à un point précis de la configuration de test. Le signal déclencheur du testeur 101 amène le générateur 143 de retard à produire sur la ligne 151 une impulsion de sortie électrique retardée qui produit une impulsion lumineuse unique à partir du laser 139. Cette impulsion lumineuse est guidée par le LSM 121 vers l'élément sensible à la lumière sur le DUT 10. Comme représenté à la Fig. 3, l'impulsion lumineuse provoque

le verrouillage des données du circuit logique 181 à cet instant dans la bascule 161 sur microplaquette, comme représenté également à la Fig. 3. La configuration de test est achevée. Au moyen d'instructions envoyées au testeur 101 ou, en variante, plus directement par l'intermédiaire du circuit d'interface 111, la station de travail 105 accède ensuite aux données contenues dans la bascule 161 sur microplaquette, rythmée par effet lumineux. La station de travail 105 envoie ensuite à la station de travail 145, par l'intermédiaire de la liaison 149 de données, les données reçues de la bascule 161. A réception des données, la station de travail 145 modifie légèrement le retard du générateur 143 de retard, et informe la station de travail 105 qu'une autre configuration de test peut être mise en-oeuvre.

Cette séquence peut être répétée le nombre de fois nécessaire, jusqu'à ce que des données couvrant le laps de temps concerné aient été obtenues. Les données rythmées par effet lumineux reçues par la station de travail 145 peuvent être assemblées dans l'une de ses fenêtres de console d'affichage sous forme d'un état logique tracé en fonction du temps, comme représenté à la Fig. 5C, par exemple. La même séquence peut être

<Desc/Clms Page number 35>

répétée en ciblant l'impulsion lumineuse vers différents éléments 12 sensibles à la lumière à l'intérieur du DUT 10. De nombreuses formes d'ondes logiques peuvent être comparées exactement dans le temps par ce processus.

Le LSM 121 peut également produire une image balayée tramée du DUT 10 qui peut être utilisée pour localiser les éléments sensibles à la lumière sur le DUT 10 et diriger exactement vers ces cibles l'impulsion laser du laser 139. Pour ce mode d'imagerie, le laser pulsé 139 est arrêté et un laser 141 à onde entretenue est mis en marche. Le faisceau lumineux polarisé 162 du laser 141 à onde entretenue est incident sur le combinateur 161 de faisceau et envoyé au LSM 121 sur la fibre 163. Ce faisceau traverse le LSM 121 vers le DUT 10, comme décrit précédemment. La lumière réfléchie par le DUT 10 revient à travers la lentille d'objectif 125, la lame quart d'onde 166 et les miroirs de déflexion 129 vers le diviseur 131 de faisceau polarisé. La polarisation de la lumière réfléchie a été tournée en traversant deux fois la lame quart d'onde 166 de sorte qu'elle est déroutée par le diviseur 131 de faisceau polarisé vers la fibre 153 et est envoyée à la photodiode 154.

La photodiode 154 produit un signal électrique proportionnel à l'intensité lumineuse réfléchie. La station de travail 145 envoie au générateur de balayage une instruction de balayage récurrent du faisceau focalisé dans une superficie du DUT 10, et la lumière réfléchie qui parvient sur la photodiode 154 produit alors un signal vidéo qui est amplifié par l'amplificateur vidéo 135. Une carte 195 de numérisation d'image de la station de travail 145 reçoit les signaux de synchronisation de balayage XY provenant du générateur 137 de balayage XY ainsi que les signaux vidéo de l'amplificateur 135. L'image

<Desc/Clms Page number 36>

envoyée par la carte 195 de numérisation d'image est affichée sur la console de la station de travail 145. L'opérateur de la station de travail 145 peut déplacer un curseur sur cette image. Le curseur marque le point où l'impulsion lumineuse du laser 139 sera focalisée lorsqu'il sera mis en marche.

Le champ de vision maximal permis par le LSM 121 pour une haute puissance, par exemple une lentille d'objectif 125 d'une puissance de 100, n'est que d'environ 200 mm x 200 mm. En modifiant la lentille d'objectif 125 pour réduire la puissance, par exemple une puissance de 10, un champ de vision plus large peut être obtenu, mais la résolution est alors moindre. De plus, l'ensemble du LSM 121 est monté sur un étage mécanique XY 127 qui peut être déplacé, par exemple, de I 25 mm par rapport au DUT 10. Le LSM 121 peut donc être positionné de façon à permettre d'utiliser la lentille 125 pour guider le faisceau lumineux 165 du laser 139 vers une partie quelconque du DUT 10 qui est plus petite que, par exemple, 50 mm x 50 mm.

Le laser pulsé 139 peut présenter un retard variable ou une instabilité entre l'application de la sortie électrique sur la ligne 151 et la sortie de l'impulsion lumineuse. Il a été précédemment noté que le diviseur 133 de faisceau défléchit une partie de l'impulsion lumineuse vers la fibre optique 157.

L'impulsion lumineuse de la fibre 157 est incidente sur un élément 174 sensible à la lumière qui produit un signal de sortie électrique. Ce signal de sortie est utilisé par le circuit 173 de mesure de retard pour mesurer exactement le retard entre l'impulsion de déclenchement et l'impulsion lumineuse correspondante du laser 139. Les positions des données rythmées par la lumière, tracées en fonction du temps, peuvent ensuite être ajustées avant d'être affichées par la

<Desc/Clms Page number 37>

station de travail 145. Les exigences concernant l'instabilité du laser 139 sont fortement relâchées lorsqu'un ajustement de la position des données échantillonnées en fonction du temps est effectué.

Les Fig. 8A, 8C et 8D sont des exemples de circuits sur microplaquette conformes à la présente description. La Fig. 8A représente un circuit de commutation par effet lumineux qui inclut un FET 809 à canal P et un FET 811 à canal N qui forment un circuit inverseur logique classique du type semi-conducteur métal oxyde complémentaire ou CMOS. La relation de courant continu entre la tension du noeud 805 et la tension du noeud de sortie 813 est représentée graphiquement à la Fig. 8B pour le circuit de la Fig.

8A. La résistance 801 réalise une polarisation inverse à la photodiode 803, qui est la même que l'élément 12I, de sorte que la tension au noeud 805 est égale à la tension d'alimentation Vcc en l'absence de lumière, et que la tension de sortie au noeud 813 est alors 0 V.

La capacité totale de noeud de tous les dispositifs connectés au noeud 805 est représentée par le condensateur 807. Lorsque l'impulsion lumineuse 24 est incidente sur la diode 803, le courant passe de manière à décharger négativement le condensateur 807.

On peut voir de la Fig. 8B que la tension au noeud de sortie 813 dépasse la moitié de Vcc lorsque la tension au noeud 805 devient inférieure à la moitié de Vcc. Le courant de décharge produit par l'impulsion lumineuse est suffisamment grand pour pouvoir modifier rapidement la tension du noeud 805, par exemple en 1 ns, de Vcc à une valeur nettement inférieure à la moitié de Vcc. On peut voir de la Fig. 8B que le gain de l'inverseur 809,811 est d'environ la moitié de Vcc, de sorte que, tandis que la tension du noeud 805 varie par exemple en 1 ns, le noeud de sortie 813 passe plus rapidement de 0 V à Vcc, par exemple en 0,2 ns.

<Desc/Clms Page number 38>

Une impulsion logique positive de ce temps de montée est appropriée pour intervenir comme impulsion de signal d'horloge d'une bascule"D"classique 161 CMOS, comme représenté à la Fig. 3. Il faut noter qu'un fonctionnement correct exige, pour l'impulsion lumineuse 24, une énergie minimale bien définie qui est l'énergie requise pour décharger le condensateur 807 à une valeur immédiatement inférieure à la moitié de Vcc. Il faut noter aussi qu'un fonctionnement correct n'impose pas, pour l'impulsion lumineuse 24, une limite supérieure bien définie, la seule limite évidente étant le"seuil de dommages"du substrat pour une impulsion lumineuse puissante unique comme décrit précédemment. Ce seuil est supérieur, de plusieurs ordres de grandeur, à l'énergie minimale nécessaire pour le fonctionnement électrique. Le calcul des limites supérieure et inférieure d'énergie d'impulsion lumineuse a été exposé précédemment. L'utilisation d'une énergie d'impulsion lumineuse qui est plus de dix fois supérieure, ou davantage, au minimum permet une grande latitude de stabilité de puissance laser et une grande exactitude de mise en place du faisceau sur des éléments sensibles à la lumière, sans sacrifice d'exactitude de synchronisation.

La Fig. 8C représente le circuit de commutation par lumière de la Fig. 8A auquel une particularité d'hystérésis a été ajoutée. La Fig. 8D est une variante de mise en application du circuit représenté à la Fig. 8C et peut être utilisé en substitution au circuit représenté à la Fig. 8C. Les circuits représentés aux Fig. 8C ou 8D sont utilisés sur microplaquette sur le DUT 10. La relation de courant continu entre la tension du noeud 805 des Fig. 8C et 8D et la tension du noeud 813 de sortie des Fig. 8C et 8D est représentée graphiquement à la Fig. 8E.

<Desc/Clms Page number 39>

Après l'impulsion lumineuse, le noeud 805 commence à être chargé positivement par le courant qui traverse la résistance 801. En principe, le noeud 805 peut être chargé très lentement, mais il existe dans certains cas une possibilité que l'inverseur 809,811 commence à osciller, en produisant ainsi de multiples impulsions sur le noeud 813. Pour empêcher ceci, une hystérésis comme un déclencheur de Schmitt, ou une faible quantité de rétroaction positive peut être réalisée d'une manière connue dans l'art, en ajoutant un inverseur 819 et une résistance 817 comme représenté à la Fig. 8C.

Ces additions modifient de la façon suivante l'effet du circuit représenté à la Fig. 8C : en l'absence d'impulsion lumineuse, le noeud 813 est à 9 volt et le signal de sortie de l'inverseur 819 est à Vcc. Le diviseur de potentiel constitué par les résistances 801 et 817 règle la tension de polarisation inverse sur les diodes 803. La valeur de la résistance 817 est supérieure à celle de la résistance 801. Lorsque l'impulsion lumineuse 24 est incidente sur diode 803, le condensateur 807 est déchargé jusqu'à une valeur inférieure à la moitié de Vcc, ce qui amène le noeud 813 à passer rapidement à Vcc et le noeud 816 à tomber rapidement à 0 volt. On peut voir que, lorsque le noeud 813 est à 0 volt, le courant qui traverse la résistance 817 est ajouté au courant de la diode 803 pour aider à décharger plus rapidement le noeud 805. Lorsque l'impulsion lumineuse 815 est terminée, le noeud 805 commence à se charger à travers la résistance 801 et, lorsque le noeud 805 atteint approximativement la moitié de Vcc, le noeud 813 commence à descendre de Vcc vers 0 volt, ce qui amène une élévation rapide de la sortie de l'inverseur 819. Cet effet est régénératif puisque le courant qui traverse la résistance 817 charge maintenant le noeud

<Desc/Clms Page number 40>

805 plus rapidement à une valeur positive. De cette façon, une transition positive plus rapide du noeud 805 est atteinte, bien que la possibilité d'oscillation soit très fortement réduite.

Les résistances de grande valeur, par exemple 10 k ohms ou davantage, nécessaires pour réaliser les circuits des Fig. 8A et 8C occupent une grande superficie de la microplaquette du DUT 10. La Fig. 8D représente une variante de circuit qui n'utilise que des transistors, dans laquelle la résistance de polarisation 801 est remplacée par un transistor à effet de champ 821 à canal P et l'inverseur 819 et la résistance 817 sont remplacés par un transistor à effet de champ 823 à canal N. Le transistor à effet de champ 821 est toujours polarisé de façon à être conducteur. En l'absence d'impulsion lumineuse incidente, le courant qui traverse 821 charge positivement le noeud 805 jusqu'à ce que sa tension soit essentiellement égale à Vcc. La tension de sortie de l'inverseur formé par les transistors à effet de champ 809 et 811 est à 0 volt, ce qui met hors service le transistor à effet de champ 823 à canal N.

Lorsqu'une impulsion lumineuse est incidente sur la diode 803, la diode 803 conduit un courant qui est plus grand que le courant de saturation du FET 821. Le condensateur 807 commence alors à se décharger jusqu'à 0 volt. Lorsque la tension au noeud 804 devient inférieure à la moitié de Vcc, le noeud de sortie 813 devient positif, ce qui met en service le FET 803 et augmente la vitesse de décharge du condensateur 807, jusqu'à ce que le noeud 807 soit à 0 volt. Lorsque l'impulsion lumineuse est achevée, c'est-à-dire à une amplitude de zéro, le courant de la diode 803 passe à zéro et le noeud 805 est chargé positivement par la différence entre les courants de saturation du FET 821 et du FET 823. La géométrie de ces transistors est

<Desc/Clms Page number 41>

choisie d'une manière telle que le courant de saturation du FET 821 est plusieurs fois supérieur à celui du FET 823. Lorsque la tension au noeud 807 atteint environ la moitié de Vcc, la tension au noeud 813 descend vers 0 volt, ce qui met hors service le FET 823 pour augmenter donc la vitesse de la montée en tension sur le noeud 805.

Les modes de réalisation décrits ci-dessus ne constituent que des exemples. Des variantes ressortiront à l'homme de l'art au vu de la description qui précède, et l'invention n'est limitée que par les revendications qui suivent.

Claims (19)

1. REVENDICATIONS 1. Procédé de test de circuit intégré (10) caractérisé en ce qu'il comprend les étapes consistant à : agencer un élément photosensible (12) sur une surface principale du circuit intégré (10) ; coupler l'élément photosensible (12) à un élément d'enregistrement (16) sur le circuit intégré (10) ; coupler un noeud (18A, 18B,..., 181,.., 18N) de circuit du circuit intégré (10) à l'élément d'enregistrement (16) ; diriger un faisceau (24) de lumière pulsée vers l'élément photosensible (12) ; et enregistrer un état électrique du noeud (18A, 18B, ..., 181,.., 18N) de circuit dans l'élément d'enregistrement (16) en réponse au faisceau (24) de lumière pulsé.
2. 2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les étapes consistant à : agencer un deuxième élément photosensible (12) sur une surface principale du circuit intégré (10) ; coupler le deuxième élément photosensible (12) à un deuxième élément d'enregistrement (16) sur le circuit intégré (10) ; coupler un deuxième noeud (18A, 18B,..., 181, .., 18N) de circuit du circuit intégré (10) au deuxième élément d'enregistrement (16) ; diriger un deuxième faisceau (24) de lumière pulsée vers le deuxième élément photosensible (12) ; enregistrer un état électrique du deuxième noeud (18A, 18B,..., 181,.., 18N) de circuit dans le deuxième élément d'enregistrement (16) en réponse au faisceau (24) de lumière pulsée ; et déterminer une relation temporelle fixe entre les faisceaux de lumière pulsée et l'état électrique des noeuds (18A, 18B,..., 181,.., 18N) du circuit.

   <Desc/Clms Page number 43>
3. 3. Procédé selon la revendication 1, caractérisé en ce que l'élément photosensible (12) est couplé à une borne de signal d'horloge à l'élément d'enregistrement (16).
4. 4. Procédé selon la revendication 2, caractérisé en ce que les deux éléments d'enregistrement (16) sont rythmés par les éléments photosensibles (12) respectifs à peu près en même temps.
5. 5. Procédé selon la revendication 3, caractérisé en ce qu'il comprend l'étape consistant à configurer un signal transmis par l'élément photosensible (12) à l'élément d'enregistrement (16).
6. 6. Procédé selon la revendication 5, caractérisé en ce qu'il comprend en outre l'étape consistant à introduire une hystérésis (14) pendant l'étape de configuration.
7. 7. Procédé selon la revendication 2, caractérisé en ce que l'élément d'enregistrement (16) est une bascule (16).
8. 8. Procédé selon la revendication 2, caractérisé en ce qu'il comprend en outre l'étape consistant à : transférer vers l'extérieur du circuit intégré (10) l'état électrique enregistré du noeud (18A, 18B, ..., 18I,.., 18N) de circuit.
9. 9. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'étape consistant à transférer à une chaîne d'exploration l'état électrique mémorisé du noeud (18A, 18B,..., 18I, .., 18N) de circuit.
10. 10. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les étapes consistant à : agencer un sélecteur (21) de données ;

    <Desc/Clms Page number 44>

    coupler au sélecteur (21) de données une série de noeuds (18A, 18B,..., 181,.., 18N) de circuits du circuit intégré (10) ; coupler le sélecteur (21) de données à l'élément d'enregistrement (16) ; enregistrer dans l'élément d'enregistrement (16) l'état électrique du noeud (18A, 18B,..., 181,.., 18N) de circuit sélectionné.

    agencer un seuil haut (19A) et un seuil bas (19B) pour détecter l'état électrique du noeud (18A, 18B, ..., 181,.., 18N) de circuit ; sélectionner en alternance le seuil haut (19A) et le seuil bas (19B) pour détecter l'état électrique du noeud (18A, 18B,..., 181,.., 18N) de circuit ; et enregistrer l'état électrique détecté dans l'élément d'enregistrement (16).

    
11. 11. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les étapes consistant à :
12. 12. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'étape consistant à : déterminer une relation temporelle entre le faisceau (24) de lumière pulsée et l'état électrique enregistré.
13. 13. Procédé selon la revendication 1, caractérisé en ce que l'élément photosensible (12) est une jonction PN dans le substrat de circuit intégré (10).
14. 14. Circuit de détection d'un état électrique d'un noeud (18A, 18B,..., 181,.., 18N) de circuit d'un circuit intégré (10), le circuit intégré (10) étant formé sur une surface principale du substrat, le circuit étant sur le substrat, caractérisé en ce qu'il comprend : un élément d'enregistrement (16) ;

    <Desc/Clms Page number 45>

    un élément photosensible (12), une borne de sortie de l'élément photosensible (12) étant couplée à l'élément d'enregistrement (16) ; et au moins un noeud (18A, 18B,..., 181,.., 18N) de circuit du circuit intégré (10), le noeud (18A, 18B, ..., 18I,.., 18N) de circuit étant couplé à l'élément d'enregistrement (16).
15. 15. Circuit selon la revendication 14, caractérisé en ce que la surface du substrat opposée à la surface principale transmet la lumière qui y est incidente et en ce que la lumière incidente passe de la surface opposée à travers le substrat vers l'élément photosensible (12).
16. 16. Circuit selon la revendication 14, caractérisé en ce qu'il comprend : un élément déclencheur (14) couplé à l'élément d'enregistrement (16) et à l'élément photosensible (12).
17. 17. Circuit selon la revendication 14, caractérisé en ce qu'il comprend en outre un sélecteur (21) de données couplé à au moins un noeud (18A, 18B,..., 18I,.., 18N) de circuit et à l'élément d'enregistrement (16).
18. 18. Circuit selon la revendication 14, caractérisé en ce que l'élément photosensible (12) est une jonction PN dans le substrat.
19. 19. Appareil de mesure d'états électriques d'un circuit intégré (10), incluant des relations temporelles entre les états électriques, caractérisé en ce qu'il comprend : un générateur (101) de séquence de test couplé électriquement au circuit intégré (10,110), le générateur (101) de séquence de test engendrant une

    <Desc/Clms Page number 46>

    configuration de test et un signal déclencheur à un instant sélectionné de la configuration de test ; un générateur (143) de retard couplé au générateur (101) de séquence de test et recevant le signal déclencheur et produisant une impulsion lumineuse (24) dirigée vers le circuit intégré (10) en réponse au signal déclencheur ; un circuit (173) de mesure de retard couplé au générateur (143) de retard ; et un microscope qui inclut un diviseur (133) de faisceaux, le diviseur (133) étant couplé optiquement pour recevoir l'impulsion lumineuse d'une façon telle qu'une partie de l'impulsion lumineuse sortant du diviseur est couplée au circuit (173) de mesure de retard, ce qui établit une relation temporelle précise entre le déclencheur et l'impulsion lumineuse.

    

    <Desc/Clms Page number 47>

    FIG. 5D 24 = entrée d'impulsion lumineuse 121 = élément sensible à la lumière 43 = échantillonnage à seuil variable 161 = 171 = bascule Logic output = sortie logique CLK = signal d'horloge 181 = de noeud de logique 19A = porte de seuil haut 19B = porte de seuil bas 21 data selector = sélecteur de données select = sélectionner out = sortie

    Scan chain data output = sortie de données de chaîne d'exploration FIG. 5A, 5B, 5C Time = temps Displayed logic samples showing no jitter = échantillons logiques affichés ne présentant aucune instabilité Displayed logic samples showing jitter = échantillons logiques affichés ne présentant une instabilité Displayed logic samples = échantillons logiques affichés Pass = succès Fail = échec

    

    DESSINS FIG. 3, 4 12 = élément sensible à la lumière Scan enable = Validation d'Exploration Scan data in = entrée de données d'exploration 43 = signal d'horloge Scan data out = sortie de données d'exploration Logic to be tested = logique à tester Scan chain clock = signal d'horloge de chaîne d'exploration

    <Desc/Clms Page number 48>

    FIG. 9 50 = sélecteur de données 1 de n Data select control = commande de sélection de données

    FIG. 8B, 8E V node = tension au noeud Titre de FIG. BE : caractéristique en courant continu d'inverseur à hystérésis

    FIG. 7 En abscisse = longueur d'onde (gm) En ordonnée = photocharge Titre : photocharge dans région d'absorption d'épaisseur 1 jim sous substrat de silicium de 10 gm d'épaisseur

    FIG. 6 En abscisse = longueur d'onde (m) En ordonnée = coefficient d'absorption (cm-')

    16 étages 16 lines = 16 lignes 32 nodes to be attached to scan chain = 32 noeuds à attacher à la chaîne d'exploration Logic to be sampled = logique à échantillonner Data = données

    FIG. 5F 12 = élément sensible à la lumière 110 = oscillateur annulaire commandé par porte 14 = 120 = tampon flipflop = bascule 125 = diviseur par 16 Sixteen Stage Shift Register = registre à décalage à

    FIG. SE Logic node waveform = forme d'onde de noeud logique Normal logic high = haut logique normal High threshold = seuil haut Low threshold = seuil bas Normal logic low = bas logique normal

    High/low threshold flag = drapeau de seuil haut/bas

    <Desc/Clms Page number 49>

    FIG. 10 142 = connexion de chaîne d'exploration 101 = générateur de séquence de test 137 = générateur de balayage 135 = amplificateur vidéo 143 = générateur de retard 174 = mesure de retard 138 = plate-forme laser 139 = laser pulsé 141 = laser à onde entretenue

    N data inputs = n entrées de données