DE19654504A1 - Verfahren und Vorrichtung zum Prüfen integrierter Schaltkreise - Google Patents

Verfahren und Vorrichtung zum Prüfen integrierter Schaltkreise

Info

Publication number
DE19654504A1
DE19654504A1 DE1996154504 DE19654504A DE19654504A1 DE 19654504 A1 DE19654504 A1 DE 19654504A1 DE 1996154504 DE1996154504 DE 1996154504 DE 19654504 A DE19654504 A DE 19654504A DE 19654504 A1 DE19654504 A1 DE 19654504A1
Authority
DE
Germany
Prior art keywords
separation
integrated
individual
networks
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1996154504
Other languages
English (en)
Other versions
DE19654504C2 (de
Inventor
Karl-Otto Hofacker
Guenter Lau
Gerhardt Fiehne
Konrad Bach
Farzad Esfahani
Johannes Sturm
Horst H Berger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
THESYS GES fur MIKROELEKTRONI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THESYS GES fur MIKROELEKTRONI filed Critical THESYS GES fur MIKROELEKTRONI
Priority to DE1996154504 priority Critical patent/DE19654504C2/de
Publication of DE19654504A1 publication Critical patent/DE19654504A1/de
Application granted granted Critical
Publication of DE19654504C2 publication Critical patent/DE19654504C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Prüfen elektrischer Parameter einer Vielzahl von auf einem scheibenförmigen Träger, insbesondere einer Halbleiterscheibe befindlichen Schaltkreisen ohne Berührung des einzelnen Schaltkreises.
Integrierte Schaltkreise bedürfen einer Überprüfung ihrer Funktion im Scheibenverbund, um aus Kostengründen die Ausschußelemente nach der Vereinzelung (Austrennen der elektrischen Funktionseinheit aus dem Scheibenverbund), vor der teuren Montage aus­ sortieren zu können.
Diese Überprüfung erfolgt nach dem üblichen Stand der Technik durch das Aufsetzen von mechanischen Meßspitzen einer speziellen Prüfapparatur auf außerhalb der elektrisch aktiven Zone jeder einzelnen integrierten Schaltungseinheit angebrachten Kontaktierinseln (sogen. Pads), auf welchen bei der späteren Montage die Anschlußlei­ tungen z. T., z. B. durch Bonden, befestigt werden. Nacheinander wird so die gesamte Scheibe messend abgerastert. Beim Aufsetzen und Abheben der Meßspitzen kommt es immer zu einer partiellen Verformung des Metallbelags der Kontaktierinseln (speziell "Zerkratzen"), welche zu einem bestimmten Prozentsatz die automatisch ablaufende ordnungsgemäße Kontaktierung verhindert, d. h. zu sofortigem Ausschuß durch fehlende Kontakte oder/und zu späteren Ausfallen durch mangelhafte Festigkeit der Kontakt­ verbindung - die Zuverlässigkeit negativ beeinflussend - führen kann.
Die Entwicklung zu ständig höheren Arbeitsfrequenzen von integrierten logischen Schaltkreisen setzt der Verwendung von metallischen Spitzen beim Kontrollmessen Grenzen (zu hohe Eigenkapazität und Induktivität). Der wachsende Integrationsgrad zwingt ferner zum Prüfen an Teilbereichen der Schaltung, d. h. an internen Knotenstellen die im aktiven Chip-Gebiet liegen.
Die beste Lösung dieser Probleme besteht in der kontaktlosen Testmessung. Die elektro-optische Meßtechnik erfüllt die Bedingungen einer kontaktlosen Messung weitgehend (J. A. Valdmanis, Electro-Optic Measurement Techniques for Picosecond Materials, Devices, and Integrated Circuits in Measurement of High-Speed Signals in Solid State Devices, Vol. Edit. Robert B. Marcus, SEMICONDUCTOR AND SEMIMETALS, Vol. 28, ACADEMIC PRESS, INC. Boston San Diego New York Berkeley London Sydney Tokyo Toronto 1990): Hochfrequente Laserstrahlimpulse werden an bestimmten vorgesehenen Stellen der Schaltung eingestrahlt und wandeln sich in elektrische Impulse. Die Prüfimpulse werden berührungsfrei durch Sonden aufgenommen, welche den betreffenden Kontaktierinseln oder bestimmten Leiterbahn­ abschnitten angenähert werden und gegenüber der Veränderung einer physikalischen Größe in Abhängigkeit von der Stärke des die Leiter umgebenden elektrischen oder magnetischen Feldes sensibel sind. So kann z. B. die Veränderung der Kapazität zwischen der Sonde und dem Stromleiter oder die Veränderung der Doppelbrechung einer aus einem elektrooptischen Kristall bestehenden von Licht durchsetzten Spitze einer Sonde oder auch die Ablenkung der Ladungsträger durch das magnetische Feld in einer Hall-Sonde (z. B. DE-OL 39 25 685) ausgenutzt werden.
Wenn auch das Problem der kontaktfreien Generierung von hochfrequenten Meßim­ pulsen zum Ausmessen von integrierten Schaltungen prinzipiell gelöst ist, so bleibt doch das Problem der Einspeisung der Versorgungsspannung für die aktiven Bauelemente, d. h. für den eigentlichen Betrieb der Schaltungen.
Stand der Technik ist es, die Versorgungsspannung über die an jedem integrierten Schaltkreis vorhandenen Kontaktierinseln anzulegen, was über Spitzenkontakte mit den oben beschriebenen Nachteilen für die negative Veränderung der Bondkontakte verbunden ist. Die mechanische Kontaktierung ist dabei erheblich langsamer als das Ge­ nerieren der Stromimpulse durch Lichtimpulse.
Es ist Aufgabe der Erfindung, ein Verfahren und eine Vorrichtung anzugeben, welche es gestatten, die elektrische Prüfung des einzelnen auf einen späteren Chip bezogenen Schaltkreises im Scheibenverbund so vorzunehmen, daß keine der Kontaktierinseln des einzelnen Schaltkreises berührt und die Meßzeit verringert wird.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Trägerscheibe der integrierten Schaltkreise in üblicher Weise mit zwei voneinander elektrisch isolierten, den beiden Polungen entsprechenden Leiterbahnnetzen versehen wird, die einerseits mit makroskopischen Kontaktierinseln im Randbereich der Trägerscheibe galvanisch ver­ bunden werden und andererseits an einen im peripheren Bereich eines jeden Schaltkreises lokalisierten integrierten Schalter angeschlossen sind, der, verbunden mit einer ebenfalls integrierten Fotodiode oder eines Fototransistors, (im weiteren ist diese Einheit als Fotoschalter bezeichnet) das zeitweilige Einschalten, d. h. Herstellen der galvanischen Verbindung des Leiterbahnnetzes mit der integrierten Schaltung während des Tests gewährleistet.
Der Fotoschalter ist dabei in an sich bekannter Weise so ausgelegt, daß er beide Zuleitungen zur einzelnen integrierten Schaltung synchron schaltet. Im Normalzustand haben alle einzelnen integrierten Schaltungen keine ständige galvanische Verbindung zu den Leitungsnetzen. Nur der jeweils zu messende Schaltkreis - bei auf den makroskopi­ schen Kontaktierinseln der Trägerscheibe einmal für das Prüfen aller Schaltkreise aufge­ setzten Meßspitzen - ist während der kurzzeitigen Beleuchtung der Fotodiode oder des Fototransistors für die Dauer der Messung elektrisch angeschlossen.
Der unterschiedliche Spannungsabfall, der sich auf den verschieden langen Wegen der Leiterbahnen zu den einzelnen Schaltungen bzw. Gruppen gleichen Spannungsabfalls ergibt, wird vorausbestimmt. Er ist bei der stets gleichbleibenden Lageanordnung der Schaltkreise auf der Trägerscheibe für jede Trägerscheibe in gleicher Weise reproduzier­ bar und kann so bei der Spannungsbeaufschlagung im Prüfregime berücksichtigt werden.
Die Anschaltzeit der einzelnen Schaltung entspricht der Bestrahlungszeit der Fotodiode. Auf diese Weise ist eine minimale elektrische Leistung zum Prüfen nötig und ein Schutz der Meßapparatur gegen auf einzelnen Chips möglichen Kurzschlüssen gegeben.
Die Beleuchtung der integrierten Fotodioden erfolgt vorteilhafterweise über Licht­ leitfasern mit dem Licht einer Laserdiode.
Die Einschaltzeiten sind kürzer als die Aufsetz- und Abhebezeiten von mechanischen Meßspitzen, so daß sich die Meßzeit je integrierter Schaltungseinheit verringert.
Damit für die Leiterbahnen keine zusätzliche Fläche benötigt wird, werden diese in den für die mechanische Vereinzelung vorgesehenen Gebieten (Trennbereiche) parallel zu den Trennlinien geführt, wodurch ein rechtwinkliges Leiterbann-Netzraster entsteht, wobei der eigentliche Trennbereich metallfrei gehalten wird und nur kurze senkrecht zu den Trennlinien laufende metallisierte Stege die Verbindung von einem Chip zum anderen herstellen.
Die Fotoschalter können auch in den Trennbereichen der Chips untergebracht werden. Sie liegen dann so weit von dem Bereich, der bei der Vereinzelung zerstört wird, entfernt, daß sie nicht beschädigt werden. Dadurch wird aktive Fläche gespart. Ein Verschmieren des Metalls und ein Kurzschließen der dicht beieinander geführten Leiterbahnen durch das Trennschleifen hat keinen Einfluß auf die elektrische Funktion der integrierten Schaltung, da die beiden zum Trennbereich hin liegenden Leiterenden durch den optischen Schalter galvanisch vom jeweiligen Schaltkreis abge­ trennt sind.

Claims (11)

1. Verfahren und Vorrichtung zum elektrischen Prüfen einer Vielzahl von auf einer Trägerscheibe, insbesondere auf einer Halbleiterscheibe befindlichen integrierten Schaltkreisen ohne Berührung der einzelnen elektrischen Schalteinheit mit Meßspitzen, dadurch gekennzeichnet, daß in jeden einzelnen integrierten Schaltkreis parallel zu den Anschlüssen der Kontaktierinseln für die Versorgungsspannung ein für optische Bestrahlung empfindlicher, mit einer Fotodiode oder einem Fototransistor versehener Schalter integriert wird, daß im Randbereich der Trägerscheibe der integrierten Schaltkreise makroskopische Kontaktierinseln angelegt werden und auf der aktiven Scheibenfläche zwei von­ einander isolierte, den beiden Polungen entsprechende gleiche Leiterbahnnetze erzeugt werden, welche die Verbindung zwischen den makroskopischen Kontak­ tierinseln im Randbereich der Trägerscheibe und den fotoempfindlichen Schal­ tern herstellen, wobei letztere nur im beleuchteten Zustand eine galvanische Verbindung zu den einzelnen integrierten Schaltkreisen aufbauen, und daß für den Test der Schaltkreise die unterschiedlichen Beträge des Spannungsabfalls, die sich auf den verschieden langen Wegen der Leiterbahnen zu den einzelnen Schaltungen bzw. Gruppen gleichen Spannungsabfalls ergeben, vorausbestimmt und bei der Prüfung als Beaufschlagung der Versorgungsspannung berücksich­ tigt werden.
2. Verfahren und Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Leiterbahnen der beiden Leiterbahnnetze parallel zueinander geführt werden.
3. Verfahren und Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Leiterbahnebenen als rechtwinkliges Netz ausgeführt werden und die Leiterbah­ nen in den Trennbereichen der Chips parallel zur Trennspur und diese auf dem parallelen Weg frei lassend verlaufen, wobei die Verbindungen von Chip zu Chip durch senkrecht zu den Trennlinien geführte, diese überquerende Leiterbahnver­ bindungen hergestellt werden.
4. Verfahren und Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Fotoschalter so ausgelegt wird, daß er die beiden Zuleitungen der Leiterbahn­ netze zu einer integrierten Schaltung synchron schaltet.
5. Verfahren und Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß für bestimmte Anwendungsfalle der Fotoschalter so ausgelegt wird, daß es nur eine der beiden Zuleitungen zu einer integrierten Schaltung schaltet.
6. Verfahren und Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Aktivierung der Fotoschalter zum Zwecke der Erzielung des Einschaltzustandes der jeweiligen einzelnen Spannungsversorgung synchron gesteuert mit der Trä­ gerscheibenbewegung und der Generierung der Testsignale erfolgt.
7. Verfahren und Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Fotoschalter in die Zuleitungen an der Peripherie der Chips integriert werden.
8. Verfahren und Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Fotoschalter im Bereich der Trenngebiete der Vereinzelung untergebracht sind und so gelegen sind, daß sie durch die Vereinzelung nicht zerstört werden.
9. Verfahren und Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sich die elektrischen Zuführungen je integrierter Schalteinheit auf dem Chip mehrfach verzweigen und jeder Zweig mit einem Fotoschalter versehen ist.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Teile der Leiterbahn­ netze oder die gesamten Leiterbahnnetze nach dem Prüfen und vor der Verein­ zelung entfernt werden.
11. Verfahren nach Anspruch 1 und 10, dadurch gekennzeichnet, daß die Teile der Leiterbahnnetze entfernt werden, welche in den Trennbereichen verlaufen, zumindest die, welche die Trennlinien der Vereinzelung kreuzen.
DE1996154504 1996-12-18 1996-12-18 Verfahren und Vorrichtung zum Prüfen integrierter Schaltkreise Expired - Fee Related DE19654504C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1996154504 DE19654504C2 (de) 1996-12-18 1996-12-18 Verfahren und Vorrichtung zum Prüfen integrierter Schaltkreise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996154504 DE19654504C2 (de) 1996-12-18 1996-12-18 Verfahren und Vorrichtung zum Prüfen integrierter Schaltkreise

Publications (2)

Publication Number Publication Date
DE19654504A1 true DE19654504A1 (de) 1998-06-25
DE19654504C2 DE19654504C2 (de) 2003-08-21

Family

ID=7816311

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996154504 Expired - Fee Related DE19654504C2 (de) 1996-12-18 1996-12-18 Verfahren und Vorrichtung zum Prüfen integrierter Schaltkreise

Country Status (1)

Country Link
DE (1) DE19654504C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0984290A1 (de) * 1998-09-01 2000-03-08 Siemens Aktiengesellschaft Verfahren zum Betrieb einer integrierten Schaltung
FR2815415A1 (fr) * 2000-09-28 2002-04-19 Schlumberger Technologies Inc Verrou sur microplaquette declenche par effet optique pour mesures de temps de circuits integres
DE19707325B4 (de) * 1997-02-12 2005-09-29 X-Fab Semiconductor Foundries Gmbh Verfahren zum Prüfen integrierter Schaltkreise

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2541003A1 (de) * 1975-09-13 1977-03-17 Licentia Gmbh Festkoerperschaltkreis
DE2546272A1 (de) * 1975-10-16 1977-04-21 Licentia Gmbh Festkoerperschaltkreis
DE2831787A1 (de) * 1978-07-19 1980-01-31 Siemens Ag Mit hilfe eines elektronen- oder laserstrahls pruefbare, integrierte schaltungsanordnung
EP0208977A1 (de) * 1985-07-05 1987-01-21 Itt Industries, Inc. Testen integrierter Schaltungen
DE3710865A1 (de) * 1986-04-01 1987-10-22 Toshiba Kawasaki Kk Halbleitervorrichtung
EP0286814A2 (de) * 1987-03-31 1988-10-19 Siemens Aktiengesellschaft Ansteuereinrichtung
DE3925552A1 (de) * 1989-08-02 1991-02-14 Licentia Gmbh Abtastkopf
US5177437A (en) * 1990-08-08 1993-01-05 Photon Dynamics, Inc. High-density optically-addressable circuit board probe panel and method for use
DE3853389T2 (de) * 1987-07-31 1995-11-16 Schlumberger Ind Sa Vorrichtung zur Prüfüng einer Schaltung.

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3925685A1 (de) * 1989-08-03 1991-02-14 Telefunken Electronic Gmbh Abtastkopf

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2541003A1 (de) * 1975-09-13 1977-03-17 Licentia Gmbh Festkoerperschaltkreis
DE2546272A1 (de) * 1975-10-16 1977-04-21 Licentia Gmbh Festkoerperschaltkreis
DE2831787A1 (de) * 1978-07-19 1980-01-31 Siemens Ag Mit hilfe eines elektronen- oder laserstrahls pruefbare, integrierte schaltungsanordnung
EP0208977A1 (de) * 1985-07-05 1987-01-21 Itt Industries, Inc. Testen integrierter Schaltungen
DE3710865A1 (de) * 1986-04-01 1987-10-22 Toshiba Kawasaki Kk Halbleitervorrichtung
EP0286814A2 (de) * 1987-03-31 1988-10-19 Siemens Aktiengesellschaft Ansteuereinrichtung
US4904067A (en) * 1987-03-31 1990-02-27 Siemens Aktiengesellschaft Selection device
DE3853389T2 (de) * 1987-07-31 1995-11-16 Schlumberger Ind Sa Vorrichtung zur Prüfüng einer Schaltung.
DE3925552A1 (de) * 1989-08-02 1991-02-14 Licentia Gmbh Abtastkopf
US5177437A (en) * 1990-08-08 1993-01-05 Photon Dynamics, Inc. High-density optically-addressable circuit board probe panel and method for use

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19707325B4 (de) * 1997-02-12 2005-09-29 X-Fab Semiconductor Foundries Gmbh Verfahren zum Prüfen integrierter Schaltkreise
DE19707325B8 (de) * 1997-02-12 2006-06-01 X-Fab Semiconductor Foundries Ag Verfahren zum Prüfen integrierter Schaltkreise
EP0984290A1 (de) * 1998-09-01 2000-03-08 Siemens Aktiengesellschaft Verfahren zum Betrieb einer integrierten Schaltung
US6236224B1 (en) 1998-09-01 2001-05-22 Siemens Aktiengesellschaft Method of operating an integrated circuit
FR2815415A1 (fr) * 2000-09-28 2002-04-19 Schlumberger Technologies Inc Verrou sur microplaquette declenche par effet optique pour mesures de temps de circuits integres

Also Published As

Publication number Publication date
DE19654504C2 (de) 2003-08-21

Similar Documents

Publication Publication Date Title
DE3882689T2 (de) Testprobe für elektrische Signale.
EP0470118B1 (de) Prüfvorrichtung zum prüfen von elektrischen oder elektronischen prüflingen
DE602004010116T2 (de) Verfahren und vorrichtung zum testen elektrischer eigenschaften eines zu prüfenden objekts
DE4001737A1 (de) Elektro-optische signalmessung
DE19861240B4 (de) IC-Testgerät
DE2903517A1 (de) Messfuehler und damit ausgestattete testanordnung sowie damit durchzufuehrendes testverfahren
EP0382868B1 (de) Schaltung zum Messen von Widerständen von Prüflingen
DE69325751T2 (de) Verfahren zum Testen des Kontakts zwischen einem integrierten Baustein und einer Leiterplatte
JPH0625800B2 (ja) 回路ボードと試験治具間の接続性を確認する方法およびその装置
DE19654504A1 (de) Verfahren und Vorrichtung zum Prüfen integrierter Schaltkreise
EP1012613B1 (de) Verfahren und vorrichtung zur gepulsten hochstrombelastung integrierter schaltungen und strukturen
EP1046921B1 (de) Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene
DE19813503C1 (de) Schaltungsanordnung zum Verhindern von bei Kontaktfehlern auftretenden falschen Ergebnissen beim Testen einer integrierten Schaltung
JPH09281182A (ja) 測定ボードおよびその測定ボードを用いたi/o端子試験システム
EP0494436A2 (de) Prüfvorrichtung
EP0489052B1 (de) Vorrichtung für die elektrische funktionsprüfung von verdrahtungsfeldern, inbesondere von leiterplatten
EP1020733B1 (de) Integrierte Halbleiterschaltung zur Funktionsüberprüfung von Pad-Zellen
EP1317674B1 (de) Verfahren und vorrichtung zur prüfung von leiterplatten auf ihre funktionsfähigkeit
DE19707325B4 (de) Verfahren zum Prüfen integrierter Schaltkreise
DE19506720C1 (de) Verfahren zum Prüfen des Kontaktes zwischen Anschlußstiften und Leiterbahnen sowie Vorrichtung zum Durchführen des Verfahrens
EP0275094B1 (de) Anordnung zum Prüfen von integrierten Schaltkreisen
DE3925552C2 (de)
DE102019000167A1 (de) Prüfkarte zum Messen von integrierten Schaltungen auf einer Halbleiterscheibe und Prüfverfahren
KR100248934B1 (ko) 측정보드 및 그 측정보드를 사용한 i/o단자 시험시스템
DE19707312C2 (de) Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8122 Nonbinding interest in granting licenses declared
8127 New person/name/address of the applicant

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES GMBH, 99097 ERFURT,

8127 New person/name/address of the applicant

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES AG, 99097 ERFURT, DE

8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701