DE19707312C2 - Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise - Google Patents

Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise

Info

Publication number
DE19707312C2
DE19707312C2 DE1997107312 DE19707312A DE19707312C2 DE 19707312 C2 DE19707312 C2 DE 19707312C2 DE 1997107312 DE1997107312 DE 1997107312 DE 19707312 A DE19707312 A DE 19707312A DE 19707312 C2 DE19707312 C2 DE 19707312C2
Authority
DE
Germany
Prior art keywords
circuit arrangement
fuses
reliability
improving
integrated circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1997107312
Other languages
English (en)
Other versions
DE19707312A1 (de
Inventor
Karl-Otto Hofacker
Uwe Vos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE1997107312 priority Critical patent/DE19707312C2/de
Publication of DE19707312A1 publication Critical patent/DE19707312A1/de
Application granted granted Critical
Publication of DE19707312C2 publication Critical patent/DE19707312C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Verbesserung der Zuverlässigkeit der kontaktlosen Prüfung von integrierten Schaltkreisen gemäß dem Oberbegriff des Anspruchs 1, wie sie beispiels­ weise aus der DE 44 00 118 A1 bekannt ist. Dabei wird die Betriebsspannung durch mindestens zwei voneinander elektrisch isolierte, den beiden Polungen zuzuordnende Leitungsbahnnetze zugeführt, die einerseits mit makroskopischen Kontaktierinseln im Randbereich der Trägerscheibe und ande­ rerseits mit einem im peripheren Bereich eines jeden Schaltkreises lokalisierten inte­ grierten Schalter galvanisch verbunden sind, der verschaltet mit einer ebenfalls in­ tegrierten Fotodiode oder einem Fototransistor, das zeitweilige Einschalten, d. h. Herstellen der galvanischen Verbindung des jeweiligen Leitungsbahnnetzes mit der integrierten Schaltung während des Tests gewährleistet.
Solche, bereits vorgeschlagenen sogenannten Spannungsversorgungsnetze sind aufgrund der besonderen Verschaltung der lichtempfindlichen Bauelemente, welche eine galvanische Verbin­ dung nur während der Belichtung herstellen (im Folgenden als Fotoschalter be­ zeichnet), gegen Kurzschlüsse im Bereich der integrierten Schaltung, d. h. hinter dem Fotoschalter liegend, gesichert. Befindet sich jedoch an irgend einer Stelle eines spannungsführenden Leitungsbahnnetzes ein Kurzschluß, dann kommt es unweiger­ lich zu Fehlmessungen, aufgrund der bei der Messung zu berücksichtigenden, von der Lage der einzelnen Chip-Gruppen abhängigen Potentialänderungen, d. h. die gesamte Scheibe ist dann nicht meßfähig, was Ausschuß bedeutet.
Es ist Aufgabe der Erfindung, eine Schaltungsanordnung anzugeben, welche die elektrische Prüfung einer Vielzahl von auf einer Halbleiterscheibe befindlichen Bauelementen oder Bauelementeeinheiten, die zwecks Versorgung mit der Betriebsspannung durch Leitungsbahnnetze miteinander und mit am Rand der Halbleiterterscheibe befindlichen Kontaktinseln verbunden sind, für den Fall gestattet, daß im jeweils spannungsführenden Leitungsbahnnetz ein oder mehrere Kurz­ schlüsse vorliegen.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß eine Vielzahl von Sicherungen in die Leitungsbahnen so integriert wird, daß jede Zuführungsbahn zu einem einzelnen Bauelement und jeder Verzweigungsast jeweils im kleinstmöglichen Abstand zur zusammenführenden Verzweigungstelle gesondert abgesichert ist.
Die Sicherungen können in der Art von einfachen Schmelzsicherungen oder elektronisch aufgebaut sein. Sie werden integriert hergestellt, ohne daß zusätzliche technologische Schritte notwendig sind.
Da das Leitungsbahnnetz einen definierten Bahnenverlauf hat und gruppenweise gleiche Bahnlängen vorliegen, können die durch die zwischengeschalteten Sicherungen auftretenden Spannungsverluste vorausbestimmt und bei der Prüfung berücksichtigt werden.
Durch Abtrennung des jeweiligen mit Kurzschluß behafteten Teilabschnittes ist die Voraussetzung für eine störungsfreie Prüfung der übrigbleibenden Bauelementeeinheiten gegeben, wodurch größerer Ausschuß verhindert wird.

Claims (3)

1. Schaltungsanordnung zur Verbesserung der Zuverlässigkeit des Meßergebnisses beim elektrischen Prüfen einer Vielzahl von auf einer Trä­ gerscheibe, insbesondere einer Halbleiterscheibe befindlichen integrierten Schaltkreisen, wobei jeder integrierte Schaltkreis über einen Schalter mit mindestens zwei Leitungsbahnen, welche zu Kontakten an der Peripherie der Trägerscheibe führen, verbunden ist, dadurch gekennzeichnet, daß Sicherungen in den spannungsführenden Leitungsbahnen jeder Zuführung zu einem einzelnen integrierten Schaltkreis und in jedem Ast einer verzweigten Leitbahn an Stellen vorgesehen sind, für die die jeweiligen Abstände zur nächsten, Leitbahnäste zusammenführenden Verzweigungsstelle minimal gehalten sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Sicherungen als Schmelzsicherungen aufgebaut sind.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Sicherungen als elektronische Abschalter aufgebaut sind.
DE1997107312 1997-02-11 1997-02-11 Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise Expired - Fee Related DE19707312C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997107312 DE19707312C2 (de) 1997-02-11 1997-02-11 Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997107312 DE19707312C2 (de) 1997-02-11 1997-02-11 Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise

Publications (2)

Publication Number Publication Date
DE19707312A1 DE19707312A1 (de) 1998-08-20
DE19707312C2 true DE19707312C2 (de) 2002-10-24

Family

ID=7821291

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997107312 Expired - Fee Related DE19707312C2 (de) 1997-02-11 1997-02-11 Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise

Country Status (1)

Country Link
DE (1) DE19707312C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10146177C2 (de) * 2001-09-19 2003-12-11 Infineon Technologies Ag Wafer mit zusätzlichen Schaltungsteilen im Kerfbereich zum Testen von integrierten Schaltungen auf dem Wafer
DE10152086B4 (de) * 2001-10-23 2007-03-22 Infineon Technologies Ag Verfahren zum Testen einer Mehrzahl von Bauelementen auf einem Wafer mit einer gemeinsamen Datenleitung und einer gemeinsamen Versorgungsleitung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3617141A1 (de) * 1985-05-23 1986-11-27 Mitsubishi Denki K.K., Tokio/Tokyo Halbleiterbaueinheit mit integrierter schaltung und schmelzsicherungsstrecke
DE4400118A1 (de) * 1994-01-04 1995-07-06 Siemens Ag Verfahren zum Durchführen von Burn-in-Prozeduren an Halbleiterchips

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3617141A1 (de) * 1985-05-23 1986-11-27 Mitsubishi Denki K.K., Tokio/Tokyo Halbleiterbaueinheit mit integrierter schaltung und schmelzsicherungsstrecke
DE4400118A1 (de) * 1994-01-04 1995-07-06 Siemens Ag Verfahren zum Durchführen von Burn-in-Prozeduren an Halbleiterchips

Also Published As

Publication number Publication date
DE19707312A1 (de) 1998-08-20

Similar Documents

Publication Publication Date Title
EP0285799A2 (de) Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten
DE10042224C2 (de) Modultestsockel für Prüfadapter
DE69831457T2 (de) Halbleiteranordnung mit zwei mit einem Erdungsanschluss verbundenen Erdungsverbindungspunkten und Testverfahren dafür
DE2114360A1 (de) Trager mit Kode
DE2744299A1 (de) Verfahren zum ausrichten einer reihe von sonden auf eine reihe von kontakten
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
DE3723573A1 (de) Vorrichtung zur funktionsueberpruefung integrierter schaltkreise
DE10308323B4 (de) Halbleiterchipanordnung mit ROM
DE19707312C2 (de) Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise
EP0494436A2 (de) Prüfvorrichtung
DE3427540A1 (de) Vorrichtung zum pruefen von sicherungen
DE2938567C2 (de) Gehäuse für hochintegrierte Schaltkreise
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE4223193A1 (de) Programmierbare Steuerung mit Anschlußeinheiten zur Verbindung mit analogen und/oder digitalen Peripheriegeräten
DE19825009C1 (de) Prüfanordnung für Bondpad
DE3927842A1 (de) Vorrichtung fuer die elektrische funktionspruefung von verdrahtungsfeldern, insbesondere von leiterplatten
DE102009020818B4 (de) Generatoranschluss einer Photovoltaikanlage
EP2037553A1 (de) Generatoranschluss einer Photovoltaikanlage
EP1860447A2 (de) Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung
DE102005021586B3 (de) Halbleiterchip und Verfahren zur Überprüfung der Unversehrtheit von Halbleiterchips
DE2051052A1 (de) Prüfvorrichtung zum Prüfen von geätzten Schaltungsplatten
DE69200478T2 (de) Verfahren und Gerät zur Prüfung paralellgeschalteter Dioden mit sichtbaren Übergängen.
DE19506720C1 (de) Verfahren zum Prüfen des Kontaktes zwischen Anschlußstiften und Leiterbahnen sowie Vorrichtung zum Durchführen des Verfahrens
DE2629495C3 (de) Verfahren zur Prüfung der Entkopplungsdioden in mit Relais aufgebauten Koordinatenkopplern
EP0806826A3 (de) Entkoppelglied für Überspannungsschutz-Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8122 Nonbinding interest in granting licenses declared
8127 New person/name/address of the applicant

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES GMBH, 99097 ERFURT,

8139 Disposal/non-payment of the annual fee
8127 New person/name/address of the applicant

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES AG, 99097 ERFURT, DE

8170 Reinstatement of the former position
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130903