DE19707312A1 - Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise - Google Patents

Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise

Info

Publication number
DE19707312A1
DE19707312A1 DE1997107312 DE19707312A DE19707312A1 DE 19707312 A1 DE19707312 A1 DE 19707312A1 DE 1997107312 DE1997107312 DE 1997107312 DE 19707312 A DE19707312 A DE 19707312A DE 19707312 A1 DE19707312 A1 DE 19707312A1
Authority
DE
Germany
Prior art keywords
fuses
circuit arrangement
circuit
arrangement according
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1997107312
Other languages
English (en)
Other versions
DE19707312C2 (de
Inventor
Karl-Otto Hofacker
Uwe Vos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
THESYS GES fur MIKROELEKTRONI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THESYS GES fur MIKROELEKTRONI filed Critical THESYS GES fur MIKROELEKTRONI
Priority to DE1997107312 priority Critical patent/DE19707312C2/de
Publication of DE19707312A1 publication Critical patent/DE19707312A1/de
Application granted granted Critical
Publication of DE19707312C2 publication Critical patent/DE19707312C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Verbesserung der Zuverlässig­ keit der kontaktlosen Prüfung von integrierten Schaltkreisen, bei welcher die Be­ triebsspannung durch mindestens zwei voneinander elektrisch isolierte, den beiden Po­ lungen zuzuordnende Leitungsbahnnetze zugeführt wird, die einerseits mit makros­ kopischen Kontaktierinseln im Randbereich der Trägerscheibe und andererseits mit einem im peripheren Bereich eines jeden Schaltkreises lokalisierten integrierten Schal­ ter galvanisch verbunden sind, der verschaltet mit einer ebenfalls integrierten Fotodio­ de oder einem Fototransistor, das zeitweilige Einschalten, d. h. Herstellen der galva­ nischen Verbindung des jeweiligen Leitungsbahnnetzes mit der integrierten Schaltung während des Tests gewährleistet.
Solche, bereits vorgeschlagenen sogenannte Spannungsversorgungsnetze sind auf­ grund der besonderen Verschaltung der lichtempfindlichen Bauelemente, welche eine galvanische Verbindung nur während der Belichtung herstellen (im Folgenden als Fotoschalter bezeichnet), gegen Kurzschlüsse im Bereich der integrierten Schaltung, d. h. hinter dem Fotoschalter liegend, gesichert. Befindet sich jedoch an irgend einer Stelle eines spannungsführenden Leitungsbahnnetzes ein Kurzschluß, dann kommt es unweigerlich zu Fehlmessungen, aufgrund der bei der Messung zu berücksichtigen­ den, von der Lage der einzelnen Chip-Gruppen abhängigen Potentialänderungen, d. h. die gesamte Scheibe ist dann nicht meßfähig, was Ausschuß bedeutet.
Es ist Aufgabe der Erfindung, eine Schaltungsanordnung anzugeben, welche die elek­ trische Prüfung einer Vielzahl von auf einer Halbleiterscheibe befindlichen Bauelemen­ ten oder Bauelementeeinheiten, die zwecks Versorgung mit der Betriebsspannung durch Leitungsbahnnetze miteinander und mit am Rand der Halbleiterscheibe be­ findlichen Kontaktinseln verbunden sind, für den Fall gestattet, daß im jeweils span­ nungsführenden Leitungsbahnnetz ein oder mehrere Kurzschlüsse vorliegen.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß eine Vielzahl von Sicherun­ gen in die Leitungsbahnen so integriert wird, daß jede Zuführungsbahn zu einem ein­ zelnen Bauelement und jeder Verzweigungsast jeweils im kleinstmöglichen Abstand zur zusammenführenden Verzweigungsstelle gesondert abgesichert ist.
Die Sicherungen können in der Art von einfachen Schmelzsicherungen oder elektro­ nisch aufgebaut sein. Sie werden integriert hergestellt, ohne daß zusätzliche technolo­ gische Schritte notwendig sind.
Da das Leitungsbahnnetz einen definierten Bahnenverlauf hat und gruppenweise glei­ che Bahnlängen vorliegen, können die durch die zwischengeschalteten Sicherungen auftretenden Spannungsverluste vorausbestimmt und bei der Prüfung berücksichtigt werden.
Durch Abtrennung des jeweiligen mit Kurzschluß behafteten Teillabschnittes ist die Voraussetzung für eine störungsfreie Prüfung der übrigbleibenden Bauelementeein­ heiten gegeben, wodurch größerer Ausschuß verhindert wird.

Claims (5)

1. Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim elektrischen Prüfen einer Vielzahl von auf einer Trägerscheibe, insbesondere auf einer Halbleiterscheibe befindlichen Bauelementen, insbesondere integrierten Schalt­ kreisen, wobei jedes Einzelbauelement über einen Schalter mit mindestens zwei Leitungsbannen, welche zu Kontakten an der Peripherie der Trägerschei­ be führen, verbunden ist, dadurch gekennzeichnet, daß Sicherungen in den spannungsführenden Leitungsbahnen vorhanden sind, so daß jede Zuführungs­ bahn zu einem einzelnen Bauelement und jeder Verzweigungsast abgesichert ist und im Fall eines Kurzschlusses im entsprechenden Leitungsstück dieses elektrisch abgetrennt wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Si­ cherung jeweils im kleinstmöglichen Abstand zur nächsten zusammenführen­ den Verzweigungsstelle der jeweiligen Leitungsbahn liegt.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Si­ cherungen integriert, mit der gleichen Technologie wie die Bauelemente her­ gestellt sind.
4. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Sicherungen als Schmelzsicherungen aufgebaut sind.
5. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Sicherungen als elektronische Abschalter aufgebaut sind.
DE1997107312 1997-02-11 1997-02-11 Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise Expired - Fee Related DE19707312C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997107312 DE19707312C2 (de) 1997-02-11 1997-02-11 Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997107312 DE19707312C2 (de) 1997-02-11 1997-02-11 Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise

Publications (2)

Publication Number Publication Date
DE19707312A1 true DE19707312A1 (de) 1998-08-20
DE19707312C2 DE19707312C2 (de) 2002-10-24

Family

ID=7821291

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997107312 Expired - Fee Related DE19707312C2 (de) 1997-02-11 1997-02-11 Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise

Country Status (1)

Country Link
DE (1) DE19707312C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10146177A1 (de) * 2001-09-19 2003-04-10 Infineon Technologies Ag Verfahren zum Testen einer integrierten Schaltung mit einem zusätzlichen Schaltungsteil sowie integrierte Schaltung
DE10152086A1 (de) * 2001-10-23 2003-05-08 Infineon Technologies Ag Verfahren zum Testen einer Mehrzahl von Bauelementen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3617141A1 (de) * 1985-05-23 1986-11-27 Mitsubishi Denki K.K., Tokio/Tokyo Halbleiterbaueinheit mit integrierter schaltung und schmelzsicherungsstrecke
DE4400118A1 (de) * 1994-01-04 1995-07-06 Siemens Ag Verfahren zum Durchführen von Burn-in-Prozeduren an Halbleiterchips

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3617141A1 (de) * 1985-05-23 1986-11-27 Mitsubishi Denki K.K., Tokio/Tokyo Halbleiterbaueinheit mit integrierter schaltung und schmelzsicherungsstrecke
DE4400118A1 (de) * 1994-01-04 1995-07-06 Siemens Ag Verfahren zum Durchführen von Burn-in-Prozeduren an Halbleiterchips

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10146177A1 (de) * 2001-09-19 2003-04-10 Infineon Technologies Ag Verfahren zum Testen einer integrierten Schaltung mit einem zusätzlichen Schaltungsteil sowie integrierte Schaltung
DE10146177C2 (de) * 2001-09-19 2003-12-11 Infineon Technologies Ag Wafer mit zusätzlichen Schaltungsteilen im Kerfbereich zum Testen von integrierten Schaltungen auf dem Wafer
US6787801B2 (en) 2001-09-19 2004-09-07 Infienon Technologies Ag Wafer with additional circuit parts in the kerf area for testing integrated circuits on the wafer
DE10152086A1 (de) * 2001-10-23 2003-05-08 Infineon Technologies Ag Verfahren zum Testen einer Mehrzahl von Bauelementen
US6917214B2 (en) 2001-10-23 2005-07-12 Infineon Technologies Ag Method for testing a plurality of devices disposed on a wafer and connected by a common data line
DE10152086B4 (de) * 2001-10-23 2007-03-22 Infineon Technologies Ag Verfahren zum Testen einer Mehrzahl von Bauelementen auf einem Wafer mit einer gemeinsamen Datenleitung und einer gemeinsamen Versorgungsleitung

Also Published As

Publication number Publication date
DE19707312C2 (de) 2002-10-24

Similar Documents

Publication Publication Date Title
KR100274558B1 (ko) 웨이퍼 번인 및 검사 시스템
DE2114360A1 (de) Trager mit Kode
KR960014952A (ko) 반도체 웨이퍼의 번인 및 테스트방법과 그것에 사용되는 번인보드
EP0838688A3 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
JPH01250077A (ja) 回路ボードと試験治具間の接続性を確認する方法およびその装置
US4130794A (en) Methods and means for identifying and testing circuit connections
DE3723573A1 (de) Vorrichtung zur funktionsueberpruefung integrierter schaltkreise
US4743842A (en) Tri-state circuit tester
DE19707312A1 (de) Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise
EP0875767A3 (de) Vorrichtung und Verfahren zum Prüfen von unbestückten Leiterplatten
DE3427540A1 (de) Vorrichtung zum pruefen von sicherungen
DE2938567C2 (de) Gehäuse für hochintegrierte Schaltkreise
EP0494436A2 (de) Prüfvorrichtung
DE19825009C1 (de) Prüfanordnung für Bondpad
DE4223193A1 (de) Programmierbare Steuerung mit Anschlußeinheiten zur Verbindung mit analogen und/oder digitalen Peripheriegeräten
EP0489052B1 (de) Vorrichtung für die elektrische funktionsprüfung von verdrahtungsfeldern, inbesondere von leiterplatten
EP0945735A3 (de) Anordnung zum Erkennen von Kontaktfehlern beim Testen von integrierten Schaltung
DE102004028695B3 (de) Halbleiterbauelement mit einem Bruchsensor
DE2051052A1 (de) Prüfvorrichtung zum Prüfen von geätzten Schaltungsplatten
DE3327503A1 (de) Teststruktur zur kennzeichnung von halbleiterchips und verfahren zu deren kennzeichnung
DE102005021586B3 (de) Halbleiterchip und Verfahren zur Überprüfung der Unversehrtheit von Halbleiterchips
JPH06300805A (ja) 等電位線の電気試験方法
EP0214229B1 (de) Logische schaltung mit verbesserter testmöglichkeit für defekte durchgangskontakte
DE19506720C1 (de) Verfahren zum Prüfen des Kontaktes zwischen Anschlußstiften und Leiterbahnen sowie Vorrichtung zum Durchführen des Verfahrens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8122 Nonbinding interest in granting licenses declared
8127 New person/name/address of the applicant

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES GMBH, 99097 ERFURT,

8139 Disposal/non-payment of the annual fee
8127 New person/name/address of the applicant

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES AG, 99097 ERFURT, DE

8170 Reinstatement of the former position
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130903