DE3617141A1 - Halbleiterbaueinheit mit integrierter schaltung und schmelzsicherungsstrecke - Google Patents

Halbleiterbaueinheit mit integrierter schaltung und schmelzsicherungsstrecke

Info

Publication number
DE3617141A1
DE3617141A1 DE19863617141 DE3617141A DE3617141A1 DE 3617141 A1 DE3617141 A1 DE 3617141A1 DE 19863617141 DE19863617141 DE 19863617141 DE 3617141 A DE3617141 A DE 3617141A DE 3617141 A1 DE3617141 A1 DE 3617141A1
Authority
DE
Germany
Prior art keywords
fuse link
fuse
insulating layer
film
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863617141
Other languages
English (en)
Other versions
DE3617141C2 (de
Inventor
Hiroshi Itami Hyogo Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3617141A1 publication Critical patent/DE3617141A1/de
Application granted granted Critical
Publication of DE3617141C2 publication Critical patent/DE3617141C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

TER MEER -MÜLLER · STEINMEISTER .* ": - : " :..: ·..'F-3961 -02' '
"— 36 17ΗΊ
Halbleiterbaueinheit mit integrierter Schaltung und Schmelzsicherungsstrecke
Beschreibung
Die Erfindung betrifft eine Halbleiterbaugruppe mit einem eine Schmelzsicherung einschließenden Schaltkreis.
Ein zur Entlastung eines fehlerhaften Chips innerhalb einer Halbleiterbaugruppe vorgesehene Schaltung wird im allgemeinen als Redundanzschaltung oder Redundanzkreis bezeichnet.
Sind im Verlauf eines Produktsionprozesses eine oder mehrere Binärstellen innerhalb eines IC-Speicherchips fehlerhaft, so lassen sich die die fehlerhaften Binärstellen enthaltenden Speicherzellenreihen oder -spalten durch ersatz- oder hilfsweise vorgesehene Speicherzellenreihen oder -spalten,die fehlerfrei sind, innerhalb des Chips ersetzen. Die Hilfsspeicherzeilen und -reihen sowie die ersetzende zugehörige Schaltung bilden zusammen den erwähnten Redundanzschaltkreis.
Um eine mit fehlerhaften Binärspeicherstellen behaftete Speicherzellenreihe oder -spalte zu ersetzen, werden die folgenden Schritte eingeleitet:
(1) Die betreffende Speicherzellenreihe oder -spalte wird von der Schaltung getrennt und
(2) eine Hilfsspeicherzellenrexhe oder -spalte wird mittels der Ersatzschaltung an die übrige Schaltung an-
TER MEER -MÜLLER · STEINMEISTER -* -. .- \."\Λ" P-3961 -02
_ --— _ 3b 1I 7U
geschlossen, die zuvor mit der fehlerhaften Reihe oder Spalte verbunden war.
Bei diesem Austauschvorgang wird eine in der Redundanzschaltung vorgesehene Sicherung durchgetrennt. Dies bedeutet:
(1) eine mit fehlerhaften Binärspeicherstellen behaftete Speicherzellenreihe oder -spalte wird durch Durchtrennen der mit der betreffenden Spalte oder Reihe verbundenen Sicherung von der übrigen Schaltung getrennt, und
(2) eine Hilfsspeicherzellenreihe oder -spalte wird durch Durchtrennen einer Mehrzahl von Sicherungen in einer bestimmten Kombination an die erwähnte Schaltung angeschlossen entsprechend einer bestimmten Regel. Die Sicherungen sind in der Austauschschaltung enthalten.
L/ Zunächst sei unter Bezug auf die Fig. 4(a) und 4(b) ein herkömmliches Verfahren zur Herstellung einer Halbleiterbaugruppe mit einer Redundanzschaltung erläutert.
Wie die Fig. 4(b) zeigt, wird auf einem Siliciumsubstrat ein Oxidfilm 2 ausgebildet. Sodann wird eine Sicherung für einen Redundanzkreis 3 aus gleichem Material hergestellt wie das Gate aus polykristallinem Silicium und ein PSG-FiIm 4 (PSG = Phosphorsilikatcflas)
wird durch ein chemisches Dampfniederschlagsverfahren aufgebracht. Anschließend wird der PSG-FiIm 4 unter Verwendung einer Photoresistmaske selektiv abgeätzt, um einen Teil der Sicherung 3 freizulegen, wobei Kontaktlöcher 5A und 5B entstehen. Sodann wird über dem PSG-FiIm 4 eine Al-Verdrahtung oder -Leiterschicht 6 aufgebracht und der die Sicherung 3 enthaltende Redundanzschaltkreis ist fertiggestellt.
35
Das Verfahren zur Auftrennung der Sicherung dieses Redun-
TER MEER · MÜLLER · STEINMEISTER -" ~;,„:,.." ,"--"F 3961 02
danzschaltkreises wird nachfolgend erläutert.
Fig. 4(a) zeigt eine Ansicht der Sicherung 3 des Redundanzschaltkreises, wobei rait IQ die Länge eines Auftrennbereichs bezeichnet ist, d. h. das Längsstück des für die Auftrennung der Sicherung 3 vorgesehenen Bereichs.
Fig. 5 verdeutlicht den Zusammenhang zwischen der Position und dem Radius eines Laserstrahls sowie der Länge 2,0 des Auftrennbereichs. Fig. 5(a) zeigt einen Zustand, bei dem der Laserstrahl 7A mit einem Strahlradius rO auf das Zentrum Cl der Sicherung 3 des Redundanzkreises auftrifft und die Fig. 5(b) verdeutlicht den Zustand mit auf die
Länge Ll aufgetrennter Sicherung 3 nach Bestrahlung mit dem Laser.
In diesem Fall gilt die Beziehung
2rO = Ll (1-1)
Es sei angenommen, daß die Positioniergenauigkeit des Laserstrahls 7A im Toleranzbereich + dO liege und daß der Bereich der Lasereinstrahlung sich wie in Fig. 5(c) gezeigt, entsprechend den Schwankungen des Strahlungszentrums von Punkt C2 bis Punkt C3 in Bereichen von 7B bis IC verschieben kann, so daß sich unter Berücksichtigung dieser Verschiebungen die Auftrennlänge Ll entsprechend der nachfolgenden Gleichung angeben läßt:
Ll = 2rO + 2dO (1-2)
und
Ll < £0 (1-3)
Dementsprechend läßt sich der Längenbereich £0 der Auftrennung wie folgt angeben:
TER MEER -MÜLLER ■ STEINMEISTCR .:!. --*---" *--"*«'F 3961 02
£0 ä 2 (rO + dO) (1-4)
Obwohl Werte für rO = 2 μπι und dO = 1,5 μΐη einqehalten werden können, läßt sich auch mit derzeit präzisesten Lasersystem für die Länge 5,0 des Auftrennbereichs nur ein rechnerischer Minimumwert von
£0 = 2 (rO + dO) = 7 μΐη (1-5)
angeben. Wesentlich kürzere Längen des Auftrennbereichs lassen sich auch in der Praxis nicht erzielen. Nachteilig ist auch, daß die Länge -Cu des Auftrennbereichs in erheblichem Maße von der Präzision des verwendeten Lasersystems abhängt.
Ein weiterer bekannter Redundanzschaltkreis für Halbleiterbaugruppen ist beschrieben in einem Aufsatz von D. Smart, R. Reilly, B. Wells, "Laser Targetting Consideration in Redundant Memory Repair", Proceedings of Spie International Society of Optical Engineering (USA), Band 385, 97 bis 101 (1983). Dieser Aufsatz beschreibt ein Chip-Ausrichtverfahren, das bei Lasertrimmgeräten der Firma TERADYNE Co., Ltd. eingesetzt wird. Der Artikel beschreibt weiterhin das Prinzip eines Laserabtastverfahrens und erwähnt insbesondere, daß sich die Lichtreflexionseigenschaft von Polysilicium in Abhängigkeit von der Dicke des Siliciumdioxidfilms ändert, der auf dem Polysilicium üblicherweise vorgesehen ist.
Ein weiterer bekannter Redundanzschaltkreis für Halbleiterbaugruppen wird in einem Aufsatz von M. Shiozaki, S. Marita, K. Hashimoto, K. Hishioka und H. Nishimura, "Radiation Damage due to Laser Fuse Blowing", Veröffentlichung der Electro Scientific Industries Inc., Reprint from Proceedings of ECS 1982 Annual Meeting beschrieben. In diesem Artikel wird die Krater- bzw. Einschnittgröße
TER MEER . MÜLLER · STEINMEISTER -" ' : - ,.: ' ^„; :.„: F-3961-02
3 6 I 7 Ί
beim Laserausbrennen der Sicherung verglichen mit Dickenparametern sowie der Filmqualität der Passivierungsschicht auf einem durch Laser zu unterbrechenden Sicherungsbereich aus Polysilicium und der Leckstrom im ümgebungsbereich des Übergangs nach der Sicherungsunterbrechung durch Laserstrahl wird gemessen.
Als Stand der Technik wird weiterhin auf eine Redundanzschaltung für Halbleiterbauelemente hingewiesen, die durch O. Minato et al. beschrieben wurde in "A High-speed Hi-CMOS II 4K Static RAM", IEEE Journal of Solid-State Circuits, Band SC-16, Nr. 5, Oktober 1981. Dieser Artikel beschreibt ein Verfahren zur Einstrahlung eines Laserstrahls in nichtdotiertes Polysilicium zur Erzielung eines Kurzschlußbereichs in einen statischen 4K-RAM in CMOS-Technik.
Ω Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement oder eine Halbleiterbaugruppe mit integrierter Schaltung mit einer eine Schmelzsicherungsstrecke enthaltenden Schaltungsgruppe zu versehen, bei der sich die Länge des Unterbrechungs- oder Ausschmelzbereichs einer Sicherung genau bestimmen läßt unabhängig von Änderungen in der Positioniergenauigkeit und dem Radius des verwendeten Laserstrahls. Die Gesamtanordnung soll außerdem unter Einschluß der mit Schmelzsicherung versehenen Schaltungseinheit in einem höheren Integrationsgrad herstellbar sein.
Die erfindungsgemäße Lösung ist im Patentanspruch 1 angegeben.
Vorteilhafte Weiterbildungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
35
Bei einem Halbleiterbauelement mit integrierter Schaltung
TER MEER -MÜLLER · STEIN M El STSR .:^. " ..: ..." .." *-.*F-3961-02
____ 36 17
und Schmelzsicherungsstrecke, das eine erste auf einem Substrat über einem ersten Isolierfilm aufgebrachte Leitungsführungsschicht und eine Schmelzsicherungsstrecke auf der ersten Leitungsführungsschicht unter Zwischenschaltung eines zweiten isolierenden Films derart aufweist, wobei der Mittenbereich der Schmelzsicherung quer zur ersten Leitungsschicht verläuft, ist der Erfindungsgedanke dadurch gekennzeichnet, daß der Mittenbereich der Schmelzsicherungsstrecke gegenüber seinen beiden Seitenabschnitten um die Dicke der ersten Leitungsschicht abgestuft nach oben versetzt ist und daß ein weiterer (dritter) isolierender Film mit flacher Oberfläche auf die Leitungsstrecke der Schmelzsicherung aufgebracht ist.
Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend unter Bezug auf die Zeichnung in beispielsweiser Äusführungsform näher erläutert. Es zeigen:
Fig. l(a) bis Kf) in einer (stark vergrößerten) Schnittdarstellung einzelne Stufen zur Erläuterung der
Herstellung eines Schmelzsicherungsbereichs einer Redundanzschaltung für ein Halbleiterbauelement oder eine Halbleiterbaugruppe als eine Ausführungsform der Erfindung; 25
Fig. l(g) die Draufsicht auf einen wesentlichen Teilbereich der Redundanzschaltung;
Fig. l(h) die Schnittansicht bei einer gedachten Schnittlinie B-B in Fig. Kg);
Fig. 2 ein Kurvendiagramm zur Erläuterung der Lichtreflexionseigenschaften von Polysilicium in Abhängigkeit von der Dicke eines Siliciumdioxidfilms;
TER MEER . MÜLLER ■ STEINMEISTER _' " . : .-"-._- '.. "F-3961 -02
-To -" ":" : JFTTTTT
Fig. 3(a) bis 3(d) unterschiedliche Prinzipdarstellungen
zur Erläuterung des Zustands des Bauelements bei Beaufschlagung der Redundanzschaltkreissicherung mit einem Laserstrahl;
5
Fig. 4(a) eine Draufsicht auf eine bekannte Anordnung zur Erläuterung eines dem Stand der Technik zugehörigen Verfahrens bei der Herstellung einer Sicherung für eine Redundanzschaltung; 10
Fig. 4(b) die Schnittansichtsdarstellung entlang einer Schnittlinie A-A in Fig. 4(a); und
Fig. 5(a) bis 5(c) der Darstellung der Fig. 3 entsprechende Prinzipdarstellungen zur Erläuterung des be
kannten Verfahrens bei Bestrahlung der Redundanzkreissicherung mit einem Laserstrahl.
Zur Erläuterung der Erfindung wird zunächst insbesondere auf Fig. 1 Bezug genommen.
Diese Fig. 1 zeigt ein Siliciumsubstrat 1 und einen darüber aufgebrachten Feld-Oxidfilm 2. Auf dem Oxidfilm 2 wird in Form einer Stufe 8 ein erstes Polysilicium-Gate aufgebracht, das durch einen thermisch erzeugten Oxidfilm 9 überdeckt wird. Auf dem thermisch erzeugten Oxidfilm 9 wird ebenfalls in der Konfiguration einer Stufe eine Sicherung 3 für einen Redundanzschaltkreis aufgebracht. Diese Redundanzschaltkreissicherung 3 kann aus Polysilicium, einem Metall mit hohem Schmelzpunkt oder einer Silicium-Metall-Verbindung (Silicid) mit hohem Schmelzpunkt hergestellt sein. Über der Sicherung 3 des Redundanzschaltkreises wird ein PSG-FiIm 4 (PSG = Phosphorsilikatglas) oder ein BPSG-FiIm (BPSG = Borghosphorsilikatcflas) aufgebracht. Dieser Film 4 kann auch aus Siliciumdioxid hergestellt sein.
TER MEER -MÜLLER · STEINMEISTER .:.- -- -- --F-3961-02
irr= —
Das Verfahren zur Herstellung eines Redundanzschaltkreises für ein Halbleiterbauelement wird nachfolgend unter Bezug auf die Fig. l(a) bis l(f) näher erläutert.
Zunächst werden der Feld-Oxidfilm 2 auf dem Siliciumsubstrat 1 und darauf eine erste Polysiliciumschicht hergestellt, wobei letztere zur Bildung des Polysilicium-Gates 8 mit einer Breite 5,2 dient. Sodann wird das Siliciumsubstrat 1 thermisch oxidiert, wobei gleichzeitig über dem ersten Polysilicium-Gate 8 der Oxidfilm 9 entsteht (vgl. Fig. Ka)). Sodann wird auf dem Oxidfilm 9 eine zweite Polysilicium-Gateschicht erzeugt und es wird eine Sicherungsstrecke 3 für eine Redundanzschaltung gewonnen, die entsprechend der ersten Polysilicium-Gateschicht 8 stufenartig abgesetzt ist. Anschließend wird über der Sicherung 3 und dem Oxidfilm 9 mittels eines bekannten CVD-Verfahrens der PSG-FiIm 4 erzeugt. Die gesamte Oberfläche des PSG-Films 4 wird sodann mit einem Photoresist IO überdeckt und der PSG-FiIm sowie der Photoresist 10 werden durch eine Ätzlösung abgeätzt, die hinsichtlich der Ätzgeschwindigkeit auf den PSG-FiIm 4 und den Photoresist 10 gleich wirkt. Auf diese Weise wird die Oberfläche des PSG-Films 4 eingeebnet und seine Dicke über der Sicherung 3 erhält im Mittenbereich den Wert t0, während er an den beiden Seitenbereichen mit dem Wert ti in größerer Schichtdicke stehen bleibt (siehe Fig. Ke)).
Anschließend werden Kontaktlöcher 5A bzw. 5E am Siliciurtisubstrat 1, am ersten Siliciumgate sowie am zweiten SiIiciumgate und an der Sicherung 3 eingebracht unter Verwendung einer auf dem PSG-FiIm 4 aufgebrachten Photoresistmaske (siehe Fig. Kf)). Anschließend wird der Photoresistfilm entfernt und zur Vervollständigung der Redundanzschaltung des Halbleiterbauelements, welche die Sicherung 3 einschließt, wird eine Aluminiumverdrahtungsschicht 6 aufgebracht. Fig. Kh) zeigt den hier interessierenden
TER MEER · MÖLLER · STEINMEISTER ■"_' ..:..- -..--..-F-3961-02
: 1
- 12 -
Ausschnitt eines komplettierten Halbleiterbauelements.
Die Lichtreflexionseigenschaft der durch einen Siliciumoxidfilm überdeckten Polysiliciumflache ändert sich in Abhängigkeit von der Dicke des SiliciumdioxidfiIms auf der Polysiliciumschicht, wie die Fig. 2 erkennen läßt. Wird nun angenommen,_ daß die Filmdicken tO und ti des PSG-Films 4 über der Schmelzsicherung 3 in Fig. l(h) den Abstandswerten tO und ti in Fig. 2 entsprechen, so erreicht die Lichtreflexion in dem Oberflächenabschnitt der Sicherung 3 der Redundanzschaltung, in dem die Dicke des PSG-FiIms 4 tO beträgt, einen Wert von 30 %, während die restlichen 70 % des auftreffenden Lichts in der Sicherung 3 absorbiert werden. Andererseits werden etwa 60 % des Lichts dort reflektiert, wo die Dicke des PSG-Films 4 ti beträgt, während die restlichen 40 % des eingestrahlten Lichts durch die Sicherung 3 absorbiert werden. Ähnliche Verhältnisse gelter, wenn das auftreffende Licht ein Laserstrahl ist.
Die Fig. 3(a) zeigt den Zustand bei Verwendung eines Laserstrahls 7A mit einem Radius r0, der auf die Mitte oder das Zentrum Cl der Sicherung 3 auftrifft (vgl. auch Fig. Hg)). In diesem Fall sind die Schichtdicken to bzw. ti des PSG-Films 4 über der Sicherung 3 so gewählt, daß sich eine Lichtreflektivität von etwa 30 % bzw. 40 % ergibt, wobei die Energie des Laserstrahls 7A auf einen geeigneten wert eingestellt wird. Die Sicherung 3 des Redundanzschaltkreises wird im Bereich des PSG-Films mit Schichtdicke tO geschmolzen, und zwar unabhängig vom Radius r0 des Laserstrahls 7A, wie in Fig. 3(b) gezeigt. Die Auftrennlänge oder Ausbrennstrecke hat eine Breite von L2. Diese Breite L2 entspricht etwa der Breite £2 des ersten Polysilicium-Gates 8; sie hängt innerhalb bestimmter Grenzwerte nicht vom Radius r0 des Laserstrahls 7A ab.
TER MEER-MÜLLER · STEINMEISTER .:.- -"-- '-- F-3961-02
- 13 -
Weiterhin wird der zu schmelzende Abschnitt auf den Bereich des PSG-Films mit Schichtdicke tO beschränkt, selbst dann, wenn der Laserstrahl außermittig, also etwa wie der Laserstrahl 7B, mit einem StrahlZentrum C2 auftrifft, das um einen Abstand dO gegenüber dem Zentrum Cl der Sicherung 3 versetzt ist (vgl. Fig. 3(d)). Die Wirkung des Laserstrahls hängt also nicht von der absoluten Positioniergenauigkeit ab.
Die Länge Il des Ausbrennbereichs der Sicherung 3 der Redundanzschaltung läßt sich unter Verwendung des Breitenwerts £.2 des ersten Polysilicium-Gates 8 und der Maskenausrichttoleranz Al zwischen dem ersten Polysilicium-Gate und dem zweiten Polysilicium-Gate (vgl. Fig. 3(d)) durch folgende Formel ausdrücken:
Il = 12 + 2Al (1-6)
Mit derzeit zur Verfügung stehenden photolithographischen Techniken lassen sich Werte £2 = 1,5 μίτ., Al = 0,5 μΐη sicherstellen, so daß sich daraus ableiten läßt
£1 i 12 + 2AS, = 2,5 μΐη (1-7)
Daraus läßt sich unschwer erkennen, daß die Länge der Sicherung 3 um 4,5 μΐη verkürzt werden kann im Vergleich zur Länge von 7 μΐη beim Stand der Technik entsprechend der oben angegebenen Gleichung (1-5). Durcn diese Verkürzung der Länge Ll des Auftrennbereichs läßt sich also ein höherer Integrationsgrad bei LSI-Chips erreichen.
Wie sich aus der soweit gegebenen Erläuterung ersehen läßt, ist gemäß der Erfindung vorgesehen, die Dicke des isolierenden Films auf der Sicherung 3 des Redundanzschaltkreises über die Länge der Sicherungsstrekke zu variieren. Dies ermöglicht ein sicheres Auftrennen
TER MEER -MÜLLER · STEINMEISTER _:'.. ' '--' ---' - -" *---"F 3961~02
■■—:
- 14 -
der Sicherung auf einem konstanten Längenbereich unabhängig vom Radius und der Positioniergenauigkeit des zur Unterbrechung der Sicherung verwendeten Laserstrahls- Aufgrund der Längenreduzierung der Sicherungsstrecke für den Redundanzschaltkreis läßt sich ein höherer Integrationsgrad bei LSI-Schaltkreisen erreichen.
Der Erfindungsgedanke läßt sich auch so verwirklichen, daß die Gate-Leitung oder Leitungsstrecke 8 durch eine in der ersten Isolierschicht 2 nach oben ragende Abstufung gebildet ist, so daß wiederum der Zentralbereich Cl der Sicherung 3 aus der Ebene seiner beiden Enden um den Abstand (tl-tO) nach oben versetzt erscheint. Diese Ausführungsform der Erfindung kann je nach den Herstellungsbedingun- gen und den Gegebenheiten der Laser-Auftrennvorrichtung gewisse Vorteile gegenüber der erstbeschriebenen Ausführungsform besitzen.
ο:---■■■/■ '.:::
-/Γ
- Leerseite

Claims (5)

  1. —-:~ - -" *-"*· 3617U1
    TER MEER-MÜLLER-STEINMEISTER PATENTANWÄLTE - EUROPEAN PATENT ATTORNEYS
    Dipt.-Chem. Dr. N. ter Meer Dipl. Ing. H. Steinmeister
    Dipl. Ing. F. E. Müller Artur-Ladebeck-Strasse 51
    Mauerkircherstrasse 45
    D-8000 MÜNCHEN 80 D-48O0 BIELEFELD 1
    F-3961-02 22. Mai 1986
    MITSUBISHI DENKI KABUSHIKI KAISHA 2-3, Marunouchi 2-chome Chiyoda-ku, Tokyo/Japan
    Halbleiterbaueinheit mit integrierter Schaltung und
    Schmelzsicherungsstrecke
    Priorität: 23. Mai 1985, Japan, Nr. Sho.60-110943 (P)
    Patentansprüche
    /Τ). Halbleiterbauelement mit integrierter Schaltung und Schmelzsicherungsstrecke (3), gekennzeichnet durch folgende Merkmale:
    - auf einem Substrat (1) ist über einem ersten Isolierfilm (2) eine erste Schicht einer Leitungsführung (8) aufgebracht;
    - auf der ersten Leitungsschicht (8) ist unter Zwischenschaltung eines zweiten isolierenden Films (9) die Schmelzsicherungsstrecke (3) so aufgebracht, daß der Mittenbereich der Schmelzsicherungsstrecke (3) quer zur ersten Leitungsschicht (8) verläuft;
    TER MEER · MÜLLER · STEINMEISTER -* ' - - : " : - - -F-3961-02
    r " — ■> n ., n - ,
    - der Mittenbereich der Schmelzsicherungsstrecke (3) ist gegenüber seinen beiden End- oder Seitenabschnitten um die Dicke der ersten Leitungsschicht (8) abgestuft nach oben versetzt; und
    - ein dritter isolierender Film (4) ist über der Schmelzsicherungsstrecke (3) mit glatter Oberfläche aufgebracht.
  2. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet , daß nur der näher zur glatten Oberfläche der dritten Isolierschicht (4) liegende Mittenbereich der Schmelzsicherungsstrecke (3) durch Laserstrahleinwirkung schmelzbar ist.
  3. 3. Halbleiterbauelement nach Anspruch 1 oder 2, d a durch gekennzeichnet, daß die dritte Isolierschicht (4) durch einen PSG-FiIm (PSG = Phosphor-Silikat-Glas) , einen BPSG-FiIm (BPSG = Bor-Phosphor-Silikat-Glas) oder einen Siliciumdioxidfilm gebildet ist und daß die Sicherungsstrecke (3) aus Polysilicium, Metall mit hohem Schmelzpunkt oder aus (Metall-) Silicid mit hohem Schmelzpunkt besteht.
  4. 4. Halbleiterbauelement nach einem der vorstehenden .Ansprüche, dadurch gekennzeichnet, daß die integrierte Schaltung eine Redundanzschaltung ist.
  5. 5. Halbleiterbauelement mit integrierter Schaltung und Schmelzsicherungsstrecke (3), gekenn zei c h net durch folgende Merkmale:
    - auf einem ersten Substrat (1) ist eine erste Isolierschicht (2) aufgebracht, die einen aus der dem Substrat
    (1) abgekehrten Oberfläche vorspringenden abgestuften Bereich aufweist;
    - auf der ersten isolierenden Schicht (2) ist eine Leitungsführung der Schmelzsicherungsstrecke (3) aufgebracht, deren Mittenbereich quer zum abgestuften Abschnitt der ersten Isolierschicht (2) verläuft;
    TER MEER -MÜLLER · STEINMEISTER / *-/"..-" "--"*.-" F-3961 -Ö2
    - der Mittenbereich der Schmelzsicherungsstrecke ist stufenweise um die Dicke des abgestuften Abschnitts der ersten Isolierschicht (2) höher versetzt als die beiden Seiten- oder Zuführungsbereiche; und
    - eine zweite isolierende Schicht (4), die oberseitig flach ist, ist über der Schmelzsicherungsstrecke (3) aufgebracht.
DE19863617141 1985-05-23 1986-05-22 Halbleiterbaueinheit mit integrierter schaltung und schmelzsicherungsstrecke Granted DE3617141A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60110943A JPH0719842B2 (ja) 1985-05-23 1985-05-23 半導体装置の冗長回路

Publications (2)

Publication Number Publication Date
DE3617141A1 true DE3617141A1 (de) 1986-11-27
DE3617141C2 DE3617141C2 (de) 1993-08-05

Family

ID=14548486

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863617141 Granted DE3617141A1 (de) 1985-05-23 1986-05-22 Halbleiterbaueinheit mit integrierter schaltung und schmelzsicherungsstrecke

Country Status (4)

Country Link
US (1) US4774561A (de)
JP (1) JPH0719842B2 (de)
KR (1) KR920000227B1 (de)
DE (1) DE3617141A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3731621A1 (de) * 1987-09-19 1989-03-30 Texas Instruments Deutschland Verfahren zum herstellen einer elektrisch programmierbaren integrierten schaltung
EP0618620A1 (de) * 1993-04-01 1994-10-05 Advanced Micro Devices, Inc. Halbleiter-Schmelzsicherungstrukturen
DE19707312A1 (de) * 1997-02-11 1998-08-20 Thesys Ges Fuer Mikroelektroni Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140550A (ja) * 1986-12-01 1988-06-13 Mitsubishi Electric Corp 冗長回路用電気ヒユ−ズ
US5025300A (en) * 1989-06-30 1991-06-18 At&T Bell Laboratories Integrated circuits having improved fusible links
JPH04212426A (ja) * 1990-06-21 1992-08-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5335361A (en) * 1991-12-11 1994-08-02 Motorola, Inc. Integrated circuit module with devices interconnected by electromagnetic waves
JP2797929B2 (ja) * 1993-10-22 1998-09-17 日本電気株式会社 半導体装置
US5444287A (en) * 1994-08-10 1995-08-22 International Business Machines Corporation Thermally activated noise immune fuse
US5650355A (en) * 1995-03-30 1997-07-22 Texas Instruments Incorporated Process of making and process of trimming a fuse in a top level metal and in a step
US5521116A (en) * 1995-04-24 1996-05-28 Texas Instruments Incorporated Sidewall formation process for a top lead fuse
US5760674A (en) * 1995-11-28 1998-06-02 International Business Machines Corporation Fusible links with improved interconnect structure
US5886320A (en) * 1996-09-03 1999-03-23 International Business Machines Corporation Laser ablation with transmission matching for promoting energy coupling to a film stack
JP3081994B2 (ja) * 1997-10-22 2000-08-28 セイコーインスツルメンツ株式会社 半導体装置
US6259146B1 (en) 1998-07-17 2001-07-10 Lsi Logic Corporation Self-aligned fuse structure and method with heat sink
US6413848B1 (en) * 1998-07-17 2002-07-02 Lsi Logic Corporation Self-aligned fuse structure and method with dual-thickness dielectric
US6633055B2 (en) 1999-04-30 2003-10-14 International Business Machines Corporation Electronic fuse structure and method of manufacturing
JP3650281B2 (ja) * 1999-05-07 2005-05-18 セイコーインスツル株式会社 半導体装置
US6210995B1 (en) 1999-09-09 2001-04-03 International Business Machines Corporation Method for manufacturing fusible links in a semiconductor device
US7651893B2 (en) * 2005-12-27 2010-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Metal electrical fuse structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0075926A2 (de) * 1981-09-30 1983-04-06 Hitachi, Ltd. Integrierte Schaltungshalbleiteranordnung
EP0078165A2 (de) * 1981-10-28 1983-05-04 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einer Regulierleiterschicht
EP0083211A2 (de) * 1981-12-28 1983-07-06 Fujitsu Limited Halbleiteranordnung mit schmelzbarer Verbindung
DE3428565A1 (de) * 1983-08-18 1985-03-07 General Electric Co., Schenectady, N.Y. Antireflexionsueberzug fuer optische lithographie

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584819B2 (ja) * 1975-08-28 1983-01-27 株式会社東芝 ハンドウタイソウチ
JPS6059678B2 (ja) * 1981-10-28 1985-12-26 株式会社東芝 プログラマブル・リ−ド・オンリ・メモリ素子
JPS60132344A (ja) * 1983-12-20 1985-07-15 Nec Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0075926A2 (de) * 1981-09-30 1983-04-06 Hitachi, Ltd. Integrierte Schaltungshalbleiteranordnung
EP0078165A2 (de) * 1981-10-28 1983-05-04 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einer Regulierleiterschicht
EP0083211A2 (de) * 1981-12-28 1983-07-06 Fujitsu Limited Halbleiteranordnung mit schmelzbarer Verbindung
DE3428565A1 (de) * 1983-08-18 1985-03-07 General Electric Co., Schenectady, N.Y. Antireflexionsueberzug fuer optische lithographie

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Smith, R.T. et.al.: Laser Programmable Redundancy and Field Improvement in a 64K DRAM. In: IEEE Journal of Solid-State Circuits, Bd. SC-16, Nr. 5, Okt. 1981, S. 506-513 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3731621A1 (de) * 1987-09-19 1989-03-30 Texas Instruments Deutschland Verfahren zum herstellen einer elektrisch programmierbaren integrierten schaltung
US4882293A (en) * 1987-09-19 1989-11-21 Texas Instruments Deutschland Gmbh Method of making an electrically programmable integrated circuit containing meltable contact bridges
EP0618620A1 (de) * 1993-04-01 1994-10-05 Advanced Micro Devices, Inc. Halbleiter-Schmelzsicherungstrukturen
DE19707312A1 (de) * 1997-02-11 1998-08-20 Thesys Ges Fuer Mikroelektroni Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise
DE19707312C2 (de) * 1997-02-11 2002-10-24 X Fab Semiconductor Foundries Schaltungsanordnung zur Verbesserung der Zuverlässigkeit beim Prüfen integrierter Schaltkreise

Also Published As

Publication number Publication date
JPH0719842B2 (ja) 1995-03-06
KR920000227B1 (ko) 1992-01-10
KR860009487A (ko) 1986-12-23
US4774561A (en) 1988-09-27
JPS61268042A (ja) 1986-11-27
DE3617141C2 (de) 1993-08-05

Similar Documents

Publication Publication Date Title
DE3617141A1 (de) Halbleiterbaueinheit mit integrierter schaltung und schmelzsicherungsstrecke
DE69511241T2 (de) Verfahren zur herstellung integrierter schaltungsbauelemente
DE10125407B4 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
EP2291867B1 (de) Verfahren zum vereinzeln von silizium-solarzellen
DE69125316T2 (de) Photonikmodul und Ausrichtungsverfahren
DE3030653C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE102015116231B4 (de) Halbleiter-Vorrichtungen
DE3634167C2 (de)
DE2054571A1 (de) Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur
DE4020195A1 (de) Halbleiterchip und verfahren zu seiner herstellung
DE3604894A1 (de) Integrierte solarzellen und verfahren zu ihrer herstellung
DE3300986A1 (de) Mehrschichtige optische integrierte schaltung
DE60011837T2 (de) Schmelzsicherung aus Kupfer mit hoher Laserabsorption und Verfahren zu deren Herstellung
DE2748103B2 (de) Hochleistungs-Galliumarsenid-Feldeffekttransistor mit Schottky Gate und Verfahren zu dessen Herstellung
DE3509441C2 (de) Halbleiterlaser-Chip
DE2730566A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3223619C2 (de) Halbleiterschaltungsanordnung mit aus polykristallinem Silizium bestehenden Sicherungen
EP2177302B1 (de) Verfahren zum Abtragen von Schichtmaterial eines Schichtaufbaus mittels Laserstrahlung mit einem Hilfsgrabenschritt und einem Abtragschritt
DE2351943A1 (de) Verfahren zur herstellung integrierter schaltungen
EP1111670A2 (de) Anordnung zur Abtrennung eines Halbleiterbausteines aus einem Halbleiterwafer
WO2011067338A2 (de) Solarzelle, solarmodul und herstellungsverfahren für eine solarzelle bzw. für ein solarmodul
DE4010889C2 (de)
DE2303078C3 (de) Lichtmodulationselement
DE10306949A1 (de) Halbleitereinrichtung
EP1522095B1 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee